【課題】本発明は、アクティブマトリクス型の表示装置において、配線の断面積を増大させることなく、相性の悪い２つの膜（ＩＴＯ膜とアルミニウム膜）からなる配線や電極等を接続し、且つ、大画面化しても低消費電力を実現することを課題とする。
【解決手段】本発明は、配線または電極をアルミニウム合金膜の単層とし、そのアルミニウム合金膜の組成を調節してＩＴＯとの良好なオーミック接合を目指すのではなく、３層構造とすることで課題を解決する。本発明は、アルミニウム原子のチャネル形成領域への拡散を防止するために、ＴｉまたはＭｏからなる第１導電層を設け、その上に電気抵抗値の低いアルミニウム単体（純アルミニウム）からなる第２導電層を設ける。さらに、その第２導電層の上に、ＩＴＯと反応しないアルミニウム合金からなる第３導電層を設け、配線又は電極を３層構造としてＩＴＯと接合させる。 （もっと読む）

【課題】回路を形成した半導体ウェハをダイシングするときに発生するクラックの伝搬を抑制する。
【解決手段】ウェハ１上のチップ領域２にＭＯＳトランジスタＴ１及び配線３１，４８,５４，６４，６４を形成すると共に、チップ領域２内でＭＯＳトランジスタＴ１及び配線３１，４８,５４，６４，６４を囲むガードリング７６を形成する。また、ウェハ１上のスクライブライン領域３には、チップ領域２に第１層の配線３１を形成するときに、第１の応力吸収パターン３３を同時に形成する。さらに、最上層の配線７４を形成するときに、第２の応力吸収パターン７７を同時に形成する。各応力吸収パターン３３，７７は、チップ領域２を囲むように連続して形成され、スクライブライン領域３の中心線ＳＣを跨ぐベタパターンである。ダイシング時には、第１及び第２の応力吸収パターン３３，７７の一部が残るようにウェハ１を切断する。 （もっと読む）

【課題】テーパー部を有する溝を備えた半導体装置を容易に形成する。溝内に空洞が形成されるのを防止すると共に、製造歩留まりの低下を抑制する。
【解決手段】半導体装置は、第１の面を有する材料層と、材料層内に設けられ、第１の面に開口部を有する溝を備える。溝は、開口部に接し１以上のスキャロップ形成溝を有するテーパー部と、おおむね垂直な側壁を有する垂直部を有する。スキャロップ形成溝の幅は、垂直部の溝幅よりも大きくなっている。 （もっと読む）

【課題】半導体装置において、抵抗が増大して変換効率が低下してしまうのを防止する。
【解決手段】半導体装置を、基板２上に形成されたＧａＮ系半導体積層構造３を有する第１トランジスタＱ１と、ＧａＮ系半導体積層構造を有する第２トランジスタＱ２とを備え、第１トランジスタが、複数の第１フィンガ８ＡＸを有する第１ゲート電極８Ａと、複数の第１ドレイン電極９Ａと、複数の第１ソース電極１０Ａとを備え、第２トランジスタが、複数の第２フィンガ８ＢＸを有する第２ゲート電極８Ｂと、複数の第２ドレイン電極９Ｂと、複数の第２ソース電極１０Ｂとを備え、複数の第１ドレイン電極の上方又は下方に接続されたドレインパッド１５と、複数の第２ソース電極の上方又は下方に接続されたソースパッド２５と、複数の第１ソース電極及び複数の第２ドレイン電極に接続された共通パッド３５とを備えるものとする。 （もっと読む）

【課題】作製工程を大幅に削減し、低コストで生産性の良い液晶表示装置を提供する。消費電力が少なく、信頼性の高い液晶表示装置を提供する。
【解決手段】ゲート配線上の一部を含む半導体層のエッチングと、画素電極とドレイン電極を接続するためのコンタクトホールの形成を、同一のフォトリソグラフィ工程及びエッチング工程で行うことで、フォトリソグラフィ工程を削減する。これにより露出したゲート配線の一部を絶縁層で覆い、これに液晶層の間隔を維持するスペーサを兼ねさせる。フォトリソグラフィ工程を削減することにより、低コストで生産性の良い液晶表示装置を提供することができる。また、半導体層に酸化物半導体を用いることで、消費電力が低減され、信頼性の高い液晶表示装置を提供することができる。 （もっと読む）

【課題】超高周波帯におけるシリコン基板による損失を低減すると共に、貫通配線のインダクタンス成分の影響を小さくした半導体装置を実現できるようにする。
【解決手段】半導体装置は、回路素子１０５が形成された半導体基板１００と、半導体基板１００の主面の上に形成された第１の誘電体層１２１と、第１の誘電体層１２１の上に形成された第２の誘電体層１３１と、第１の誘電体層１２１を貫通し、回路素子１０５と接続された第１の貫通配線１２２と、第２の誘電体層１３１を貫通し、第１の貫通配線１２２と接続された第２の貫通配線１３２とを備えている。第２の貫通配線１３２は、第１の貫通配線１３２よりもインダクタンスが小さい。 （もっと読む）

【課題】容量素子の良好な特性と高い信頼性を実現することが可能な半導体装置を提供する。
【解決手段】半導体基板上に第１の絶縁膜を介して形成されている下部電極と、この下部電極の周囲に形成され、下部電極の表面よりも高い表面を有するダミー電極と、下部電極上にダミー電極の最上表面よりも表面が低い位置にある誘電体膜を介して形成された上部電極と、ダミー電極に周囲を囲まれた窪みを埋める第２の絶縁膜とを具備して成る半導体装置を構成する。 （もっと読む）

【課題】マスク枚数を増加させることなく、積層構造の導電層の下層が露出した構造を有する半導体装置の作製方法を提供する。
【解決手段】ソース電極及びドレイン電極層を形成する導電膜を２層の積層構造で形成し、該導電膜上にエッチングマスクを形成し、該エッチングマスクを用いて該導電膜をエッチングし、該エッチングマスクを残した状態で該導電膜の上層をサイドエッチングして該導電膜の下層の一部を露出させてソース電極及びドレイン電極層とする。このように形成したソース電極及びドレイン電極層と画素電極層は、露出された下層の部分において接続される。ソース電極及びドレイン電極層を形成する導電膜は、例えば、下層をＴｉ層とし、上層をＡｌ層とすればよい。エッチングマスクに開口部が複数設けられていてもよい。 （もっと読む）

【課題】半導体装置の配線間の容量低減を実現するとともに、ミスアライメント・ビアを対策する。
【解決手段】配線上及び配線間のスペース領域に絶縁膜７４を形成し、隣接配線間隔が狭い配線の上面を露出するスルーホールの周辺領域の絶縁膜７４をリザーバーとして残して、周辺領域以外の絶縁膜７４を除去し、絶縁膜７４が除去された配線間のスペース領域に空隙を残しつつ、配線上に絶縁膜７７を形成する。 （もっと読む）

【課題】配線の凹凸差を緩和することが可能な構造の半導体装置を提供することを課題と
する。
【解決手段】第１の導電層と、第２の導電層と、第１の導電層及び第２の導電層の間に形
成されると共に、接続孔を有する絶縁層と、第１の導電層及び第２の導電層に接続すると
共に、少なくとも端部の一部が接続孔の内側に形成される第３の導電層と、を有する半導
体装置である。第２の導電層及び第３の導電層が接続する接続孔付近において、第３の導
電層が第１の絶縁層を介して第２の導電層に重畳せず、第３の導電層の端部が第１の絶縁
層上に形成されない。このため、第３の導電層の凹凸を低減することが可能である。 （もっと読む）

【課題】配線構造における電気特性の向上を図る。
【解決手段】グラフェン配線は、配線溝を有する絶縁膜１３と、前記配線溝内の両側面の前記絶縁膜上に形成された第１触媒膜１５と、前記配線溝内の両側面の前記第１触媒膜上に形成され、両側面に対して垂直方向に積層された複数のグラフェンシートで構成された第１グラフェン層１６と、を具備する。 （もっと読む）

【課題】バリアメタル層の金属配線に対する密着性を向上させつつ、金属配線の低抵抗化を図った半導体装置の製造方法を提供する。
【解決手段】層間絶縁膜１５に形成された凹部１６、１７内にバリアメタル層２０を形成した後、凹部１６、１７内にＣｕ配線層２３を形成する。バリアメタル層２０の形成工程は、凹部１６、１７内にＴｉ含有量が５０原子％を超える第１のＴｉＮ_x膜１８を形成した後、側壁部上と比較して底部上に相対的に多く形成されるように、Ｔｉ含有量が第１のＴｉＮ_x膜１８より多い第２のＴｉＮ_x膜（またはＴｉ膜）１９を形成する。 （もっと読む）

【課題】抵抗値の温度依存性の小さい抵抗素子を有する半導体装置を提供する。
【解決手段】半導体装置は、金属抵抗素子層Ｒｍ１，Ｒｍ２を有する。金属抵抗素子層Ｒｍ１は、金属抵抗膜層Ｒｍ１１を含む。金属抵抗素子層Ｒｍ２は、金属抵抗膜層Ｒｍ１２を含む。金属抵抗膜層Ｒｍ１１は、窒化チタン抵抗および窒化タンタル抵抗のうちの一方であり、金属抵抗膜層Ｒｍ１２は、窒化チタン抵抗および窒化タンタル抵抗のうちの他方である。窒化チタン抵抗の抵抗値は正の温度係数を有する一方、窒化タンタル抵抗の抵抗値は負の温度係数を有する。コンタクトプラグＣＰ２によって、金属抵抗膜層Ｒｍ１１と金属抵抗膜層Ｒｍ１２とが電気的に接続されるので、窒化チタン抵抗の温度係数と窒化タンタル抵抗との温度係数が相殺される。これにより温度係数を小さくすることができる。 （もっと読む）

【課題】レーザー光の強度を弱めずに、スルーホールの形成に要する時間を短縮できるようにする。
【解決手段】半導体ダイ１が、半導体基板１１と、半導体基板１１上に設けられた配線２３と、配線２３上に設けられたレーザー光防護電極２７と、を備える。半導体装置４０が、半導体ダイ１と、半導体ダイ１を覆い、レーザー光防護電極２７に対応する部分に設けられたスルーホール４３ａを有する封止層４３と、封止層４３のスルーホール４３ａ内に設けられた導体４４と、を備える。レーザー光防護電極２７の上面は、導体４４と接触する第一領域２７ｄと、導体４４と接触していない第二領域２７ｃと、を有する。 （もっと読む）

【課題】高温にさらされても、Ａｕ配線表面に析出物が発生することを抑制できる半導体デバイスの製造方法を提供する。
【解決手段】化合物半導体基板１上の、Ａｕからなる下部配線層３ａと上部配線層３ｂの上部を覆って、Ａｕより薄膜応力が小さく高融点を有する金属であるタンタルあるいはチタンからなる配線被覆層５と５’をスパッタにより形成する。 （もっと読む）

【課題】低伝導度領域ができるだけ少なくなるグラフェン配線構造が可能な半導体装置を提供する。
【解決手段】半導体装置は、触媒金属膜２２０と、グラフェン膜２３０と、コンタクトプラグ２４０と、調整膜２５０と、を備える。触媒金属膜は、基板上に形成される。グラフェン膜は、触媒金属膜上に形成される。コンタクトプラグは、グラフェン膜と接続する。調整膜は、前記グラフェン膜表面のうち、前記コンタクトプラグと接続する領域以外の領域上に形成され、ディラック点位置をフェルミ準位に対してコンタクトプラグと接続する領域と同方向に調整する。 （もっと読む）

【課題】切削刃の磨耗を抑制して切削刃の寿命を延ばすことが可能なウエハレベルパッケージ製造方法を提供する。
【解決手段】ウエハレベルパッケージ製造方法は、例えば、基板４５０の表面に、配線が形成される溝４６２を含む絶縁性の第１の樹脂４６０を形成する樹脂形成工程４００と、第１の樹脂４６０の表面に、配線の一部となる第１の金属４７０を、物理気相成長によって成膜する第１の成膜工程４１０と、第１の金属４７０の表面に、配線の一部となる、第１の金属４７０より硬度が低い第２の金属４８０を、更に成膜する第２の成膜工程４２０と、溝４６２の側面において第１の金属４７０が成膜されていない場所または薄くなっている場所に該当する高さＨ０、Ｈ１に切削刃４９０を設置する設置工程４３０と、切削刃４９０を走査することにより、少なくとも第１の樹脂４６０を切削する切削工程４４０とを含む。 （もっと読む）

【課題】配線の検査効率を向上させる。
【解決手段】複数の接続パッド１２が設けられた半導体デバイスウエハ１０と、半導体デバイスウエハ１０の接続パッド１２が設けられた面を被覆するとともに、接続パッド１２を露出させる開口１４ａが設けられた絶縁膜１４Ａと、開口１４ａから露出された接続パッド１２及び絶縁膜１４Ａの上部に設けられた配線１５Ａと、を備える半導体装置である。配線１５Ａは、無電解めっき用シード層１６Ａと、無電解めっき用シード層１６Ａを核とする無電解めっきにより形成される配線層１９Ａと、を含む。 （もっと読む）

【課題】マイクロバンプの半導体素子側への接着力を向上できる半導体装置を提供する。
【解決手段】半導体素子２と半導体素子の電極パッドと、電極パッド２０を露出する開口４１を有するバッファーコート膜４０と、開口を介して電極パッドに電気的に接続されたマイクロバンプ５０とを備え、マイクロバンプと開口の側面４１ｂとの接触面積は、マイクロバンプと開口の底面６０ａとの接触面積より大きいことを特徴とする半導体装置。 （もっと読む）

【課題】製造工程を簡略化することの可能な半導体装置の製造方法を提供する。
【解決手段】第２の層間絶縁膜１４に、配線の上面を露出するように、第１の開口径とされた第１の開口部１６、及び第１の開口径よりも小さい第２の開口径とされた第２の開口部１７を一括形成し、次いで、第１及び第２の開口部の内面を覆う高誘電率絶縁膜１９を成膜し、次いで、斜めイオン注入法により、第２の開口部の底面に形成された高誘電率絶縁膜にイオンが注入されないように、少なくとも第１の開口部の底面の外周に形成された高誘電率絶縁膜にイオンを注入し、その後、ウエットエッチングにより、イオンが注入された高誘電率絶縁膜を除去し、次いで、第１及び第２の開口部内を導電膜２１で埋め込むことで、第１の開口部内にコンタクトプラグ２２を形成すると共に、前記第２の開口部内に、第２の開口部に高誘電率絶縁膜及び導電膜よりなるアンチヒューズ素子２３を形成する。 （もっと読む）