半導体装置及び半導体装置の製造方法
【課題】配線の検査効率を向上させる。
【解決手段】複数の接続パッド１２が設けられた半導体デバイスウエハ１０と、半導体デバイスウエハ１０の接続パッド１２が設けられた面を被覆するとともに、接続パッド１２を露出させる開口１４ａが設けられた絶縁膜１４Ａと、開口１４ａから露出された接続パッド１２及び絶縁膜１４Ａの上部に設けられた配線１５Ａと、を備える半導体装置である。配線１５Ａは、無電解めっき用シード層１６Ａと、無電解めっき用シード層１６Ａを核とする無電解めっきにより形成される配線層１９Ａと、を含む。
【解決手段】複数の接続パッド１２が設けられた半導体デバイスウエハ１０と、半導体デバイスウエハ１０の接続パッド１２が設けられた面を被覆するとともに、接続パッド１２を露出させる開口１４ａが設けられた絶縁膜１４Ａと、開口１４ａから露出された接続パッド１２及び絶縁膜１４Ａの上部に設けられた配線１５Ａと、を備える半導体装置である。配線１５Ａは、無電解めっき用シード層１６Ａと、無電解めっき用シード層１６Ａを核とする無電解めっきにより形成される配線層１９Ａと、を含む。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及び半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体装置には、図２０に示すような構造のものがある。半導体ウエハ１１１の接続パッド１１２が設けられるとともに接続パッド１１２を開口している保護絶縁膜１１３で覆われた面に絶縁膜１１４が設けられ、絶縁膜１１４には接続パッド１１２の中央部に対応する部分に開口１１４ａが設けられている。絶縁膜１１４の表面及び開口１１４ａ内には電解めっき用シード層１１６が設けられ、電解めっき用シード層１１６の上部に配線層１１９が設けられることで配線１１５が形成されている。配線１１５は一端部が接続パッド１１２に接続される。
【０００３】
配線１１５の他端部上に柱状電極１２１が設けられ、柱状電極１２１の周囲、並びに配線１１５及び絶縁膜１１４が封止層１２２により封止される。柱状電極１２１は頭頂部が封止層１２２から露出し、柱状電極１２１の頭頂部に半田端子１２３が設けられる。半導体装置１０１は半田端子１２３を介して図示しない回路基板に接続される（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００８−２１８７３１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、電解めっき用シード層１１６をべた一面に形成した後、電解メッキにより配線層１１９を設け、その後不要な電解めっき用シード層１１６をエッチングにより除去することで配線１１５を形成する場合、エッチングにより表面が粗くなる。配線の表面が粗いと、外観検査において、断線、異物、異形等の欠陥を抽出しにくい。また、欠陥を抽出するための検査条件を厳しくすると、過検出（本来は不良ではないゆらぎを検出すること）が発生しやすい。このため、検査効率が低下し、配線を微細にすることができなかった。
【０００６】
本発明の課題は、配線の検査効率を向上させることができる半導体装置及び半導体装置の製造方法を提供することである。
【課題を解決するための手段】
【０００７】
以上の課題を解決するため、本発明の第１の態様によれば、複数の接続パッドが設けられた半導体デバイスウエハと、前記接続パッドに接続された配線と、を備え、前記配線は、無電解めっき用シード層と、前記無電解めっき用シード層を核とする無電解めっきにより形成される配線層と、を含むことを特徴とする半導体装置が提供される。
本発明の他の態様によれば、複数の接続パッドが設けられた半導体デバイスウエハと、前記接続パッドに接続された第１配線と、前記第１配線を被覆するとともに、前記第１配線の一部を露出させる開口が設けられた絶縁膜と、前記絶縁膜の開口から露出された第１配線及び前記絶縁膜の上部に設けられた第２配線と、を備え、前記第１配線は、無電解めっき用シード層と、前記無電解めっき用シード層を核とする無電解めっきにより形成される第１配線層と、を含むことを特徴とする半導体装置が提供される。前記配線を形成後に前記配線の外観検査を行うことが好ましい。
本発明の他の態様によれば、接続パッドが設けられた半導体デバイスウエハの前記接続パッドが設けられている面に無電解めっき用シード層を形成し、
次に、前記無電解めっき用シード層を核とする無電解めっきにより配線層を形成することで配線を形成することを特徴とする半導体装置の製造方法が提供される。
本発明の他の態様によれば、接続パッドが設けられた半導体デバイスウエハの前記接続パッドが設けられた面に無電解めっき用シード層を形成し、次に、前記無電解めっき用シード層を核とする無電解めっきにより第１配線層を形成することで第１配線を形成し、次に、前記第１配線を被覆するとともに前記第１配線の一部を露出させる開口を有する絶縁膜を形成し、次に、前記露出された第１配線及び前記絶縁膜の上部に電解めっき用シード層を形成し、次に、前記電解めっき用シード層を核とする電解めっきにより第２配線層を形成し、次に、前記電解めっき用シード層の前記第２配線層が形成されていない部分を除去することで第２配線を形成することを特徴とする半導体装置の製造方法が提供される。前記第１配線を形成後に前記第１配線の外観検査を行うことが好ましい。
前記無電解めっき用シード層は、べた一面に形成した金属層をパターニングすることで形成することが好ましい。
【発明の効果】
【０００８】
本発明によれば、配線の検査効率を向上させることができる。
【図面の簡単な説明】
【０００９】
【図１】本発明の第１実施形態に係る半導体装置１を示す平面図である。
【図２】図１のII−II矢視断面図である。
【図３】半導体装置１の製造方法を説明するための断面図である。
【図４】半導体装置１の製造方法を説明するための断面図である。
【図５】半導体装置１の製造方法を説明するための断面図である。
【図６】半導体装置１の製造方法を説明するための断面図である。
【図７】半導体装置１の製造方法を説明するための断面図である。
【図８】半導体装置１の製造方法を説明するための断面図である。
【図９】半導体装置１の製造方法を説明するための断面図である。
【図１０】半導体装置１の製造方法を説明するための断面図である。
【図１１】半導体装置１の製造方法を説明するための断面図である。
【図１２】半導体装置１の製造方法を説明するための断面図である。
【図１３】半導体装置１の製造方法を説明するための断面図である。
【図１４】半導体装置１の製造方法を説明するための断面図である。
【図１５】半導体装置１の製造方法を説明するための断面図である。
【図１６】半導体装置１の接続パッド１２nc近傍の拡大断面図である。
【図１７】半導体装置１の製造方法を説明するための断面図である。
【図１８】半導体装置１の製造方法を説明するための断面図である。
【図１９】半導体装置１の製造方法を説明するための断面図である。
【図２０】従来の半導体装置１０１の断面図である。
【発明を実施するための形態】
【００１０】
図１は本発明の実施形態に係る半導体装置１を示す平面図であり、図２は図１のII−II矢視断面図である。この半導体装置１は、半導体デバイスウエハ１０と、第１絶縁膜１４Ａと、第２絶縁膜１４Ｂと、第１配線１５Ａと、第２配線１５Ｂと、柱状電極２１と、封止層２２と、半田端子２３と、等を備える。
【００１１】
半導体デバイスウエハ１０は、シリコン等の半導体からなる半導体基板１１と、金属等の導電性材料からなる複数の接続パッド１２と、酸化シリコンまたは窒化シリコン等の絶縁性材料からなる保護絶縁膜１３と、を備える。
半導体基板１１の表面又は内部には、電子回路や接続パッド１２、及びこれらを接続する配線等が形成されている。
接続パッド１２は半導体基板１１上の配線と接続されている。保護絶縁膜１３は半導体基板１１の表面に形成され、電子回路や配線等を被覆する。
また、保護絶縁膜１３には、接続パッド１２を露出させる開口１３ａが設けられている。図１、図２に示すように、開口１３ａは接続パッド１２よりも小さいため、接続パッド１２の周縁部が保護絶縁膜１３に覆われている。
【００１２】
保護絶縁膜１３の上面には、第１絶縁膜１４Ａが設けられている。第１絶縁膜１４Ａには、ポリイミド、ポリベンゾオキサゾール（ＰＢＯ）、等の高機能プラスチック材料、エポキシ系、フェノール系、シリコン系等のプラスチック材料、またはこれらの複合材料等を用いることができる。
【００１３】
第１絶縁膜１４Ａには、接続パッド１２を露出させる開口１４ａが設けられている。開口１４ａは第１絶縁膜１４Ａが感光性樹脂であれば、半導体デバイスウエハ１０上に塗布−露光−現像−本硬化することで一括形成することができる。また、開口１４ａは、例えばレーザ光照射により形成することができる。図１、図２に示すように、開口１４ａは、保護絶縁膜１３の開口１３ａよりも小さく、開口１４ａの外周側で接続パッド１２と第１絶縁膜１４Ａとが密着している。
【００１４】
開口１３ａ、１４ａから露出した接続パッド１２の上部、及び、第１絶縁膜１４Ａの上面の一部には、複数の第１配線１５Ａが形成されている。第１配線１５Ａは、半導体基板１１に設けられた電子回路の配線を、第２配線１５Ｂに導通させるための配線である。
【００１５】
第１配線１５Ａは、無電解メッキの核となる無電解めっき用シード層１６Ａと、無電解めっき用シード層１６Ａを核とする無電解めっきにより形成される第１配線層１９Ａと、を含む。無電解めっき用シード層１６Ａは、例えば、第１絶縁膜１４Ａとの密着性を高める密着層としてＴｉ、Ｔａ、ＴｉＷなどを厚さ１００ｎｍ程度、拡散防止層としてＴｉＮ、ＴａＮなどを厚さ２００ｎｍ程度、導電層としてＣｕ等を厚さ６００ｎｍ程度、スパッタリング法等により積層し、幅約２μｍにパターニングすることが好ましい。無電解めっき用シード層１６Ａの一部は、開口１３ａ、１４ａを介して接続パッド１２に接続されている。
第１配線層１９Ａは銅等の導電性材料を有する。第１配線層１９Ａは無電解メッキにより核となる無電解めっき用シード層１６Ａの表面から約３．４〜４．４μｍの距離まで形成されている。このため、第１配線層１９Ａの幅は８．８〜１０．８μｍ程度になり、第１配線層１９Ａの厚さは３．４〜４．４μｍ程度となる。
【００１６】
第１配線１５Ａ及び第１絶縁膜１４Ａの上部には、第２絶縁膜１４Ｂが設けられている。第２絶縁膜１４Ｂには、第１絶縁膜１４Ａと同様に、ポリイミド、ポリベンゾオキサゾール（ＰＢＯ）、等の高機能プラスチック材料、エポキシ系、フェノール系、シリコン系等のプラスチック材料、またはこれらの複合材料等を用いることができる。
【００１７】
第２絶縁膜１４Ｂには、第１配線１５Ａの一部を露出させる開口１４ｂが設けられている。開口１４ｂは第２絶縁膜１４Ｂが感光性樹脂であれば、第１配線１５Ａ及び第１絶縁膜１４Ａの上に塗布−露光−現像−本硬化することで一括形成することができる。また、開口１４ｂは、例えばレーザ光照射により形成することができる。
なお、第１絶縁膜１４Ａと第２絶縁膜１４Ｂとで同じ材料を用いてもよいし、異なる材料を用いてもよい。
【００１８】
開口１４ｂから露出した第１配線１５Ａの上部、及び、第２絶縁膜１４Ｂの上面の一部には、第２配線１５Ｂが形成されている。第２配線１５Ｂは、下層であって、上層を電解メッキするための核となる電解めっき用シード層１６Ｂと、上層である銅等の導電性材料を有する第２配線層１９Ｂとを含む。電解めっき用シード層１６Ｂは、例えば、第２絶縁膜１４Ｂとの密着性を高める密着層としてＴｉ、Ｔａ、ＴｉＷなどを厚さ１００ｎｍ程度、拡散防止層としてＴｉＮ、ＴａＮなどを厚さ２００ｎｍ程度、導電層としてＣｕ等を厚さ６００ｎｍ程度、スパッタリング法等により積層することが好ましい。電解めっき用シード層１６Ｂの一部は、開口１４ｂを介して第１配線１５Ａに接続されている。第２配線１５Ｂは、第１配線１５Ａを柱状電極２１に導通させるための配線である。
【００１９】
第２配線１５Ｂにおける第１配線１５Ａの接続部と反対側の端部は、第２絶縁膜１４Ｂの上部においてランドを形成している。ランド上面には、銅等の導電性材料からなる柱状電極２１が形成されている。柱状電極２１の直径は５０〜５００μｍである。柱状電極２１の高さは４５〜９９μｍ程度であり、第２配線１５Ｂの厚さと合わせて５０〜１００μｍ程度である。柱状電極２１の側面は封止層２２により保護されている。柱状電極２１の上部には、半田端子２３が設けられている。
【００２０】
第２配線１５Ｂ及び第２絶縁膜１４Ｂの上部には、柱状電極２１が設けられた部分を除き、封止層２２が充填されている。封止層２２は、例えば、熱硬化性ポリイミド、エポキシ系樹脂やフェノール系樹脂等の熱硬化性樹脂と、シリカ等のフィラーとのコンポジット（複合材料）からなる。ただし、フィラーを含有していない熱硬化性樹脂でもよい。
【００２１】
次に、半導体装置１の製造方法について図３〜図１６を用いて説明する。ここで、図３〜図１６は製造途中における半導体装置１を示す断面図である。
【００２２】
まず、図３に示すように、半導体基板１１上に接続パッド１２及び保護絶縁膜１３を備える、ダイシング前の半導体デバイスウエハ１０の表面に、第１絶縁膜１４Ａの材料となる感光性樹脂を塗布し、露光・現像することにより第１絶縁膜１４Ａを形成する。
【００２３】
次に、図４に示すように、スパッタ等の気相堆積法により第１絶縁膜１４Ａの全面及び接続パッド１２を覆う金属層１６Ｃをべた一面に形成する。なお、金属層１６Ｃは、例えば、密着層となるＴｉ、Ｔａ、ＴｉＷなどを厚さ１００ｎｍ程度、拡散防止層となるＴｉＮ、ＴａＮなどを厚さ２００ｎｍ程度、導電層となるＣｕ等を厚さ６００ｎｍ程度、順次積層することで形成する。
【００２４】
次に、図５に示すように、金属層１６Ｃをパターニングし無電解めっき用シード層１６Ａを形成するためのレジスト１７Ａを形成する。
次に、図６に示すように、レジスト１７Ａが形成されていない領域の金属層１６Ｃを除去することで、無電解めっき用シード層１６Ａを形成する。
次に、図７に示すように、レジスト１７Ａを除去する。
【００２５】
次に、図８に示すように、無電解めっき用シード層１６Ａを核とする無電解めっきにより第１配線層１９Ａを形成することで、第１配線１５Ａを形成する。
【００２６】
次に、外観検査により第１配線１５Ａの断線や半導体デバイスウエハ１０上の異物の有無を確認する。
【００２７】
なお、第１配線１５Ａは、予めパターニングされた無電解めっき用シード層１６Ａの形状に基づいて、無電解めっきにより第１配線層１９Ａが自動的にパターン形成されているため、第１配線層１９Ａをパターニングのためのエッチャントを用いることがなく、必然的に第１配線層１９Ａの表面がエッチャントに曝されることがないので、この表面が極めて平滑に形成される。このため、断線、異物、異形等の欠陥を非常に抽出しやすい。また、欠陥を抽出するための検査条件を厳しくしても、過検出（本来は不良ではないゆらぎを検出すること）が発生しにくく、検査効率を向上させることができる。また、第１配線１５Ａを微細にした場合でも欠陥の検出が正確にできるようになる。
【００２８】
次に、図９に示すように、第２絶縁膜１４Ｂの材料となる感光性樹脂を塗布し、露光・現像することにより第２絶縁膜１４Ｂを形成する。なお、第１配線１５Ａの表面が極めて平滑であるため、感光性樹脂が第１配線１５Ａの表面に追従しやすく、特にスピンコートにより感光性樹脂を塗布する際に有効である。
【００２９】
次に、図１０に示すように、スパッタ等の気相堆積法により第２絶縁膜１４Ｂの全面及び開口１４ｂから露出した第１配線１５Ａを覆う電解めっき用シード層１６Ｂを形成する。なお、電解めっき用シード層１６Ｂは、例えば、密着層となるＴｉ、Ｔａ、ＴｉＷなどを厚さ１００ｎｍ程度、拡散防止層となるＴｉＮ、ＴａＮなどを厚さ２００ｎｍ程度、導電層となるＣｕ等を厚さ６００ｎｍ程度、順次積層することで形成する。
【００３０】
次に、図１１に示すように、電解めっき用シード層１６Ｂ上の第２配線層１９Ｂを形成する領域を除き、配線レジスト１７Ｂを形成する。
次に、図１２に示すように、配線レジスト１７Ｂが形成されていない部分に、電解めっき用シード層１６Ｂを陰極とする電解めっきにより第２配線層１９Ｂを堆積する。
その後、図１３に示すように、配線レジスト１７Ｂを除去する。
【００３１】
次に、図１４に示すように、電解めっき用シード層１６Ｂ及び第２配線層１９Ｂの上面にドライフィルムを貼り付け、パターニングすることで柱状電極２１用のレジスト２０を形成する。なお、レジスト２０には、複数の柱状電極２１を形成する部分に複数の開口２０ａが設けられている。
【００３２】
次に、図１５に示すように、電解めっき用シード層１６Ｂを陰極とする電解めっきにより、レジスト２０の開口２０ａ内に柱状電極２１を堆積する。
次に、図１６に示すように、レジスト２０を除去する。
【００３３】
次に、図１７に示すように、ソフトエッチングにより第２配線層１９Ｂ、柱状電極２１が形成されていない領域の電解めっき用シード層１６Ｂを除去して、第２配線層１９Ｂとその下部の電解めっき用シード層１６Ｂとの積層体である第２配線１５Ｂを形成する。
なお、この時、第２配線層１９Ｂ、柱状電極２１の表面も電解めっき用シード層１６Ｂの厚さと同程度にエッチングされる。しかし、第２配線層１９Ｂは第１配線層１９Ａよりも厚く形成されるため、影響はない。また、柱状電極２１は電解めっき用シード層１６Ｂと比較して充分に厚いため、影響はない。
【００３４】
次に、外観検査により、第２配線１５Ｂの断線や半導体デバイスウエハ１０上の異物の有無を確認する。次に、第２絶縁膜１４Ｂの表面を酸素プラズマにより処理することで、表面の炭化物等の異物を除去する。
【００３５】
次に、図１８に示すように、印刷法により封止層２２となる樹脂を充填することで、半導体デバイスウエハ１０上に、柱状電極２１の上部まで覆う封止層２２を形成する。
【００３６】
次に、図１９に示すように、グラインダーで封止層２２を上面から切削しながら、柱状電極２１の上部を切削することで、柱状電極２１及び封止層２２の上面を略面一に形成する。これにより柱状電極２１が電解めっき時に不均一な高さに形成されていても、ほぼ同一の高さにすることができる。
次に、柱状電極２１の上面をライトエッチングすることにより表面処理を行い、半田端子２３を設ける。その後、ダイシングすることにより、図１、図２に示す半導体装置１が完成する。
【００３７】
本実施形態によれば、半導体デバイスウエハ１０の表面に多層の第１配線１５Ａ、１５Ｂを設ける場合、最外層の第２配線１５Ｂのみを電解めっきにより形成し、他の第１配線１５Ａを無電解めっきにより形成するため、電解めっき用シード層のエッチングによって第１配線１５Ａが傷つくことがない。よって、第１配線１５Ａを極めて平滑に形成することができ、断線、異物、異形等の欠陥を非常に抽出しやすくなる。このため、欠陥を抽出するための検査条件を厳しくしても、過検出（本来は不良ではないゆらぎを検出すること）が発生しにくく、検査効率を向上させることができる。さらに、第１配線１５Ａを微細にした場合でも欠陥の検出が正確にできるようになるため、第１配線１５Ａをさらに微細化することができる。
【００３８】
なお、以上の実施形態においては、第１絶縁膜１４Ａ及び第１配線１５Ａからなる層の上に第２絶縁膜１４Ｂ及び第２配線１５Ｂからなる層を形成したが、本発明はこれに限らない。例えば、無電解めっきを用いて形成する配線をさらに多層とし、最外層の配線のみを電解メッキを用いて形成してもよい。
【符号の説明】
【００３９】
１、１０１ 半導体装置
１０ 半導体デバイスウエハ
１１、１１１ 半導体基板
１２、１１２ 接続パッド
１３、１１３ 保護絶縁膜
１４、１１４ 絶縁膜
１４Ａ、１４Ｂ 絶縁膜
１３ａ、１４ａ、１４ｂ、２０ａ、１１４ａ 開口
１４ｃ、１４ｄ ピンホール
１５Ａ 第１配線
１５Ｂ 第２配線
１１５ 配線
１６Ａ 無電解めっき用シード層
１６Ｂ、１１６ 電解めっき用シード層
１６Ｃ 金属層
１７Ａ、２０ レジスト
１７Ｂ 配線レジスト
１９Ａ 第１配線層
１９Ｂ 第２配線層
１１９ 配線層
２１、１２１ 柱状電極
２２、１２２ 封止層
２３、１２３ 半田端子
【技術分野】
【０００１】
本発明は、半導体装置及び半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体装置には、図２０に示すような構造のものがある。半導体ウエハ１１１の接続パッド１１２が設けられるとともに接続パッド１１２を開口している保護絶縁膜１１３で覆われた面に絶縁膜１１４が設けられ、絶縁膜１１４には接続パッド１１２の中央部に対応する部分に開口１１４ａが設けられている。絶縁膜１１４の表面及び開口１１４ａ内には電解めっき用シード層１１６が設けられ、電解めっき用シード層１１６の上部に配線層１１９が設けられることで配線１１５が形成されている。配線１１５は一端部が接続パッド１１２に接続される。
【０００３】
配線１１５の他端部上に柱状電極１２１が設けられ、柱状電極１２１の周囲、並びに配線１１５及び絶縁膜１１４が封止層１２２により封止される。柱状電極１２１は頭頂部が封止層１２２から露出し、柱状電極１２１の頭頂部に半田端子１２３が設けられる。半導体装置１０１は半田端子１２３を介して図示しない回路基板に接続される（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００８−２１８７３１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、電解めっき用シード層１１６をべた一面に形成した後、電解メッキにより配線層１１９を設け、その後不要な電解めっき用シード層１１６をエッチングにより除去することで配線１１５を形成する場合、エッチングにより表面が粗くなる。配線の表面が粗いと、外観検査において、断線、異物、異形等の欠陥を抽出しにくい。また、欠陥を抽出するための検査条件を厳しくすると、過検出（本来は不良ではないゆらぎを検出すること）が発生しやすい。このため、検査効率が低下し、配線を微細にすることができなかった。
【０００６】
本発明の課題は、配線の検査効率を向上させることができる半導体装置及び半導体装置の製造方法を提供することである。
【課題を解決するための手段】
【０００７】
以上の課題を解決するため、本発明の第１の態様によれば、複数の接続パッドが設けられた半導体デバイスウエハと、前記接続パッドに接続された配線と、を備え、前記配線は、無電解めっき用シード層と、前記無電解めっき用シード層を核とする無電解めっきにより形成される配線層と、を含むことを特徴とする半導体装置が提供される。
本発明の他の態様によれば、複数の接続パッドが設けられた半導体デバイスウエハと、前記接続パッドに接続された第１配線と、前記第１配線を被覆するとともに、前記第１配線の一部を露出させる開口が設けられた絶縁膜と、前記絶縁膜の開口から露出された第１配線及び前記絶縁膜の上部に設けられた第２配線と、を備え、前記第１配線は、無電解めっき用シード層と、前記無電解めっき用シード層を核とする無電解めっきにより形成される第１配線層と、を含むことを特徴とする半導体装置が提供される。前記配線を形成後に前記配線の外観検査を行うことが好ましい。
本発明の他の態様によれば、接続パッドが設けられた半導体デバイスウエハの前記接続パッドが設けられている面に無電解めっき用シード層を形成し、
次に、前記無電解めっき用シード層を核とする無電解めっきにより配線層を形成することで配線を形成することを特徴とする半導体装置の製造方法が提供される。
本発明の他の態様によれば、接続パッドが設けられた半導体デバイスウエハの前記接続パッドが設けられた面に無電解めっき用シード層を形成し、次に、前記無電解めっき用シード層を核とする無電解めっきにより第１配線層を形成することで第１配線を形成し、次に、前記第１配線を被覆するとともに前記第１配線の一部を露出させる開口を有する絶縁膜を形成し、次に、前記露出された第１配線及び前記絶縁膜の上部に電解めっき用シード層を形成し、次に、前記電解めっき用シード層を核とする電解めっきにより第２配線層を形成し、次に、前記電解めっき用シード層の前記第２配線層が形成されていない部分を除去することで第２配線を形成することを特徴とする半導体装置の製造方法が提供される。前記第１配線を形成後に前記第１配線の外観検査を行うことが好ましい。
前記無電解めっき用シード層は、べた一面に形成した金属層をパターニングすることで形成することが好ましい。
【発明の効果】
【０００８】
本発明によれば、配線の検査効率を向上させることができる。
【図面の簡単な説明】
【０００９】
【図１】本発明の第１実施形態に係る半導体装置１を示す平面図である。
【図２】図１のII−II矢視断面図である。
【図３】半導体装置１の製造方法を説明するための断面図である。
【図４】半導体装置１の製造方法を説明するための断面図である。
【図５】半導体装置１の製造方法を説明するための断面図である。
【図６】半導体装置１の製造方法を説明するための断面図である。
【図７】半導体装置１の製造方法を説明するための断面図である。
【図８】半導体装置１の製造方法を説明するための断面図である。
【図９】半導体装置１の製造方法を説明するための断面図である。
【図１０】半導体装置１の製造方法を説明するための断面図である。
【図１１】半導体装置１の製造方法を説明するための断面図である。
【図１２】半導体装置１の製造方法を説明するための断面図である。
【図１３】半導体装置１の製造方法を説明するための断面図である。
【図１４】半導体装置１の製造方法を説明するための断面図である。
【図１５】半導体装置１の製造方法を説明するための断面図である。
【図１６】半導体装置１の接続パッド１２nc近傍の拡大断面図である。
【図１７】半導体装置１の製造方法を説明するための断面図である。
【図１８】半導体装置１の製造方法を説明するための断面図である。
【図１９】半導体装置１の製造方法を説明するための断面図である。
【図２０】従来の半導体装置１０１の断面図である。
【発明を実施するための形態】
【００１０】
図１は本発明の実施形態に係る半導体装置１を示す平面図であり、図２は図１のII−II矢視断面図である。この半導体装置１は、半導体デバイスウエハ１０と、第１絶縁膜１４Ａと、第２絶縁膜１４Ｂと、第１配線１５Ａと、第２配線１５Ｂと、柱状電極２１と、封止層２２と、半田端子２３と、等を備える。
【００１１】
半導体デバイスウエハ１０は、シリコン等の半導体からなる半導体基板１１と、金属等の導電性材料からなる複数の接続パッド１２と、酸化シリコンまたは窒化シリコン等の絶縁性材料からなる保護絶縁膜１３と、を備える。
半導体基板１１の表面又は内部には、電子回路や接続パッド１２、及びこれらを接続する配線等が形成されている。
接続パッド１２は半導体基板１１上の配線と接続されている。保護絶縁膜１３は半導体基板１１の表面に形成され、電子回路や配線等を被覆する。
また、保護絶縁膜１３には、接続パッド１２を露出させる開口１３ａが設けられている。図１、図２に示すように、開口１３ａは接続パッド１２よりも小さいため、接続パッド１２の周縁部が保護絶縁膜１３に覆われている。
【００１２】
保護絶縁膜１３の上面には、第１絶縁膜１４Ａが設けられている。第１絶縁膜１４Ａには、ポリイミド、ポリベンゾオキサゾール（ＰＢＯ）、等の高機能プラスチック材料、エポキシ系、フェノール系、シリコン系等のプラスチック材料、またはこれらの複合材料等を用いることができる。
【００１３】
第１絶縁膜１４Ａには、接続パッド１２を露出させる開口１４ａが設けられている。開口１４ａは第１絶縁膜１４Ａが感光性樹脂であれば、半導体デバイスウエハ１０上に塗布−露光−現像−本硬化することで一括形成することができる。また、開口１４ａは、例えばレーザ光照射により形成することができる。図１、図２に示すように、開口１４ａは、保護絶縁膜１３の開口１３ａよりも小さく、開口１４ａの外周側で接続パッド１２と第１絶縁膜１４Ａとが密着している。
【００１４】
開口１３ａ、１４ａから露出した接続パッド１２の上部、及び、第１絶縁膜１４Ａの上面の一部には、複数の第１配線１５Ａが形成されている。第１配線１５Ａは、半導体基板１１に設けられた電子回路の配線を、第２配線１５Ｂに導通させるための配線である。
【００１５】
第１配線１５Ａは、無電解メッキの核となる無電解めっき用シード層１６Ａと、無電解めっき用シード層１６Ａを核とする無電解めっきにより形成される第１配線層１９Ａと、を含む。無電解めっき用シード層１６Ａは、例えば、第１絶縁膜１４Ａとの密着性を高める密着層としてＴｉ、Ｔａ、ＴｉＷなどを厚さ１００ｎｍ程度、拡散防止層としてＴｉＮ、ＴａＮなどを厚さ２００ｎｍ程度、導電層としてＣｕ等を厚さ６００ｎｍ程度、スパッタリング法等により積層し、幅約２μｍにパターニングすることが好ましい。無電解めっき用シード層１６Ａの一部は、開口１３ａ、１４ａを介して接続パッド１２に接続されている。
第１配線層１９Ａは銅等の導電性材料を有する。第１配線層１９Ａは無電解メッキにより核となる無電解めっき用シード層１６Ａの表面から約３．４〜４．４μｍの距離まで形成されている。このため、第１配線層１９Ａの幅は８．８〜１０．８μｍ程度になり、第１配線層１９Ａの厚さは３．４〜４．４μｍ程度となる。
【００１６】
第１配線１５Ａ及び第１絶縁膜１４Ａの上部には、第２絶縁膜１４Ｂが設けられている。第２絶縁膜１４Ｂには、第１絶縁膜１４Ａと同様に、ポリイミド、ポリベンゾオキサゾール（ＰＢＯ）、等の高機能プラスチック材料、エポキシ系、フェノール系、シリコン系等のプラスチック材料、またはこれらの複合材料等を用いることができる。
【００１７】
第２絶縁膜１４Ｂには、第１配線１５Ａの一部を露出させる開口１４ｂが設けられている。開口１４ｂは第２絶縁膜１４Ｂが感光性樹脂であれば、第１配線１５Ａ及び第１絶縁膜１４Ａの上に塗布−露光−現像−本硬化することで一括形成することができる。また、開口１４ｂは、例えばレーザ光照射により形成することができる。
なお、第１絶縁膜１４Ａと第２絶縁膜１４Ｂとで同じ材料を用いてもよいし、異なる材料を用いてもよい。
【００１８】
開口１４ｂから露出した第１配線１５Ａの上部、及び、第２絶縁膜１４Ｂの上面の一部には、第２配線１５Ｂが形成されている。第２配線１５Ｂは、下層であって、上層を電解メッキするための核となる電解めっき用シード層１６Ｂと、上層である銅等の導電性材料を有する第２配線層１９Ｂとを含む。電解めっき用シード層１６Ｂは、例えば、第２絶縁膜１４Ｂとの密着性を高める密着層としてＴｉ、Ｔａ、ＴｉＷなどを厚さ１００ｎｍ程度、拡散防止層としてＴｉＮ、ＴａＮなどを厚さ２００ｎｍ程度、導電層としてＣｕ等を厚さ６００ｎｍ程度、スパッタリング法等により積層することが好ましい。電解めっき用シード層１６Ｂの一部は、開口１４ｂを介して第１配線１５Ａに接続されている。第２配線１５Ｂは、第１配線１５Ａを柱状電極２１に導通させるための配線である。
【００１９】
第２配線１５Ｂにおける第１配線１５Ａの接続部と反対側の端部は、第２絶縁膜１４Ｂの上部においてランドを形成している。ランド上面には、銅等の導電性材料からなる柱状電極２１が形成されている。柱状電極２１の直径は５０〜５００μｍである。柱状電極２１の高さは４５〜９９μｍ程度であり、第２配線１５Ｂの厚さと合わせて５０〜１００μｍ程度である。柱状電極２１の側面は封止層２２により保護されている。柱状電極２１の上部には、半田端子２３が設けられている。
【００２０】
第２配線１５Ｂ及び第２絶縁膜１４Ｂの上部には、柱状電極２１が設けられた部分を除き、封止層２２が充填されている。封止層２２は、例えば、熱硬化性ポリイミド、エポキシ系樹脂やフェノール系樹脂等の熱硬化性樹脂と、シリカ等のフィラーとのコンポジット（複合材料）からなる。ただし、フィラーを含有していない熱硬化性樹脂でもよい。
【００２１】
次に、半導体装置１の製造方法について図３〜図１６を用いて説明する。ここで、図３〜図１６は製造途中における半導体装置１を示す断面図である。
【００２２】
まず、図３に示すように、半導体基板１１上に接続パッド１２及び保護絶縁膜１３を備える、ダイシング前の半導体デバイスウエハ１０の表面に、第１絶縁膜１４Ａの材料となる感光性樹脂を塗布し、露光・現像することにより第１絶縁膜１４Ａを形成する。
【００２３】
次に、図４に示すように、スパッタ等の気相堆積法により第１絶縁膜１４Ａの全面及び接続パッド１２を覆う金属層１６Ｃをべた一面に形成する。なお、金属層１６Ｃは、例えば、密着層となるＴｉ、Ｔａ、ＴｉＷなどを厚さ１００ｎｍ程度、拡散防止層となるＴｉＮ、ＴａＮなどを厚さ２００ｎｍ程度、導電層となるＣｕ等を厚さ６００ｎｍ程度、順次積層することで形成する。
【００２４】
次に、図５に示すように、金属層１６Ｃをパターニングし無電解めっき用シード層１６Ａを形成するためのレジスト１７Ａを形成する。
次に、図６に示すように、レジスト１７Ａが形成されていない領域の金属層１６Ｃを除去することで、無電解めっき用シード層１６Ａを形成する。
次に、図７に示すように、レジスト１７Ａを除去する。
【００２５】
次に、図８に示すように、無電解めっき用シード層１６Ａを核とする無電解めっきにより第１配線層１９Ａを形成することで、第１配線１５Ａを形成する。
【００２６】
次に、外観検査により第１配線１５Ａの断線や半導体デバイスウエハ１０上の異物の有無を確認する。
【００２７】
なお、第１配線１５Ａは、予めパターニングされた無電解めっき用シード層１６Ａの形状に基づいて、無電解めっきにより第１配線層１９Ａが自動的にパターン形成されているため、第１配線層１９Ａをパターニングのためのエッチャントを用いることがなく、必然的に第１配線層１９Ａの表面がエッチャントに曝されることがないので、この表面が極めて平滑に形成される。このため、断線、異物、異形等の欠陥を非常に抽出しやすい。また、欠陥を抽出するための検査条件を厳しくしても、過検出（本来は不良ではないゆらぎを検出すること）が発生しにくく、検査効率を向上させることができる。また、第１配線１５Ａを微細にした場合でも欠陥の検出が正確にできるようになる。
【００２８】
次に、図９に示すように、第２絶縁膜１４Ｂの材料となる感光性樹脂を塗布し、露光・現像することにより第２絶縁膜１４Ｂを形成する。なお、第１配線１５Ａの表面が極めて平滑であるため、感光性樹脂が第１配線１５Ａの表面に追従しやすく、特にスピンコートにより感光性樹脂を塗布する際に有効である。
【００２９】
次に、図１０に示すように、スパッタ等の気相堆積法により第２絶縁膜１４Ｂの全面及び開口１４ｂから露出した第１配線１５Ａを覆う電解めっき用シード層１６Ｂを形成する。なお、電解めっき用シード層１６Ｂは、例えば、密着層となるＴｉ、Ｔａ、ＴｉＷなどを厚さ１００ｎｍ程度、拡散防止層となるＴｉＮ、ＴａＮなどを厚さ２００ｎｍ程度、導電層となるＣｕ等を厚さ６００ｎｍ程度、順次積層することで形成する。
【００３０】
次に、図１１に示すように、電解めっき用シード層１６Ｂ上の第２配線層１９Ｂを形成する領域を除き、配線レジスト１７Ｂを形成する。
次に、図１２に示すように、配線レジスト１７Ｂが形成されていない部分に、電解めっき用シード層１６Ｂを陰極とする電解めっきにより第２配線層１９Ｂを堆積する。
その後、図１３に示すように、配線レジスト１７Ｂを除去する。
【００３１】
次に、図１４に示すように、電解めっき用シード層１６Ｂ及び第２配線層１９Ｂの上面にドライフィルムを貼り付け、パターニングすることで柱状電極２１用のレジスト２０を形成する。なお、レジスト２０には、複数の柱状電極２１を形成する部分に複数の開口２０ａが設けられている。
【００３２】
次に、図１５に示すように、電解めっき用シード層１６Ｂを陰極とする電解めっきにより、レジスト２０の開口２０ａ内に柱状電極２１を堆積する。
次に、図１６に示すように、レジスト２０を除去する。
【００３３】
次に、図１７に示すように、ソフトエッチングにより第２配線層１９Ｂ、柱状電極２１が形成されていない領域の電解めっき用シード層１６Ｂを除去して、第２配線層１９Ｂとその下部の電解めっき用シード層１６Ｂとの積層体である第２配線１５Ｂを形成する。
なお、この時、第２配線層１９Ｂ、柱状電極２１の表面も電解めっき用シード層１６Ｂの厚さと同程度にエッチングされる。しかし、第２配線層１９Ｂは第１配線層１９Ａよりも厚く形成されるため、影響はない。また、柱状電極２１は電解めっき用シード層１６Ｂと比較して充分に厚いため、影響はない。
【００３４】
次に、外観検査により、第２配線１５Ｂの断線や半導体デバイスウエハ１０上の異物の有無を確認する。次に、第２絶縁膜１４Ｂの表面を酸素プラズマにより処理することで、表面の炭化物等の異物を除去する。
【００３５】
次に、図１８に示すように、印刷法により封止層２２となる樹脂を充填することで、半導体デバイスウエハ１０上に、柱状電極２１の上部まで覆う封止層２２を形成する。
【００３６】
次に、図１９に示すように、グラインダーで封止層２２を上面から切削しながら、柱状電極２１の上部を切削することで、柱状電極２１及び封止層２２の上面を略面一に形成する。これにより柱状電極２１が電解めっき時に不均一な高さに形成されていても、ほぼ同一の高さにすることができる。
次に、柱状電極２１の上面をライトエッチングすることにより表面処理を行い、半田端子２３を設ける。その後、ダイシングすることにより、図１、図２に示す半導体装置１が完成する。
【００３７】
本実施形態によれば、半導体デバイスウエハ１０の表面に多層の第１配線１５Ａ、１５Ｂを設ける場合、最外層の第２配線１５Ｂのみを電解めっきにより形成し、他の第１配線１５Ａを無電解めっきにより形成するため、電解めっき用シード層のエッチングによって第１配線１５Ａが傷つくことがない。よって、第１配線１５Ａを極めて平滑に形成することができ、断線、異物、異形等の欠陥を非常に抽出しやすくなる。このため、欠陥を抽出するための検査条件を厳しくしても、過検出（本来は不良ではないゆらぎを検出すること）が発生しにくく、検査効率を向上させることができる。さらに、第１配線１５Ａを微細にした場合でも欠陥の検出が正確にできるようになるため、第１配線１５Ａをさらに微細化することができる。
【００３８】
なお、以上の実施形態においては、第１絶縁膜１４Ａ及び第１配線１５Ａからなる層の上に第２絶縁膜１４Ｂ及び第２配線１５Ｂからなる層を形成したが、本発明はこれに限らない。例えば、無電解めっきを用いて形成する配線をさらに多層とし、最外層の配線のみを電解メッキを用いて形成してもよい。
【符号の説明】
【００３９】
１、１０１ 半導体装置
１０ 半導体デバイスウエハ
１１、１１１ 半導体基板
１２、１１２ 接続パッド
１３、１１３ 保護絶縁膜
１４、１１４ 絶縁膜
１４Ａ、１４Ｂ 絶縁膜
１３ａ、１４ａ、１４ｂ、２０ａ、１１４ａ 開口
１４ｃ、１４ｄ ピンホール
１５Ａ 第１配線
１５Ｂ 第２配線
１１５ 配線
１６Ａ 無電解めっき用シード層
１６Ｂ、１１６ 電解めっき用シード層
１６Ｃ 金属層
１７Ａ、２０ レジスト
１７Ｂ 配線レジスト
１９Ａ 第１配線層
１９Ｂ 第２配線層
１１９ 配線層
２１、１２１ 柱状電極
２２、１２２ 封止層
２３、１２３ 半田端子
【特許請求の範囲】
【請求項１】
複数の接続パッドが設けられた半導体デバイスウエハと、
前記接続パッドに接続された配線と、を備え、
前記配線は、無電解めっき用シード層と、前記無電解めっき用シード層を核とする無電解めっきにより形成される配線層と、を含むことを特徴とする半導体装置。
【請求項２】
複数の接続パッドが設けられた半導体デバイスウエハと、
前記接続パッドに接続された第１配線と、
前記第１配線を被覆するとともに、前記第１配線の一部を露出させる開口が設けられた絶縁膜と、
前記絶縁膜の開口から露出された第１配線及び前記絶縁膜の上部に設けられた第２配線と、を備え、
前記第１配線は、無電解めっき用シード層と、前記無電解めっき用シード層を核とする無電解めっきにより形成される第１配線層と、を含むことを特徴とする半導体装置。
【請求項３】
前記無電解めっき用シード層は、べた一面に形成した金属層をパターニングすることで形成されることを特徴とする請求項１または２に記載の半導体装置。
【請求項４】
接続パッドが設けられた半導体デバイスウエハの前記接続パッドが設けられている面に無電解めっき用シード層を形成し、
次に、前記無電解めっき用シード層を核とする無電解めっきにより配線層を形成することで配線を形成することを特徴とする半導体装置の製造方法。
【請求項５】
前記配線を形成後に前記配線の外観検査を行うことを特徴とする請求項４に記載の半導体装置の製造方法。
【請求項６】
接続パッドが設けられた半導体デバイスウエハの前記接続パッドが設けられた面に無電解めっき用シード層を形成し、
次に、前記無電解めっき用シード層を核とする無電解めっきにより第１配線層を形成することで第１配線を形成し、
次に、前記第１配線を被覆するとともに前記第１配線の一部を露出させる開口を有する絶縁膜を形成し、
次に、前記露出された第１配線及び前記絶縁膜の上部に電解めっき用シード層を形成し、
次に、前記電解めっき用シード層を核とする電解めっきにより第２配線層を形成し、
次に、前記電解めっき用シード層の前記第２配線層が形成されていない部分を除去することで第２配線を形成することを特徴とする半導体装置の製造方法。
【請求項７】
前記第１配線を形成後に前記第１配線の外観検査を行うことを特徴とする請求項６に記載の半導体装置の製造方法。
【請求項８】
前記無電解めっき用シード層を、べた一面に形成した金属層をパターニングすることで形成することを特徴とする請求項４〜７のいずれかに記載の半導体装置の製造方法。
【請求項１】
複数の接続パッドが設けられた半導体デバイスウエハと、
前記接続パッドに接続された配線と、を備え、
前記配線は、無電解めっき用シード層と、前記無電解めっき用シード層を核とする無電解めっきにより形成される配線層と、を含むことを特徴とする半導体装置。
【請求項２】
複数の接続パッドが設けられた半導体デバイスウエハと、
前記接続パッドに接続された第１配線と、
前記第１配線を被覆するとともに、前記第１配線の一部を露出させる開口が設けられた絶縁膜と、
前記絶縁膜の開口から露出された第１配線及び前記絶縁膜の上部に設けられた第２配線と、を備え、
前記第１配線は、無電解めっき用シード層と、前記無電解めっき用シード層を核とする無電解めっきにより形成される第１配線層と、を含むことを特徴とする半導体装置。
【請求項３】
前記無電解めっき用シード層は、べた一面に形成した金属層をパターニングすることで形成されることを特徴とする請求項１または２に記載の半導体装置。
【請求項４】
接続パッドが設けられた半導体デバイスウエハの前記接続パッドが設けられている面に無電解めっき用シード層を形成し、
次に、前記無電解めっき用シード層を核とする無電解めっきにより配線層を形成することで配線を形成することを特徴とする半導体装置の製造方法。
【請求項５】
前記配線を形成後に前記配線の外観検査を行うことを特徴とする請求項４に記載の半導体装置の製造方法。
【請求項６】
接続パッドが設けられた半導体デバイスウエハの前記接続パッドが設けられた面に無電解めっき用シード層を形成し、
次に、前記無電解めっき用シード層を核とする無電解めっきにより第１配線層を形成することで第１配線を形成し、
次に、前記第１配線を被覆するとともに前記第１配線の一部を露出させる開口を有する絶縁膜を形成し、
次に、前記露出された第１配線及び前記絶縁膜の上部に電解めっき用シード層を形成し、
次に、前記電解めっき用シード層を核とする電解めっきにより第２配線層を形成し、
次に、前記電解めっき用シード層の前記第２配線層が形成されていない部分を除去することで第２配線を形成することを特徴とする半導体装置の製造方法。
【請求項７】
前記第１配線を形成後に前記第１配線の外観検査を行うことを特徴とする請求項６に記載の半導体装置の製造方法。
【請求項８】
前記無電解めっき用シード層を、べた一面に形成した金属層をパターニングすることで形成することを特徴とする請求項４〜７のいずれかに記載の半導体装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【公開番号】特開２０１２−５９８０１（Ｐ２０１２−５９８０１Ａ）
【公開日】平成２４年３月２２日（２０１２．３．２２）
【国際特許分類】
【出願番号】特願２０１０−１９９６３２（Ｐ２０１０−１９９６３２）
【出願日】平成２２年９月７日（２０１０．９．７）
【出願人】（３１１０１４３１４）株式会社テラミクロス (42)
【Ｆターム（参考）】
【公開日】平成２４年３月２２日（２０１２．３．２２）
【国際特許分類】
【出願日】平成２２年９月７日（２０１０．９．７）
【出願人】（３１１０１４３１４）株式会社テラミクロス (42)
【Ｆターム（参考）】
[ Back to top ]