【課題】半導体基板に貫通配線層を形成する際の貫通孔底部での壁状付着物や有機マスク残渣の発生を防ぐことにより、貫通接続部の接続不良や機械的信頼性が改善された半導体装置を提供する。
【解決手段】貫通孔３を有する半導体基板２の表面に、該貫通孔３よりも小径の開口４ａを有する第１の絶縁層４が被覆され、その上に第１の配線層５が開口４ａを覆い形成されている。また、貫通孔３内および半導体基板２の裏面に第２の絶縁層６が被覆され、その上には拡散防止機能を有する高抵抗金属からなる金属マスク層７が形成されている。第２の絶縁層６および金属マスク層７は、第１の絶縁層４の開口４ａと同径の開口６ａ、７ａを有している。さらに、貫通孔３内に第２の配線層８が充填・形成され、この第２の配線層８は第１の絶縁層４および第２の絶縁層６の開口４ａ、６ａを介して第１の配線層５に内接している。 （もっと読む）

【課題】 より簡単な方法（プロセス）で且つより低い製造コストで製造できる、貫通導電体を有する半導体装置とその製造方法を提供する。
【解決手段】
ＳｉＯ₂膜（第１絶縁膜）２３は、シリコン基板１１の貫通孔１４の内側面とシリコン基板１１の裏面を覆うと共に、表面電極１５の裏面に達する透孔３１を貫通孔１４の内部に持つ。配線膜２４は、ＳｉＯ₂膜２３上に所定パターンで形成されると共に、貫通孔１４の内部で透孔３１を介して表面電極１５の裏面に接触せしめられている。外部電極２５は、配線膜２４上に形成されていて、貫通孔１４の内部で配線膜２４の内側に残存する空隙を充填する充填部２５ａを持ち、配線膜２４の貫通孔１４の内部にある部分と充填部２５ａとが、貫通導電体として機能する。 （もっと読む）

【課題】半導体基板に貫通配線層を形成する際の貫通孔底部での配線層の薄膜化が防止され、貫通接続部の接続不良が改善された半導体装置を提供する。
【解決手段】貫通孔３を有する半導体基板２の表面に、該貫通孔３と同径の開口４ａを有する第１の絶縁層４が被覆され、その上に第１の配線層５が形成されている。また第１の配線層５の近傍に、貫通孔３とその内壁面等に形成された第３の絶縁層８および貫通孔３内に充填・形成された第３の配線層９から成る貫通接続部が形成されている。そして、この貫通接続部に内接された第２の配線層７と第１の配線層５とが電気的に接続され、貫通孔３の内壁面と第１の配線層５との間に第２の絶縁層６が介在し、第１の配線層５と貫通孔３内に充填・形成された第３の配線層９とが離間されるように構成されている。 （もっと読む）

【課題】 十分な接合強度が得られるように超音波振動の出力レベルを設定して超音波接
合を実施した場合であっても、半導体チップに形成された多層配線部の導体部分の断線を
防止することができ、また、製造工程における部品の管理コストの削減や製造部品の歩留
まりを改善することができる高周波回路装置を提供すること。
【解決手段】 高周波回路が形成されたＭＭＩＣチップ２と、ＭＭＩＣチップ２の一方の
面に有機材料を用いて形成された多層配線部１３と、多層配線部１３の最表層面のバンプ
形成部４に形成されたバンプ６とを備え、超音波振動を与えて基板２０と接合する場合に
、バンプ６とバンプ形成部４との接合部分の変形を抑える補強手段（補強用導体層５ｄ）
が、多層配線部１３に形成されている。 （もっと読む）

【課題】フォト工程の低減を図った表示装置の製造方法。
【解決手段】第１導電型ＴＦＴと第２導電型ＴＦＴの各形成領域に、半導体層、第１絶縁膜、ゲート電極が形成され、前記半導体層のチャネル領域の各外側に第１導電型不純物領域が形成されている基板上に第２絶縁膜を形成し、前記第１導電型ＴＦＴの形成領域において当該ゲート電極を露出させることなく、前記第２導電型ＴＦＴの形成領域において当該ゲート電極のうち半導体層と交差する各辺の一部を露出させるようにして、ドレインおよびソースの各電極の接続用のコンタクトホールを形成し、多層導電層によって、前記第１導電型ＴＦＴの形成領域における前記各コンタクトホール、前記第２導電型ＴＦＴの形成領域において前記各コンタクトホールのゲート電極の一部を被うようにして、ドレインおよびソースの各電極を形成し、第２導電型不純物をドープして、半導体層に第２導電型不純物領域を形成する。 （もっと読む）

【課題】半導体基板の貫通配線部において、貫通孔底部での絶縁層の被覆性が向上され、電気的絶縁性の低下や接続不良が改善された半導体装置を提供する。
【解決手段】貫通孔３を有する半導体基板２の表面に、該貫通孔３と同径の開口４ａを有する第１の絶縁層４が被覆され、その上に第１の配線層５が開口４ａを覆い形成されている。また、貫通孔３内および半導体基板２の裏面に第２の絶縁層６が被覆されている。第２の絶縁層６は、第１の配線層５と内接するように形成され、内接部に第１の絶縁層４の開口４ａよりも小径の開口６ａを有している。さらに、貫通孔３内に第２の配線層７が充填・形成され、この第２の配線層７は第２の絶縁層６の開口６ａを介して第１の配線層５に内接している。 （もっと読む）

【課題】 Ｃｕの層間絶縁膜中への拡散を防止することができるＣｕ配線を備えた半導体装置を実現する。
【解決手段】 半導体装置１は、半導体基板１０の基板面１０ａの上方に、順番に積層形成された第１配線層３３、第２配線層３４及び第３配線層３５を備えている。第１配線層３３は、ＳＯＩ基板などの半導体基板１０の基板面１０ａ上に形成されており、層間絶縁膜１２、側面バリアメタル層１５、Ｃｕ配線１８及び上面バリアメタル層１９を備えている。Ｃｕ配線１８の上面部１８ａは、側面バリアメタル層１５と同様の材料により形成された上面バリアメタル層１９により覆われている。ここで、上面バリアメタル層１９の幅は、上面部１８ａの幅よりも大きく形成されている。この上面バリアメタル層１９により、Ｃｕ配線１８から上層の層間絶縁膜１２へのＣｕの拡散を防止することができる。 （もっと読む）

【課題】デュアルダマシン（Dual-Damascene）法を用いた多層Ｃｕ配線の形成工程を簡略化する。
【解決手段】層間絶縁膜４５上に形成したフォトレジスト膜５１をマスクにして層間絶縁膜４５をドライエッチングし、層間絶縁膜４５の中途部に形成したストッパ膜４６の表面でエッチングを停止することによって配線溝５２、５３を形成する。ここで、ストッパ膜４６を光反射率の低いＳｉＣＮ膜によって構成し、フォトレジスト膜５１を露光する際の反射防止膜として機能させることにより、フォトレジスト膜５１の下層に反射防止膜を形成する工程が不要となる。 （もっと読む）

【課題】配線信頼性が向上される。
【解決手段】半導体基板上に配線層１１と層間絶縁膜１２とが順に形成され、層間絶縁膜１２にトレンチ溝１３とトレンチ溝１３中に配線層１１に達するビア孔１４とが形成され、トレンチ溝１３とビア孔１４と層間絶縁膜１２との表面に金属膜１５が成膜され、スパッタ法を用いて、ビア孔１４の底部の金属膜１５をエッチングするとともに、全面に金属膜１６が成膜されて、さらに、ビア孔１４の側壁にそれぞれの金属によって新たな金属膜が生成され、ビア孔１４とトレンチ溝１３とを導電性材料１７ａで埋め込んだ配線層が形成されるようになる。 （もっと読む）

【課題】貫通電極に空洞部が形成されることを防止する。
【解決手段】第１半導体基板１の表面および貫通孔２の内壁面を保護膜３で覆った状態で導体にて構成されたパッド８の表面に導体膜１１を結晶成長させる。この導体膜１１にて、貫通電極４を形成する。このように、パッド８の表面に主に結晶成長させ、保護膜３には結晶成長がほとんど起こらない選択成長によって貫通電極４を形成しているため、空洞の無い、良好な貫通電極４とすることができる。このため、断線・配線抵抗の増加を防止できると共に、ＥＭ耐性の低下等も防止することが可能となる。 （もっと読む）

【課題】本発明は、樹脂層によって半導体基板に与える影響を減らすことを目的とする。
【解決手段】半導体装置は、集積回路１２が形成され、集積回路１２に電気的に接続された電極１４を有する半導体基板１０と、半導体基板１０の電極１４が形成された面に形成された樹脂層２０と、電極１４に電気的に接続され、樹脂層２０の上に形成された配線３０と、を含む。樹脂層２０は、熱可塑性樹脂からなる第１の層２２と、第１の層２２と配線３０の間に介在する熱硬化性樹脂からなる第２の層２４と、を含む。 （もっと読む）

【課題】従来の半導体装置では、配線層間に形成される酸化膜により、配線層間の接続抵抗値が低減され難いという問題があった。
【解決手段】本発明の半導体装置では、第１の配線層３と第２の配線層とを接続する開口領域８〜１２を埋設する第１の金属層１４〜１８上のスピンコート樹脂膜２１に開口部２２が形成されている。開口部２２内では、メッキ用金属層２３を構成するＣｒ層とＣｕメッキ層２４とが接続している。この構造により、第１の金属層１４〜１８上のＣｒ層は、結晶粒子間が広くなり、粗な領域となる。そして、Ｃｒ層の粗な領域には、第２の金属層１９とＣｕメッキ層２４との合金層が形成され、接続抵抗値が低減される。 （もっと読む）

【課題】貫通孔の内側面に配線として機能する導電層を配し、その上を覆うように樹脂からなる絶縁層を設けてなる構成を備え、貫通孔の内側面に影響する応力を小さく抑えることが可能な、貫通配線基板を提供する。
【解決手段】本発明の貫通配線基板１０は、一方の面１１ａから他方の面１１ｂに向かう貫通孔αを備えた半導体からなる基板１１、前記基板の一方の面を覆う第一絶縁層１２、前記貫通孔の内側面１１ｃと前記基板の他方の面を覆う第三絶縁層１５、前記貫通孔の内側面及び前記基板の一方の面にある電極層１３の露呈部を覆うように配され、前記電極層と電気的に接続された導電層１６、及び、前記導電層を覆うように配された第四絶縁層１７、を少なくとも備えてなる貫通配線基板１０であって、、第四絶縁層のヤング率は０．５ＧＰａ以下であることを特徴とする。 （もっと読む）

【課題】金属抵抗素子の形成位置を画定するための写真製版技術における露光時にレジスト膜中に定在波が発生するのを防止して金属抵抗素子の寸法バラツキを低減する。
【解決手段】金属抵抗素子２７の下地絶縁膜２３は、金属抵抗素子２７の長手方向において、金属抵抗素子２７の接続孔２５，２５間における上面の４０％以上の部分を占める上側に凸の１つの曲面を備えている。金属抵抗素子２７はその長手方向において下地絶縁膜２３の曲面に起因して、コンタクト、コンタクト間における上面及び下面の４０％以上の部分を占める上側に凸の１つの曲面を備えている。金属抵抗素子２７の形成位置を画定するための写真製版技術における露光時に、金属抵抗素子２７を形成するための金属膜の上面及び下面で露光光の反射光は上記曲面により散乱されるので、反射光と入射光によるレジスト膜中での定在波の発生が防止される。 （もっと読む）

【課題】最下層配線に埋め込み配線を有する半導体装置の信頼性を向上させる。
【解決手段】
半導体基板１の主面にＭＩＳＦＥＴＱｎ，Ｑｐが形成され、その主面上に絶縁膜１０，１１が形成されている。絶縁膜１０，１１にはコンタクトホール１２が形成されてプラグ１３が埋め込まれている。プラグ１３が埋め込まれた絶縁膜１１上には、絶縁膜１４，１５，１６が形成され、絶縁膜１４，１５，１６に開口部１７が形成されて配線２０が埋め込まれている。絶縁膜１５は、開口部１７を形成するために絶縁膜１６をエッチングする際のエッチングストッパ膜であり、シリコンと炭素を含有する。絶縁膜１１は吸湿性が高く、絶縁膜１５は耐湿性が低いが、それらの間に絶縁膜１４を介在させ、絶縁膜１４を絶縁膜１１よりもＳｉ（シリコン）原子の数密度が大きな膜とすることで、電気的に弱い界面が形成されるのを防止する。 （もっと読む）

【課題】生産効率を低下させることなく、接続信頼性の高い貫通電極を備えた半導体装置とその製造方法および電子機器を提供する。
【解決手段】基体２の能動面３上に形成された電極パッド５，６と、基体２の裏面７から電極パッド５，６に向けて形成された貫通電極８，９とが、電極パッド５，６から貫通電極８，９に向けて立設された平面視リング状のプラグ１５，１６を介して電気的に接続されており、貫通電極８，９の外周からプラグ１５，１６の表面にかけて、基体２との間に絶縁膜４ａ，１４が連続形成されている。 （もっと読む）

導電ビアを形成する方法について説明され、そして該方法は、シード層を半導体基板（１０３）の第１面（１２５）に形成する工程であって、該半導体基板が該第１面を第２面（１２７）の反対側に含む、前記シード層を形成する工程と、ビアホール（３２９）を、該半導体基板の該第２面側の半導体基板中に形成する工程であって、該ビアホールが該シード層を露出させる、前記ビアホールを形成する工程と、そして電気メッキ法で導電ビア材料（６０１，６０３）を該ビアホールに、該材料が該シード層上に堆積するように充填する工程と、を含む。一つの実施形態では、連続導電層（１１６）を該シード層の上に形成し、かつ該シード層に電気的に接続する。該連続導電層は、電気メッキ法で導電ビア材料を充填する際の電流供給源として機能することができる。
（もっと読む）

【課題】生産性を低下することなく、接続信頼性の高い貫通電極を備えた半導体装置とその製造方法、および電子機器提供する。
【解決手段】基体２の能動面３上に形成された電極パッド５，６と、基体２の裏面７から電極パッド５，６に向けて形成された貫通電極８，９とが、電極パッド５，６から貫通電極８，９に向けて立設された先細形状のプラグ１５，１６を介して電気的に接続されている。 （もっと読む）

【課題】実装信頼性を向上することができる半導体装置、半導体装置の製造方法、回路基板および電子機器を提供する。
【解決手段】基板１０の能動面１０ａ側に設けられた第一絶縁膜２２と、第一絶縁膜２２上に設けられた電極パッド１２と、電極パッド１２の表面から延設された配線層３５と、電極パッド１２の形成位置に対応し、基板１０および第一絶縁膜２２に形成された貫通孔Ｈ３と、貫通孔Ｈ３の少なくとも側面に設けられた第二絶縁膜２３と、第二絶縁膜２３の内側で、貫通孔Ｈ３に埋め込まれた導電材料からなる貫通電極３０と、を備えた半導体装置１の製造方法において、基板１０の能動面１０ａ側に配線層３５を形成した後に、基板１０の裏面１０ｂ側から貫通孔Ｈ３が形成される。 （もっと読む）

【課題】微細線幅の導電性ラインを有する半導体素子及びその製造方法を提供する。
【解決手段】この半導体素子は、セルアレイ領域を間に置いて提供された第１及び第２コア領域を有する半導体基板を備える。前記セルアレイ領域を横切って前記第１コア領域から延長された第１及び第２導電性ラインを提供する。前記セルアレイ領域を横切って前記第２コア領域から延長された第３及び第４導電性ラインを提供する。この場合に、前記第１、第２、第３及び第４導電性ラインは前記セルアレイ領域に順に配列されると共に、リソグラフィ工程の限界解像度よりも小さい寸法の線幅を有する。 （もっと読む）