【課題】 Ｃｕダマシン配線と絶縁膜との配線間における絶縁性劣化を抑制できる技術を提供することである。
【解決手段】 Ｃｕ配線膜３、バリアメタル膜４、及び配線間絶縁膜の上に、バリア絶縁膜２が設けられてなるＣｕ配線膜構造であって、
Ｃｕ配線膜３および／またはバリアメタル膜４の上のバリア絶縁膜２の下面と、配線間絶縁膜上のバリア絶縁膜２の下面との間に、段差ｂが構成されてなる。 （もっと読む）

【課題】Ｃｕパッドからボンディング用パッドへの銅の滲出を防止する。
【解決手段】銅又は銅を主成分とする合金膜からなる最上層パッド１２とＡｌパッド１６との間に、Ｔｉバリア膜１５ａおよびＴｉＮバリア膜１５ｂを形成する。Ｔｉバリア膜１５ａの膜厚は、ＴｉＮバリア膜１５ｂの膜厚よりも大きくする。 （もっと読む）

【課題】触媒を使用した銅ＣＶＤ方法として、ピンチ−オフやボイドの発生なしにトレンチ、ビアホール及びコンタクトを充填して銅配線導電体を形成する方法を提供すること。
【解決手段】能動及び受動素子を配線連結するために、銅配線導電体を形成する方法が開示される。ここに開示された発明は、触媒と共に銅を配線導電体物質の原料とするＣＶＤ工程を含む。トレンチ、ビアホール、コンタクト、広い受動素子だけでなく電力素子と電力線のための大きいトレンチとホールを充填する配線方法がここに開示されて提供される。ここに提示された他の方法は、狭くて深いトレンチと小径で深いホールのような小さな陥没部を触媒を使用した銅ＣＶＤで充填する方法であり、湿式または乾式エッチバックまたは高温プラズマエッチバック工程により後続工程段階に備えて除去されるように扁平な最上部の表面に非常に薄い薄膜を形成する方法である。 （もっと読む）

【課題】シールリングの構造を最適化して、ダイシング部の切断面からの水分の侵入やクラックの伸展に対する障壁としての機能を確保したシールリングを備えた半導体装置およびその製造方法を提供する。
【解決手段】半導体基板１上の回路形成領域とダイシング領域との間にシールリング１００が配設されている。シールリング１００は、断面形状がＴ字型をなすシール層が積層された部分と、断面形状が矩形をなすシール層が積層された部分とを有している。 （もっと読む）

【課題】本発明は、塩素をベースとするプラズマの使用のために化学的に非常に反応的な少なくとも一つの物質のスタックをドライエッチングするためのプラズマ組成、及びその使用方法を提供する。
【解決手段】５％から１０％までの少量の窒素がＢＣｌ_３を備えたプラズマに加えられ、異方性ドライエッチング方法に用いられる。これにより、真っ直ぐな断面が得られるように、側面の攻撃から垂直な壁面を保護するために、エッチングされるスタックの垂直な壁面に不動態化フィルムが堆積される。 （もっと読む）

【課題】被エッチン膜をエッチング後、犠牲膜等の残存物質を除去する処理を、その残存物質を所定の液に可溶化し、次いで、その所定の液により残存物質を除去することで行う際に、パターンはがれ等のダメージが少ない基板処理方法を提供すること。
【解決手段】基板上に形成された被エッチング膜をエッチング処理して所定パターンを形成する工程と、エッチング処理を終了した後に残存する物質を所定の液に対して可溶化するように変性させる工程と、次いで、パターンが形成された被エッチング膜の表面をシリル化処理する工程と、その後、所定の液を供給して変性された物質を溶解除去する工程とを有する。 （もっと読む）

【課題】簡素な構成で、耐アルカリ性に優れ、加工精度の高い導電体構造を簡単に得ることができる。
【解決手段】本発明に係るＴＦＴアレイ基板１００は、基板１０と、基板１０上に画素毎に形成された画素電極２０と、画素電極２０に対応して、基板１０上に形成されたＴＦＴ素子３０とを備えている。そして、ＴＦＴ素子３０に接続された電極・配線３１、３２、３４、３３１や、容量電極４０などは、上層膜３１ｂ、３２ｂ、３４ｂ、３３１ｂおよび下層膜３１ａ、３２ａ、３４ａ、３３１ａが積層されて形成された積層体を有しており、下層膜３１ａ等は、１種以上の周期律表第８族元素を含むアルミニウム合金により形成され、上層膜３１ｂ等は、下層膜３１ａ等の上に積層されて、１種以上の周期律表第８族元素および窒素を含むアルミニウム合金により形成されている。 （もっと読む）

【課題】多孔質絶縁膜を用いた構成において、動作速度が高く電気的特性に優れ、かつ断線を防止して信頼性の高い半導体装置を得ることが可能な半導体装置の製造方法を提供する。
【解決手段】空孔形成材料を含有する非多孔質の絶縁膜３を基板１上に成膜する。次に、この絶縁膜３に対してエッチング加工を施して接続孔７を形成する。その後、熱処理によって絶縁膜３中の空孔形成材料を分解除去することにより、絶縁膜３中に孔Ａを形成して多孔質絶縁膜３Ａとする。 （もっと読む）

【課題】本発明は、半導体基板及び電極パッドを貫通する貫通ビアを備えた半導体チップ及びその製造方法に関し、貫通ビアにおけるボイドの発生を防止すると共に、コスト（製造コストも含む）を低減することのできる半導体チップ及びその製造方法を提供することを課題とする。
【解決手段】電極パッド１４及び貫通ビア２０上に、半導体基板１１及び電極パッド１４を貫通する貫通ビア２０及び電極パッド１４と電気的に接続されるＡｕスタッドバンプ１８を設けた。 （もっと読む）

【課題】 基板の表面上に特徴画成部を形成する改良された方法を提供する。
【解決手段】 基板の表面にネガティブマスク材料を堆積し、そのネガティブマスク材料を基板表面へとエッチングしてネガティブマスク特徴画成部を形成し、ネガティブマスク特徴画成部に耐エッチング材料を堆積し、その耐エッチング材料を研磨してネガティブマスク材料を露出させ、ネガティブマスク材料をエッチングして耐エッチング材料に特徴画成部を形成することにより、基板を処理する方法が提供される。 （もっと読む）

【課題】 より緻密でかつ密着性の良い拡散防止層を形成し、拡散防止層を構成する金属元素が他の層に拡散することを防止したパターン形成方法、電子デバイス、及び電子機器を提供する。
【解決手段】 本発明のパターン形成方法は、基板Ｐ上に所定パターンからなる隔壁３０を形成する工程と、隔壁３０に囲まれたパターン形成領域３０ａに導電層８０を形成する導電層形成工程と、導電層８０上にめっき核吸着膜２０を形成するめっき核吸着膜形成工程と、めっき核吸着膜２０にめっき核２６を吸着させるめっき核吸着工程と、めっき核２６を含むめっき核吸着膜８０上に、無電解めっき法によりめっき核２６を触媒として拡散防止層８２を形成する拡散防止層形成工程と、を有する。 （もっと読む）

【課題】層間絶縁膜上に形成する反射防止膜の光反射率を低減することによって、デュアルダマシンプロセスにおけるリソグラフィの解像度を向上させる。
【解決手段】フォトレジスト膜をマスクにしたドライエッチングで層間絶縁膜にＣｕ配線埋め込み用のビアホールおよび配線溝を形成する際、ＳｉＯＣ膜２５からなる層間絶縁膜上の反射防止膜２６をＳｉＯ膜２６ａ、ＳｉＯＮ膜２６ｂおよびＳｉＯ膜２６ｃの３層膜で構成し、フォトレジスト膜２７のハレーションを抑制する。ＳｉＯ膜２６ａの膜厚とＳｉＯＮ膜２６ｂの膜厚の好ましい組み合わせは、ＳｉＯ膜２６ａの膜厚が４０ｎｍ以下または７５ｎｍ以上、かつＳｉＯＮ膜２６ｂの膜厚が４０ｎｍ以上であり、より好ましくは、ＳｉＯ膜２６ａの膜厚が３０ｎｍ以下または８０ｎｍ以上、かつＳｉＯＮ膜２６ｂの膜厚が５０ｎｍ以上である。 （もっと読む）

【課題】Ｃｕ配線への無電解めっき膜の選択析出性を向上することにより、配線間リークの低減等を図り、信頼性の高い半導体装置を得ることができる無電解めっき膜の形成方法及び形成装置を提供する。
【解決手段】加熱機構１０によりウエハ７に形成されたＣｕ配線のみを加熱する。次にノズル９から無電解めっき液を吐出し、Ｃｕ配線上に無電解めっき膜を形成する。加熱されたＣｕ配線上では無電解めっき膜の形成が進行し、Ｃｕ配線上以外の部分では無電解めっき膜の形成は抑制される。その結果、無電解めっき膜のＣｕ配線上への選択析出性を向上することができる。 （もっと読む）

【課題】信頼性に優れる半導体装置を容易かつ確実に製造可能な半導体装置の製造方法、かかる半導体装置の製造方法により製造された半導体装置を提供すること。
【解決手段】図４（ｄ）に示す半導体装置１は、半導体素子１２と、端子１５とを備えた配線１４とを有する半導体基板１１を用意する工程と、レジスト層１８を形成する工程と、端子１５の上面に犠牲層２０を形成する工程と、この犠牲層２０の上面にＳｎを含むはんだボールを接合して、バンプ１３を形成する工程とにより形成される。犠牲層２０は、溶融状態のはんだと接触して、バンプ１３中に拡散・消失することにより、端子１５の厚さが低減する現象、いわゆる銅食われを防止または抑制するよう犠牲的に働く層である。 （もっと読む）

【課題】半導体基板上に形成される被膜の剥離、ダストの発生を抑えることが可能な半導体製造方法及び半導体製造装置を提供する。
【解決手段】半導体基板に第１の被膜を形成する工程と、前記半導体基板の外周部において、第１の被膜の少なくとも一部を除去し、段差を形成する工程と、少なくとも前記段差の形成された領域に、選択的に第２の被膜を形成する工程を備える。 （もっと読む）

【課題】 より緻密でかつ密着性の良い拡散防止層を形成し、拡散防止層を構成する金属元素が他の層に拡散することを防止したパターン形成方法、電子デバイス、及び電子機器を提供する。
【解決手段】 本発明のパターン形成方法は、基板Ｐ上に隔壁３０を形成する隔壁形成工程と、隔壁３０に囲まれたパターン形成領域３０ａに導電層８０を形成する導電層形成工程と、導電層８０上にめっき核２６を配置するめっき核配置工程と、導電層８０上に、無電解めっき法によりめっき核２６を触媒として拡散防止層８２を形成する拡散防止層形成工程と、を有する。 （もっと読む）

【課題】伝導路抵抗の低減、電流要件の増大への適合等の電気特性の向上、特に、良好な電気特性を有する受動部品の製造と言った新たな応用の可能性を開く、金属配線を有する集積回路構造及びその製造方法の提供。
【解決手段】それぞれ細長い導電路３４、４８が配置された少なくとも３つの導電構造レベル２８、４２、５２を含む集積回路構造１０をシングルダマシンによって製作する。これにより、慣用的に使用されるビアレベルが省略され、種々の技術的効果と新規な適用可能性が生じる。 （もっと読む）

【課題】 配線層それ自体の厚さの増加及びアンダーカットの生成に起因するステップカバレッジの低下と、生産性の低下、製造コストの上昇という難点を生じないで、透明導電層の腐食及びコンタクト抵抗の増加という問題を解消できる液晶表示装置と、その製造方法を提供する。
【解決手段】 絶縁性基板１上に形成されたＡｌ層またはＡｌ合金層からなる第１配線層２を、第１配線層２の一部を露出させるコンタクトホール３３を持つ第１絶縁層３で覆う。メッキ法で堆積した金属よりなる第１導電材９ｂをコンタクトホール３３中に配置し、第１配線層２の露出部分に接触させ且つその露出部分全体を覆う。第１導電材９ｂ上に第１透明導電層１０ｂを形成し、第１透明導電層１０ｂを第１導電材９ｂを介して第１配線層１に電気的に接続する。 （もっと読む）

【課題】初期電気特性の向上及びストレスマイグレーション信頼性の向上を両立させた半導体装置及びそのような半導体装置を製造することができる半導体装置の製造方法を提供する。
【解決手段】半導体装置は、半導体基板と、半導体基板上に形成された層間絶縁膜２と、層間絶縁膜２上に形成された層間絶縁膜と、層間絶縁膜２内に形成され、プラグ接続部３ａを有する配線３と、層間絶縁膜内に形成され、プラグ接続部３ａに接続されたビアプラグと、層間絶縁膜２内かつプラグ接続部３ａの近傍に形成された複数の第１のダミー配線４と、層間絶縁膜２内かつプラグ接続部３ａを除く配線３の部分の近傍に形成され、第１のダミー配線４より小さい幅及び第１のダミー配線４より大きい１つのダミー配線の単位当たりのパターン被覆率の少なくともいずれかを有する複数の第２のダミー配線５とを備えている。 （もっと読む）

【課題】 多層配線構造を含む半導体装置のマイグレーション耐性を高めて歩留まりを向上させる。
【解決手段】 半導体装置１００は、半導体基板（不図示）上の第１の層間絶縁膜１０６中に設けられた第１の配線１１２と、第１の配線１１２上に、第１の配線１１２に接続して設けられたビア１２８と、第１の配線１１２の上部において、ビア１２８の底部との接続箇所に選択的に形成され、第１の配線１１２を構成する主成分の金属と当該金属と異なる異種元素とを含む異種元素含有導電膜１１４とを含む。 （もっと読む）