【課題】 ウエーハの表面から補強プレートを容易に剥離可能なウエーハの加工方法を提供することである。
【解決手段】 表面に複数のデバイスが形成されたデバイス領域と該デバイス領域を囲繞する外周余剰領域とを有するウエーハの加工方法であって、ウエーハの表面に耐熱性ボンド剤を塗布するとともに外周余剰領域に対応する補強リングを該外周余剰領域に貼着して該耐熱性ボンド剤を固化させて、該耐熱性ボンド剤と該補強リングとで補強プレートを形成する補強プレート形成工程と、該補強プレートをチャックテーブルで保持してウエーハの裏面を研削砥石で研削する裏面研削工程と、該補強プレートに配設されたウエーハの裏面からウエーハの表面に形成されたデバイスの電極に接続する貫通電極を形成する貫通電極形成工程と、該補強プレートに該耐熱性ボンド剤を溶融する溶剤を供給して該補強プレートを溶融するとともに該補強リングを除去する補強プレート除去工程と、を具備したことを特徴とする。 （もっと読む）

【課題】サイドウォールスペーサを利用してリソグラフィー解像限界未満のパターンと任意の寸法のパターンとが混在するパターンを形成する。
【解決手段】アモルファスカーボン膜３及びシリコン酸窒化膜４からなる被エッチング部材上に塗布膜５をスピン塗布法により成膜し、塗布膜５をパターニングすることによってサイドウォールコアを形成し、サイドウォールコアの少なくとも側面を覆うシリコン酸化膜７を成膜し、シリコン酸化膜７上に有機反射防止膜８をスピン塗布法により成膜する。次いで、有機反射防止膜８をエッチングすることによって、シリコン酸化膜７の凹部７ａを覆う埋込マスクを形成し、シリコン酸化膜７をエッチングすることにより、サイドウォールコアまたは埋込マスクと重ならない被エッチング部材を露出させ、被エッチング部材をエッチングすることでフォトリソグラフィー解像限界未満のパターンを得る。 （もっと読む）

【課題】基材の内部に空隙を形成するための方法を提供する。
【解決手段】基材を用意する工程；少なくとも１つの犠牲材料前駆体の堆積によって犠牲材料を堆積する工程；複合層を堆積する工程；該複合層中のポロゲン材料を除去して多孔質層を形成する工程；及び積層基材を除去媒体と接触させて前記犠牲材料を実質的に除去し、前記基材の内部に空隙を与える工程を含み、前記少なくとも１つの犠牲材料前駆体が、有機ポロゲン、シリコン、極性溶媒に可溶な金属酸化物、及びそれらの混合物からなる群より選択される方法が提供される。 （もっと読む）

【課題】ＳＭＡＰ法と比べて少ない積層数の膜構成で被加工部材に対し高アスペクト比の加工を行うことができる半導体装置の製造方法を提供する。
【解決手段】実施の形態の半導体装置の製造方法によれば、被加工部材上にＢを含む第１の膜、及びシリコン酸化膜からなる第２の膜を形成し、凹凸形状によりパターンが形成された原版を第２の膜に押し付けてパターンを第２の膜に転写し、パターンが転写された第２の膜をマスクとして、ＣＨ_３ＦとＯ_２を含み、酸素濃度を５０〜９０原子％とするエッチングガスを用いて第１の膜をエッチングしてパターンを第１の膜に転写し、パターンが転写された第１の膜をマスクとして被加工部材を加工してパターンを有する凹部を形成する。 （もっと読む）

【課題】各半導体チップの電気接続を確実に行う。製造工程を簡略化することにより、製造コストを低減する。
【解決手段】半導体装置は、積層された３層以上の半導体チップと、各半導体チップ内を厚み方向に貫通するように設けられた貫通電極と、ランド部を有する。ランド部は、各半導体チップ内に貫通電極を囲むと共に貫通電極に接触するように設けられる。半導体装置の製造方法は、積層させた各ウェハを厚み方向に貫通すると共にランド部で周囲を囲まれるように、各ウェハ内にスルーホールを形成する工程と、スルーホール内に貫通電極を形成する工程を有する。 （もっと読む）

【課題】新規な半導体装置の製造方法を提供する。
【解決手段】本実施形態に係る半導体装置の製造方法は、下層配線としてＣｕ配線を含む多層配線と、前記Ｃｕ配線を形成するために用いられるＣｕアクセサリとが形成された半導体基板を、ポリイミド膜で覆う工程と、前記多層配線の最上層配線の表面および前記Ｃｕアクセサリの表面を露出させる工程と、前記半導体基板をＣｕ腐食防止剤の蒸気にさらして、前記最上層配線の表面および前記Ｃｕアクセサリの表面にＣｕ腐食防止膜を形成する工程と、前記最上層配線の表面に形成されたＣｕ腐食防止膜を選択的に除去する工程と、前記Ｃｕアクセサリの表面にＣｕ腐食防止膜が形成された状態で、前記ポリイミド膜をベーク処理する工程とを有する。 （もっと読む）

【課題】貫通電極を有する半導体装置において、貫通電極によって被覆された貫通孔の内部を充填する保護層にクラック等が発生する不具合を防止する。
【解決手段】
貫通電極９を被覆するとともに、貫通孔６内を充填する保護層１０を備える半導体装置１において、保護層１０が複数層１１、１２からなり、複数層の保護層のうち最も半導体基板２の一面２ａに近い層が、少なくとも貫通電極の底面９ａと側面９ｂの交差部を被覆し、かつ、ポジ型感光性樹脂を用いて形成されることを特徴とする半導体装置を提供する。 （もっと読む）

【課題】Ｃｕ系合金配線膜と半導体層との間に通常設けられるバリアメタル層を省略しても優れた低接触抵抗を発揮し得、さらに密着性に優れた配線構造を提供する。
【解決手段】本発明の配線構造は、基板の上に、基板側から順に、半導体層と、Ｃｕ合金層とを備えた配線構造であって、前記半導体層と前記Ｃｕ合金層との間に、基板側から順に、窒素、炭素、フッ素、および酸素よりなる群から選択される少なくとも一種の元素を含有する（Ｎ、Ｃ、Ｆ、Ｏ）層と、ＣｕおよびＳｉを含むＣｕ−Ｓｉ拡散層との積層構造を含んでおり、前記（Ｎ、Ｃ、Ｆ、Ｏ）層を構成する窒素、炭素、フッ素および酸素のいずれかの元素は前記半導体層のＳｉと結合しており、前記Ｃｕ合金層は、Ｃｕ−Ｘ合金層（第一層）と第二層とを含む積層構造である。 （もっと読む）

【課題】めっき反応速度を調整することでめっき未着を防ぐことが可能な貫通孔配線基板の製造方法を提供することである。
【解決手段】微小デバイスを構成する貫通孔配線基板の製造方法であって、基板４０の両表面を貫通する貫通孔４１を形成する工程と、貫通孔４１の少なくとも内表面にＮｉめっきを成長させる工程と、を備え、貫通孔４１の少なくとも内表面にＮｉめっきを成長させる工程では、Ｎｉめっきの析出レートを５０ｎｍ／ｍｉｎ未満にしてめっきを成長させる。 （もっと読む）

【課題】半導体デバイスの薄型化工程および分割工程における半導体デバイスの歩留まり低下を抑制し、基板両面に配線層を有する半導体デバイスの製造方法を提供する。
【解決手段】半導体デバイス１１０の製造方法は、基板１０１の一方の面に第１の半導体素子１０２を形成する工程と、第１の半導体素子１０２上に第１の配線層１０４を形成する工程と、支持基板上に保護樹脂層を形成する工程と、第１の配線層１０４と保護樹脂層とが接触するように、支持基板を基板１０１に支柱を介して固定する工程と、基板１０１の他方の面側に第２の配線層４０４を形成する工程と、基板１０１の一部及び支柱の一部又は全部を除去して基板１０１と支持基板とを分離する工程と、を含むことを特徴とする。 （もっと読む）

【課題】表面から裏面に電気信号を伝播させる接続用配線を有する半導体チップを提供するにあたり、従来周知の半導体技術を利用して、製造時間やコストを増加させることなく、電気信号の減衰を抑制する。
【解決手段】半導体基板２０と、表面配線３０と、接続用配線４０を備えている。半導体基板は、第１主表面２０ａから第２主表面２０ｂに向けて面積が小さくなる開孔２５を有している。表面配線は、半導体基板の第１主表面上に形成されている。また、接続用配線は、開孔の側面上に形成されていて、表面配線と接続されている。 （もっと読む）

【課題】ストレスライナー膜によるチャネル領域の効果的な歪みによりキャリア移動度が向上した半導体装置およびその製造方法を提供する。
【解決手段】本発明の一態様に係る半導体装置１００は、素子分離パターンを有する溝１２を有する半導体基板２と、溝２の側面上に形成された側壁１０と、半導体基板２の溝１２に囲まれた領域に形成された、半導体基板２中にチャネル領域８を有するＭＯＳＦＥＴ３と、ＭＯＳＦＥＴ３上および溝１２内の側壁１０上に連続して形成された、チャネル領域８に歪みを発生させるストレスライナー膜１１とを有する。 （もっと読む）

【課題】ＧａＮ系ＨＥＭＴ及びＭＩＭキャパシタを同一基板上に設ける場合でも小型化することができる半導体装置及びその製造方法を提供する。
【解決手段】基板１の表面上に下部電極１１を形成し、下部電極１１上に誘電体膜１２を形成し、誘電体膜１２上に基板１の表面に接する上部電極１４ａを形成する。また、基板１の裏面から基板１をエッチングすることにより、上部電極１４ａの基板１の表面に接する部分に達するビアホール１ａを基板１に形成し、基板１の裏面上にビアホール１ａを介して上部電極１４ａに接するビア配線３６を形成する。 （もっと読む）

【課題】表側と裏側とを有する基板を含むマイクロエレクトロニクス・デバイスに基板を貫通する相互接続部を形成する方法を提供する。
【解決手段】基板の表側に回路素子（１３４）を形成するステップと、回路素子（１３４）に達するトレンチ（１３８）を基板の裏側に形成するステップと、ポリマー絶縁材料からなる層（１４０）をトレンチ（１３８）内に形成するステップと、ポリマー絶縁材料からなる層（１４０）を基板の表側から露出させるために、回路素子（１３４）に開口（１５０）を形成するステップと、ポリマー絶縁材料からなる層（１４０）のうち開口（１５０）によって露出された部分を基板の表側から除去するステップと、回路素子（１３４）と電気的に通じている導電相互接続層（１４２）をトレンチ（１３８）内に形成するステップと、を有する。 （もっと読む）

【解決手段】
各々が能動回路領域を含むチップの積層体において、多重チップ積層体内の複数のスルーシリコンビア（ＴＳＶ）開口をパターニングし、エッチングし、そして熱的伝導性材料で充填することによって、多重チップ積層体からの熱を熱的に伝導させるための複数のＴＳＶ構造が形成され、複数のＴＳＶ開口は、いずれの能動回路領域をも貫通せずに多重チップ積層体の実質的に全体を通って延びる第１の大きなＴＳＶ開口と、能動回路領域まで下に延びるが通過はしない第２の小さい開口と、を含む。 （もっと読む）

【課題】貫通電極を有する半導体装置の信頼性を向上させる。
【解決手段】半導体基板１は、素子形成面である第１の面１ａ及びその反対側の第２の面１ｂを有する。第１の面１ａから第２の面１ｂまで半導体基板１を貫通するように貫通孔２０が形成されている。貫通孔２０の内壁上に絶縁膜２１及びバリア膜２２が順次形成されている。絶縁膜２１及びバリア膜２２が形成された貫通孔２０が埋まるように導電部２３が形成されている。貫通孔２０の周辺に位置する部分の半導体基板１における少なくとも第１の面１ａ側にゲッタリングサイト３０が形成されている。 （もっと読む）