半導体デバイスの製造方法及び積層化半導体デバイスの製造方法
【課題】半導体デバイスの薄型化工程および分割工程における半導体デバイスの歩留まり低下を抑制し、基板両面に配線層を有する半導体デバイスの製造方法を提供する。
【解決手段】半導体デバイス110の製造方法は、基板101の一方の面に第1の半導体素子102を形成する工程と、第1の半導体素子102上に第1の配線層104を形成する工程と、支持基板上に保護樹脂層を形成する工程と、第1の配線層104と保護樹脂層とが接触するように、支持基板を基板101に支柱を介して固定する工程と、基板101の他方の面側に第2の配線層404を形成する工程と、基板101の一部及び支柱の一部又は全部を除去して基板101と支持基板とを分離する工程と、を含むことを特徴とする。
【解決手段】半導体デバイス110の製造方法は、基板101の一方の面に第1の半導体素子102を形成する工程と、第1の半導体素子102上に第1の配線層104を形成する工程と、支持基板上に保護樹脂層を形成する工程と、第1の配線層104と保護樹脂層とが接触するように、支持基板を基板101に支柱を介して固定する工程と、基板101の他方の面側に第2の配線層404を形成する工程と、基板101の一部及び支柱の一部又は全部を除去して基板101と支持基板とを分離する工程と、を含むことを特徴とする。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、基板両面に配線を有する3次元積層用の半導体デバイスの製造方法及び積層化半導体デバイスの製造方法に関する。
【背景技術】
【0002】
近年、電子機器の高性能化、高機能化、小型化、薄型化への要求が高まってきている。これまで2次元的に配置していた半導体デバイスを3次元的に積層し、積層化半導体デバイスとすることで、実装面積や配線長を大幅に削減することができる。半導体デバイスを3次元的に積層することで、電子機器の小型化、薄型化だけでなく、性能及び機能も向上させることができる。
【0003】
従来採用されてきた3次元積層の方法としては、金やアルミのワイヤボンディング技術がある。ワイヤボンディングによって半導体デバイスを積層する場合、半導体デバイス上にボンディングパッドを形成する必要がある。しかし、ボンディングパッドは半導体素子外周部にしか形成できないという制約がある。また、この方法では積層数が増えるにつれて積層される半導体素子を小さくする必要がある。このため、この方法によって得られる積層化半導体デバイスは下段から上段にむかって半導体デバイスのサイズが小さくなるピラミッド形状とならざるを得ず、形状も制約される。
【0004】
他に複数の半導体デバイスを3次元的に接続する方法として、半導体デバイスの端子面同士を接続するフリップチップ接続技術がある。この方法では、ワイヤボンディング技術を採用した場合に比べて、半導体デバイス同士を接続する配線長を大幅に削減することができる。しかしながら、フリップチップ接続は2つの半導体デバイス間の接続に制限される。ワイヤボンディング技術とフリップチップ接続技術とを融合させて積層化することもできるが、両技術がそれぞれ有する短所によって、半導体デバイスの積層数や得られる積層化半導体デバイスの形状が制限される問題があった。
【0005】
これらの問題を解決する方法として、半導体デバイスを貫通する貫通配線を用いる方法がある。貫通配線を有する半導体デバイス同士、あるいは半導体デバイスと配線基板とを3次元積層することで、ワイヤボンディング技術に比べて半導体デバイス同士、あるいは半導体デバイスと配線基板との接続に用いられる配線を短くすることができる。更にフリップチップ接続技術よりも半導体デバイスを多段に積層することができるため、半導体パッケージの電気特性の改善及び小型化を実現することができる。
【0006】
特に現在、貫通配線を有する半導体デバイスを薄く形成し、半導体デバイスの両面に配線層及び薄膜素子を集積化することで、半導体デバイスに機能を付加した半導体デバイス、及びそれらを3次元積層した積層化半導体デバイスの開発が進められており、半導体パッケージの更なる小型化や高機能化が期待されている。
【0007】
一般的な半導体デバイスの製造方法では、1枚の基板に複数の半導体素子が形成され、分割される。このため、薄く、かつ両面に配線層及び薄膜素子が形成された半導体デバイスを得るためには、半導体素子を形成した基板を薄くするか、又は薄い基板に半導体素子を形成し、これを分割する必要がある。これまでにも、半導体素子を形成した基板を薄型化する製造方法、あるいは薄型化した基板に半導体素子を形成する製造方法が公開されている。
【0008】
従来の方法では、基板に半導体素子及び多層配線層を形成した後に、半導体素子を形成した面をバックグラインドテープに貼り付ける。次に、半導体素子を形成していない面から基板をバックグラインド加工して薄くする。基板からバックグラインドテープを剥離し、続いて基板にダイシングテープに貼り付けてダイシング加工する。このようにして、薄型化された半導体デバイスが得られる。ただし、この製造方法では、薄型化された基板の歪み及び基板の強度低下によって、ダイシング加工の際に半導体デバイスが破損する問題がある。
【0009】
特許文献1に開示された方法は、基板に半導体素子及び多層配線層を形成した後に、ハーフカットのダイシング加工を行うことを特徴としている。次に半導体素子が形成された面をバックグラインドテープに貼り付け、半導体素子を形成していない面より基板をバックグラインド加工する。これを分割することで、薄型化された半導体デバイスが得られる。
【0010】
特許文献2に開示された方法は、シリコンのドライエッチングによってトレンチ穴を形成することを特徴としている。トレンチ穴形成後、半導体素子が形成された面をバックグラインドテープに貼り付け、半導体素子を形成していない面より基板をバックグラインド加工する。これを分割することで、薄型化された半導体デバイスが得られる。
【0011】
特許文献3に開示された方法は、基板をバックグラインド加工して薄くしたのちに、基板にレーザー光を照射することで改質領域を形成することを特徴としている。この方法ではまず基板に半導体素子及び多層配線層を形成し、次に半導体素子を形成した面をバックグラインドテープに貼り付け、半導体素子が形成されていない面より基板をバックグラインド加工して薄くする。続いて、基板内部に就航点を合わせた状態でレーザー光を照射することで改質領域を形成する。この改質領域を起点として半導体デバイスを分割することで、薄型化された半導体デバイスが得られる。
【0012】
一方、例えば特許文献4は、支持基板に接着層を形成し、これを半導体素子を形成した面に貼り合わせる方法を開示している。基板を支持基板に固定することで、基板を薄化した後であっても基板の歪み及び基板の強度低下による基板の破損を防ぐことができる。
【0013】
特許文献5は、基板の外周部を残したまま、半導体素子を形成していない面より基板を薄型加工する製造方法を開示している。基板の外周部を残すことで、基板を薄化した後であっても基板の歪み及び基板の強度低下による基板の破損を防ぐことができる。
【0014】
一方、特許文献6は薄型化した基板上に半導体素子を形成する半導体デバイスの製造方法を開示している。この方法では、種基板上に多孔質シリコン層を形成した後に単結晶シリコン層をエピタキシャル成長させる。単結晶シリコン層上に半導体素子を形成した後に、ウェハ側面より多孔質シリコン層に対してウォータージェット加工をすることで半導体素子を形成した単結晶シリコン層が剥離される。このようにして、薄型化した半導体デバイスが得られる。
【先行技術文献】
【特許文献】
【0015】
【特許文献1】特開平9−213662号公報
【特許文献2】特開2002−25948号公報
【特許文献3】特開2007−48958号公報
【特許文献4】特開2009−212300号公報
【特許文献5】特開2003−282817号公報
【特許文献6】特開2006−287118号公報
【発明の概要】
【発明が解決しようとする課題】
【0016】
特許文献1乃至特許文献3に開示された方法では、基板の、半導体素子が形成された面にバックグラインドテープが貼り付けられる。この状態で半導体素子を形成していない面から薄膜素子や裏面多層配線層を形成すると、その工程において薄型化半導体素子を保持しているバックグラインドテープの粘着層が変質する。このため、裏面多層配線を形成した場合はバックグラインドテープの剥離が困難となり、半導体デバイスを破損させるおそれがある。
【0017】
特許文献4に開示された方法でも同様に、接着層の変質が生じる。このため支持基板の剥離が困難になり半導体デバイスを破損させるという問題がある。あるいは、半導体デバイスに変質した接着層の一部が残存し、半導体デバイスの歩留まりを低下させるという問題がある。
【0018】
特許文献5に開示された方法では、基板の外周を残して基板を薄型加工しているため、基板裏面の外周部とその内側との間に高さギャップが生じる。このため、基板裏面に裏面配線層を形成できないという問題がある。
【0019】
特許文献6に開示された方法では、ウェハ側面より多孔質シリコン層に対してウォータージェット加工し、半導体素子を形成した単結晶シリコン層を剥離する。この際、半導体素子を形成した単結晶シリコン層を保護するため、これを支持基板で固定する必要がある。従って、特許文献4に開示された方法と同様、接着層が変質した場合に支持基板の剥離が困難であり、半導体デバイスを破損させたり、半導体デバイスに変質した接着層の一部が残存して半導体デバイスの歩留まりを低下させたりする問題がある。
【0020】
半導体素子を形成していない基板上に接着層を形成し、半導体素子を形成する基板を支持基板に固定することで、支持基板から剥離や変質した接着層による半導体デバイスの歩留まり低下を回避することができるが、半導体素子を形成していない面から基板を薄型加工する際に、接着層の有無あるいは接着層の高さばらつきによって基板に歪みが生じ、基板薄化工程において基板を破損させる問題がある。
【0021】
本発明はこのような問題を解決するために為されたものであり、半導体デバイスの歩留まりを低下させることのない、基板両面に配線層を有する半導体デバイスの製造方法及び積層化半導体デバイスの製造方法を提供することを目的とする。
【課題を解決するための手段】
【0022】
上記の課題を解決するために、本発明の第1の観点に係る半導体デバイスの製造方法は、
基板の一方の面に第1の半導体素子を形成する工程と、
前記第1の半導体素子上に第1の配線層を形成する工程と、
支持基板上に保護樹脂層を形成する工程と、
前記第1の配線層と前記保護樹脂層とが接触するように、前記支持基板を前記基板に支柱を介して固定する工程と、
前記基板の他方の面側に第2の配線層を形成する工程と、
前記基板の一部及び前記支柱の一部又は全部を除去して前記基板と前記支持基板とを分離する工程と、
を含むことを特徴とする。
【0023】
本発明の第2の観点に係る積層化半導体デバイスの製造方法は、
本発明の第1の観点に係る半導体デバイスの製造方法によって得られた半導体デバイスを含む複数の半導体デバイスが積層される、
ことを特徴とする。
【発明の効果】
【0024】
本発明によれば、半導体デバイスの歩留まりを低下させることのない、基板両面に配線層を有する半導体デバイスの製造方法及び積層化半導体デバイスの製造方法を提供することができる。
【図面の簡単な説明】
【0025】
【図1】(a)〜(d)は、本発明の第1の実施形態に係る半導体デバイスの製造方法における半導体デバイスの製造工程を説明するための断面図である。
【図2】(a)〜(c)は、本発明の第1の実施形態に係る半導体デバイスの製造方法における半導体デバイスの製造工程を説明するための断面図である。
【図3】(a)〜(c)は、本発明の第1の実施形態に係る半導体デバイスの製造方法における支持基板の製造工程を説明するための断面図である。
【図4】(a),(b)は、本発明の各実施形態に係る半導体デバイスの製造方法における、半導体デバイス及び支持基板の平面図である。
【図5】(a),(b)は、本発明の第1の実施形態に係る半導体デバイスの製造方法を説明するための断面図である。
【図6】(a)〜(c)は、本発明の第1の実施形態に係る半導体デバイスの製造方法を説明するための断面図である。
【図7】(a)〜(c)は、本発明の第1の実施形態に係る半導体デバイスの製造方法を説明するための断面図である。
【図8】(a),(b)は、本発明の第1の実施形態に係る半導体デバイスの製造方法を説明するための断面図である。
【図9】(a),(b)は、本発明の第1の実施形態に係る半導体デバイスの製造方法を説明するための断面図である。
【図10】(a),(b)は、本発明の第1の実施形態に係る半導体デバイスの製造方法を説明するための断面図である。
【図11】(a),(b)は、本発明の第1の実施形態に係る半導体デバイスの製造方法を説明するための断面図である。
【図12】本発明の第1の実施形態に係る半導体デバイスの製造方法により製造された半導体デバイスを示す断面図である。
【図13】(a)〜(c)は、本発明の第2の実施形態に係る半導体デバイスの製造方法を説明するための断面図である。
【図14】(a),(b)は、本発明の第2の実施形態に係る半導体デバイスの製造方法を説明するための断面図である。
【図15】本発明の第2の実施形態に係る半導体デバイスの製造方法において、基板の一部と支柱の一部とを取り除いて基板と支持基板とを分離する工程を説明するための断面図である。
【図16】(a)〜(d)は、本発明の第3の実施形態に係る半導体デバイスの製造方法を説明するための断面図である。
【図17】(a)〜(c)は、本発明の第3の実施形態に係る半導体デバイスの製造方法を説明するための断面図である。
【図18】本発明の第3の実施形態に係る半導体デバイスの製造方法において、基板の一部と支柱の一部とを取り除いて基板と支持基板とを分離する工程を説明するための断面図である。
【図19】(a)〜(c)は、本発明の第4の実施形態に係る半導体デバイスの製造方法を説明するための断面図である。
【図20】(a),(b)は、本発明の第4の実施形態に係る半導体デバイスの製造方法を説明するための断面図である。
【図21】(a)〜(d)は、本発明の第5の実施形態に係る半導体デバイスの製造方法を説明するための断面図である。
【図22】(a)〜(c)は、本発明の第5の実施形態に係る半導体デバイスの製造方法を説明するための断面図である。
【図23】本発明の第5の実施形態に係る半導体デバイスの製造方法において、基板と支持基板とを分離する工程を説明するための断面図である。
【図24】(a)〜(d)は、本発明の第6の実施形態に係る半導体デバイスの製造方法を説明するための断面図である。
【図25】(a)〜(c)は、本発明の第6の実施形態に係る半導体デバイスの製造方法を説明するための断面図である。
【図26】(a),(b)は、本発明の第6の実施形態に係る半導体デバイスの製造方法を説明するための断面図である。
【図27】本発明の第6の実施形態に係る半導体デバイスの製造方法において、基板と支持基板とを分離する工程を説明するための断面図である。
【図28】(a),(b)は、本発明の第7の実施形態に係る半導体デバイスの製造方法を説明するための断面図である。
【図29】(a),(b)は、本発明の第7の実施形態に係る半導体デバイスの製造方法を説明するための断面図である。
【図30】本発明の第7の実施形態に係る半導体デバイスの製造方法において、基板と支持基板とを分離する工程を説明するための断面図である。
【図31】(a)〜(c)は、本発明の第8の実施形態に係る半導体デバイスの製造方法を説明するための断面図である。
【図32】(a),(b)は、本発明の第8の実施形態に係る半導体デバイスの製造方法を説明するための断面図である。
【図33】本発明の第8の実施形態に係る半導体デバイスの製造方法において、基板と支持基板とを分離する工程を説明するための断面図である。
【図34】(a)〜(c)は、本発明の第9の実施形態に係る半導体デバイスの製造方法における支持基板の製造工程を説明するための図である。
【図35】(a)〜(c)は、本発明の第9の実施形態に係る半導体デバイスの製造方法を説明するための断面図である。
【図36】(a),(b)は、本発明の第9の実施形態に係る半導体デバイスの製造方法を説明するための断面図である。
【図37】本発明の第9の実施形態に係る半導体デバイスの製造方法において、基板と支持基板とを分離する工程を説明するための断面図である。
【図38】(a)〜(c)は、本発明の第10の実施形態に係る半導体デバイスの製造方法を説明するための図である。
【図39】(a),(b)は、本発明の第10の実施形態に係る半導体デバイスの製造方法を説明するための図である。
【図40】本発明の第11の実施形態に係る積層化半導体デバイスを示す断面図である。
【発明を実施するための形態】
【0026】
以下に、本発明の望ましい実施の形態を説明する。以下の説明は発明の理解を容易にするために本発明の実施の形態を例示するものであり、本発明が以下の実施形態に限定されるものではない。説明の明確化のために、以下の記載及び図面は、適宜、省略及び簡略化が為されている。また、説明の明確化のため、必要に応じて重複説明は省略されている。なお、各図において、同一の符号を付されたものは同様の要素を示しており、適宜、説明が省略されている。
【0027】
(第1の実施形態)
本発明の第1の実施形態に係る半導体デバイスの製造方法について、図1〜図12を参照しながら説明する。
【0028】
(半導体素子形成工程)
ここでは、基板101として図1(a)に示す基板101を用いる。基板101はシリコンで形成されている。基板101の厚みは約0.5mmである。基板101を洗浄した後、図1(b)に示すように、基板101上に半導体素子102を形成する。半導体素子102は回路を構成する配線層及び層間絶縁層からなる多層配線層、並びにパッシベーション膜を有していてもよい。
【0029】
(層間絶縁層形成工程)
次に、基板101及び半導体素子102の上面を酸素プラズマ処理により清浄にする。次に基板101及び半導体素子102の上に、感光性を有するポリイミド樹脂を塗布し、乾燥させる。これを露光し、現像処理することにより、図1(c)に示すように、基板101上及び半導体素子102上に開口部を有する層間絶縁層103を形成する。外観検査により基板101上及び半導体素子102上での開口を確認した後、窒素雰囲気中で加熱処理をし、層間絶縁層103を硬化させる。加熱処理温度は層間絶縁層103を硬化させるのに十分な温度であればよく、特に限定されないが、例えば、350℃である。
【0030】
なお、感光性を有する樹脂を用いてシート状の層間絶縁層103を形成したのち、フォトリソグラフィー法によって、所望のパターン形状に形成してもよい。または、層間絶縁層103を全面に形成したあとに、レーザー加工、ブラスト加工、マイクロドリル加工、反応性イオンエッチング、ドライエッチング、ウェットエッチング等の方法によって不要な部分を除去し、所望の形状の層間絶縁層103を形成してもよい。また、スクリーンマスクを用いたスクリーン印刷法によって所望の形状の層間絶縁層103を形成してもよい。
【0031】
(配線層形成工程)
基板101、半導体素子102及び層間絶縁層103を酸素プラズマ処理により清浄にする。これを成膜装置内に導入し、装置内を所望の真空度とする。基板101、半導体素子102及び層間絶縁層103上の全面にTi、Cuを順に積層成膜し、Cu/Ti積層膜からなる給電層(図示せず)を形成する。膜厚は特に限定されないが、例えば、Ti層が50nm、Cu層が300nmである。
【0032】
次に、給電層上に樹脂層を形成する。これをフォトリソグラフィー法により加工し、図1(d)に示すように所望の形状を有するフォトレジスト700を得る。次に電解めっき法により、図2(a)に示すようにフォトレジスト700の開口部にCuめっき104aを形成する。有機溶剤及び酸素プラズマ処理によってフォトレジスト700を除去し、Cuめっき104a及び給電層表面を清浄にする。給電層の不要な部分をウェットエッチングにより除去し、図2(b)に示すように所望の形状の配線層104を形成する。
【0033】
なお、給電層全面に電解めっき法によりCuめっきを形成した後に、フォトリソグラフィー法により所望の形状を有するフォトレジスト700を形成してもよい。この場合、例えば、フォトレジスト700をマスクとして不要なCuめっき及び給電層を除去する。その後、有機溶剤及び酸素プラズマ処理によってフォトレジスト700を除去し、所望の配線層104を形成することができる。あるいは、Cu/Ti積層膜からなる給電層を形成する代わりに、スクリーンマスクを用いた印刷法によって導電性ペーストからなる配線層104を形成してもよい。
【0034】
(表面絶縁層形成工程)
次に、基板101、配線層104及び層間絶縁層103の上面を酸素プラズマ処理により清浄にする。配線層104及び層間絶縁層103の上に、感光性を有するポリイミド樹脂を塗布、乾燥させる。これを露光し、現像処理することにより、図2(c)に示すように、開口部を有する表面絶縁層105を基板101、配線層104及び層間絶縁層103上に形成する。外観検査により基板101、半導体素子102上に開口部が形成されているのを確認した後に、窒素雰囲気中で加熱処理を行い、表面絶縁層105を硬化させる。加熱処理温度は特に限定されないが、例えば、350℃で行われる。このようにして、多層配線層106が形成される。
【0035】
なお、本実施形態においては発明の理解を容易にするために層間絶縁層103及び配線層104を1層ずつ形成する例を示したが、これらを繰り返し積層していくことで複数の層間絶縁層103及び配線層104を有する多層配線層106を形成しても良い。
【0036】
また、本実施形態においてはソルダーフォトレジストとして表面絶縁層105を形成したが、製造する半導体デバイス110及び積層化半導体デバイス110の用途によっては表面絶縁層105を形成しなくてもよい。
【0037】
(支持基板形成工程)
次に、支持基板形成工程について図3及び図4を参照しながら説明する。図3(a)に示す支持基板201は、厚さ0.5mmのガラスである。支持基板201を洗浄した後、支持基板201の上に感光性を有するポリイミド樹脂を塗布し、乾燥させる。これを露光し、現像処理することにより、図3(b)に示すように支持基板201上に所望の形状の保護樹脂層230を形成する。ここで、保護樹脂層230の形状は、基板101上に形成する半導体素子102及び多層配線層106の形状に対応している。外観検査後、窒素雰囲気中で加熱処理をし、保護樹脂層230を硬化させる。加熱処理の条件は特に限定されないが、例えば、400℃である。本実施形態において、硬化後の保護樹脂層230の弾性率は、多層配線層106の弾性率よりも小さい。
【0038】
次に、支持基板201上に、感光性を有するエポキシ樹脂を塗布、乾燥させる。これを露光し、現像処理することにより、図3(c)に示すように、支持基板201上に所望の形状の支柱220を形成する。支柱220は、図4(a),(b)に示すように、基板101上に形成した半導体素子102及び多層配線層106を除く領域の形状に対応するように配置される。
【0039】
(貼り合わせ工程)
次に、図5(a),(b)に示すように、基板101上に形成した半導体素子102を含む多層配線層106と、支持基板201上の保護樹脂層230とが接し、かつ基板101と支持基板201上に形成した支柱220が接するように、両者を貼り合わせる。これを窒素雰囲気中で加熱硬化し、エポキシ樹脂を硬化させる。このようにして、基板101と支持基板201とがエポキシ樹脂からなる支柱220を介して固定される。
【0040】
ここで、本実施形態において、基板101上に形成した半導体素子102及び多層配線層106と接している保護樹脂層230は、支持基板形成工程において予め加熱硬化させたポリイミド樹脂である。このため、貼り合わせ工程における加熱処理で、保護樹脂層230と、半導体素子102及び多層配線層106と、が強固に接着したり、保護樹脂層230が変質したりすることによって剥離が困難になるおそれがない。なお、基板101と支持基板201との貼り合わせ工程においては、基板101と支持基板201とを加圧してもよい。本実施形態において、保護樹脂層230の弾性率は多層配線層106の弾性率よりも小さいため、基板101と支持基板201とを加圧する場合、保護樹脂層230は加圧方向に変形する。このため、寸法誤差や歪みが存在する場合でも保護樹脂層230がこれを吸収し、基板101と支持基板201とを支柱220を介してより確実に固定することができる。
【0041】
(基板薄化工程)
次に、支持基板201にバックグラインドテープ(図示せず)を貼り付ける。バックグラインドテープを治具に固定した後に、半導体素子102を形成していない面より基板101をバックグラインド加工して、図6(a)に示すように基板101を薄くする。その後、支持基板201からバックグラインドテープを剥離する。バックグラインド加工した面を化学機械研磨(Chemical Mechanical Polishing;CMP)加工し、半導体素子102を形成していない面を平坦化する。なお、ここでプラズマ処理を行い、基板101裏面に発生している可能性のあるストレスを緩和してもよい。
【0042】
(貫通配線形成工程)
次に、図6(b)に示すように、半導体素子102を形成していない面の基板101裏面に所望の形状を有するフォトレジスト700を形成する。フォトレジスト700は基板101に基板貫通孔を形成するためのマスクである。フォトレジスト700は基板貫通孔の形成工程に耐性があればよい。フォトレジスト700は、基板101の裏面に樹脂を塗布した後フォトリソグラフィーによって形成されたものでもよく、またドライフィルムフォトレジストであってもよい。またスクリーン印刷法によって所望の形状のフォトレジストを形成してもよい。
【0043】
次に、基板101及び支持基板201をエッチャー装置に導入する。ボッシュプロセスにより、フォトレジスト700が形成されている面から、図6(c)に示すように、基板101に基板貫通孔302と基板貫通孔302側面に形成されたシリコン酸化膜からなる基板絶縁層303とを形成する。次に図7(a)に示すように、フォトレジスト700を有機溶剤により除去し、酸素プラズマ処理により基板101裏面を清浄にする。
【0044】
なお、ここでは基板貫通孔形成工程をボッシュプロセスとしたが、方法はこれに限定されない。例えば、レーザー加工、ブラスト加工、マイクロドリル加工、反応性イオンエッチング、ドライエッチング、ウェットエッチングにより基板101を除去し基板貫通孔302を形成してもよい。この場合、基板絶縁層303は、例えばフォトレジスト700を有機溶剤により除去し、酸素プラズマ処理により基板101裏面を清浄にした後に、スパッタ成膜法、化学気相堆積法(Chemical Vapor Deposition、CVD)により形成することができる。又は絶縁層の前駆体溶液を塗布し、硬化させて基板絶縁層303を形成してもよい。
【0045】
次に、基板101を成膜装置内に導入する。成膜装置内が所望の真空度に達した後に、基板101の裏面全面にTi、Cuを順に積層成膜し、Cu/Ti積層膜からなる給電層(図示せず)を形成する。膜厚は特に限定されないが、例えばTi膜は50nm、Cu膜は300nmである。
【0046】
次にフォトリソグラフィー法により、給電層上に基板貫通孔302に開口部を有するフォトレジスト(図示せず)を形成する。電解めっき法により基板貫通孔302にCuめっきを形成し、有機溶剤及び酸素プラズマ処理によってフォトレジストを除去すると共にCuめっき104a及び給電層表面を清浄にする。給電層のうち不要な部分をウェットエッチングにより除去し、図7(b)に示すように所望の形状の貫通配線304を形成する。
【0047】
(裏面層間絶縁層形成工程)
次に、基板101の裏面及び基板貫通孔302を酸素プラズマ処理により清浄にする。基板101裏面及び基板貫通孔302上に、感光性を有するポリイミド樹脂を塗布し、乾燥させる。これを露光し、現像処理することにより、図7(c)に示すように、開口部を有する裏面層間絶縁層403を基板101の裏面に形成する。外観検査により基板101及び基板貫通孔302上に開口部が形成されているのを確認し、窒素雰囲気中で加熱処理して、裏面層間絶縁層403を硬化させる。加熱処理温度は特に限定されないが、例えば350℃で行われる。なお、前工程で基板101の裏面にも基板絶縁層303が形成されている場合は、この工程を省略することもできる。
【0048】
(裏面配線層形成工程)
基板101の裏面及び裏面層間絶縁層403を酸素プラズマ処理により清浄にし、成膜装置内に導入する。成膜装置内が所望の真空度に達した後に、基板101の裏面及び裏面層間絶縁層403上の全面にTi、Cuを順に積層成膜し、Cu/Ti積層膜からなる給電層(図示せず)を形成する。膜厚は特に限定されないが、例えばTi膜は50nm、Cu膜は300nmである。
【0049】
次に、図8(a)に示すように、フォトリソグラフィー法により給電層上に所望の形状を有するフォトレジスト701を形成する。その上に、図8(b)に示すように、電解めっき法によりフォトレジスト701の開口部にCuめっき404aを形成する。有機溶剤及び酸素プラズマ処理によってフォトレジスト701を除去すると共にCuめっき104a及び給電層表面を清浄にする。給電層のうち不要な部分をウェットエッチングにより除去し、図9(a)に示すように所望の形状の裏面配線層404を形成する。
【0050】
なお、Cu/Ti積層膜の給電層全面に電解めっき法によりCuめっきを形成した後に、フォトリソグラフィー法により所望の形状のフォトレジスト701を形成してもよい。この場合、フォトレジスト701をマスクとして不要なCuめっき及びCu/Ti積層膜の給電層を除去する。その後、有機溶剤及び酸素プラズマ処理によってフォトレジスト701を除去し、所望の裏面配線層404を形成することができる。あるいは、給電層を形成せずに、スクリーンマスクを用いた印刷法によって導電性ペーストからなる裏面配線層404を形成してもよい。
【0051】
(裏面絶縁層形成工程)
基板101の裏面、裏面配線層404、裏面層間絶縁層403の上面を酸素プラズマ処理により清浄にした後、裏面配線層404及び裏面層間絶縁層403の上に、感光性を有するポリイミド樹脂を塗布、乾燥させる。これを露光し、現像処理を行うことで、図9(b)に示すように、開口部を有する裏面絶縁層405を基板101の裏面及び裏面配線層404上に形成する。外観検査により基板101の裏面及び裏面配線層404上に開口部が形成されているのを確認した後に、窒素雰囲気中で加熱処理を行い、裏面絶縁層405を硬化させる。ここで、加熱処理温度は特に限定されないが、例えば350℃である。このようにして、図9(b)に示すように、裏面多層配線層406が形成される。
【0052】
(裏面多層配線層形成工程)
なお、ここでは発明の理解を容易にするために裏面配線層404を1層のみ形成する例を示したが、裏面層間絶縁層403及び裏面配線層404を繰り返し積層していくことで、複数の裏面層間絶縁層403及び裏面配線層404を有する裏面多層配線層406を形成しても良い。
【0053】
(半導体デバイス分離工程)
次に、固定されている基板101と支持基板201とを分離する工程について説明する。まず、基板101の裏面、すなわち半導体素子102を形成していない面に樹脂を塗布し、フォトリソグラフィー法により図10(a)に示すように所望の形状のフォトレジスト702を形成する。
【0054】
なお、ここで形成されるフォトレジスト702は基板101の一部及び支柱220の一部を選択的に除去するためのマスクである。フォトレジスト702は除去工程に耐性があるものであればよい。ここでは樹脂を塗布してフォトリソグラフィー法により所望の形状を有するフォトレジスト702を形成する例を示したが、代わりにドライフィルムを用いてフォトレジスト702を形成してもよい。または、スクリーン印刷法によって所望の形状のフォトレジスト702を形成してもよい。
【0055】
次に、基板101及び支持基板201をブラスト装置に導入し、図10(b)に示すように、フォトレジスト702が形成されている基板101の裏面から、基板101の一部と、基板101と支持基板201とを固定する支柱220の一部と、を除去する。
【0056】
なお、ここではブラスト加工による例を示したが、基板101、及び基板101と支持基板201とを固定する支柱220の一部を除去する工程はブラスト加工に限定されない。例えば、ダイシング加工、レーザー加工、マイクロドリル加工、反応性イオンエッチング、ドライエッチング、ウェットエッチング等により基板101の一部と、基板101と支持基板201とを固定する支柱220の一部と、を除去してもよい。
【0057】
次に、フォトレジスト702を有機溶剤により除去し、図11(a)に示すような構造とする。酸素プラズマ処理により基板101裏面を清浄にする。この際、酸素プラズマ処理によって、基板101と、前工程において除去されずに残存している支柱220との間に応力が発生し、基板101と支柱220との間で剥離が生じる。このため、図11(b)に示すように、基板101を支柱220及び支持基板201から容易に分離することができる。このようにして、図12に示すように、半導体素子102を有し、かつ基板101の両面に配線層104と裏面配線層404とを有する半導体デバイス110が得られる。
【0058】
本実施形態に係る半導体デバイス110の製造方法では、半導体素子102を形成した基板101と支持基板201とを、半導体素子102及び多層配線層106を除く領域に配置された支柱220を介して固定する。このため、基板101と支持基板201とを分離するために支柱220を除去する際に半導体素子102及び多層配線層106が損傷することがなく、半導体デバイス110の歩留まりが向上する。
【0059】
基板101と支持基板201とが固定されている状態において、基板101上に形成された半導体素子102及び多層配線層106には、支持基板201上に形成された保護樹脂層230が接触している。先に述べたように、保護樹脂層230は半導体素子102及び多層配線層106と接触する前に予め加熱硬化されている。このため、基板101と支持基板201との貼り合わせ工程において保護樹脂層230と半導体素子120及び多層配線層106とが固着することがなく、後の分離が容易である。さらに、本実施形態においては保護樹脂層230の弾性率は多層配線層106の弾性率よりも小さいため、支柱220の寸法誤差等による高さのばらつきを吸収し、基板101の歪みを解消又は軽減することができる。このため、基板101の薄化工程において、基板101の歪みによって起こる基板101の破損を防ぐことができる。
【0060】
さらに支持基板201から半導体デバイス110を分離する工程では、基板101と除去されず残存している支柱220との間に応力を発生させて、基板101を支柱220及び支持基板201から分離することができる。このようにすることで、基板101を破損させることなく半導体デバイス110を分離することができる。
【0061】
(第2の実施形態)
本発明の第2の実施形態に係る半導体デバイスの製造方法について、図13乃至図15を参照しながら説明する。
【0062】
(半導体素子形成工程)
本実施形態において、半導体素子形成工程は、本発明の第1の実施形態と同様に行うことができる。
【0063】
(層間絶縁層形成工程)
基板101及び半導体素子102の上面を酸素プラズマ処理により清浄にした後、基板101及び半導体素子102の上に、感光性を有するポリイミド樹脂を塗布し、乾燥させる。これを露光し現像処理することにより、図13(a)に示すように、開口部を有する層間絶縁層103を基板101及び半導体素子102上に形成するとともに、ポリイミド樹脂からなる支柱120を基板101上の半導体素子102が形成されている領域以外の領域に形成する。外観検査後に、窒素雰囲気中で加熱処理をし、層間絶縁層103を硬化させる。加熱処理温度は特に限定されないが、例えば350℃である。
【0064】
配線層形成工程から表面絶縁層形成工程までは、本発明の第1の実施形態と同様に行い、図13(b)に示すような構造を得る。
【0065】
なお、支柱120の形成を層間絶縁層103の形成と同時に行う代わりに、表面絶縁層105の形成と同時に行ってもよい。または、層間絶縁層103の形成工程及び表面絶縁層105の形成工程のそれぞれで支柱120を形成してもよい。
【0066】
(支持基板形成工程)
支持基板形成工程は、本発明の第1の実施形態と同様に行うことができる。加熱処理の条件は特に限定されないが、例えば、350℃である。
【0067】
次に、支持基板201及び保護樹脂層230上に、感光性を有するエポキシ樹脂を塗布し、乾燥させる。これを露光し、現像処理することにより、支持基板201上に所望の形状の支柱220を形成する。支柱220は、図13(c)に示すように、基板101上に形成した半導体素子102及び多層配線層106を除く領域に対応する領域に配置される。
【0068】
(貼り合わせ工程)
外観検査後、基板101上に形成した半導体素子102及び多層配線層106と、支持基板201上の保護樹脂層230とが接し、かつ基板101上に形成されているポリイミド樹脂からなる支柱120と支持基板201上に形成されているエポキシ樹脂からなる支柱220が接するように、両者を貼り合わせる。これを窒素雰囲気中で加熱硬化させることで、図14(a)に示すように、基板101と支持基板201とが支柱120及び支柱220を介して固定される。
【0069】
続いて基板薄化工程から半導体デバイス分離工程までを、図14(b)及び図15に示すように、本発明の第1の実施形態と同様に行うことで、半導体素子102を有し、かつ基板101の両面に配線層104と裏面配線層404とを有する半導体デバイス110が得られる。
【0070】
本実施形態においては、基板101と支持基板201とが、その上にそれぞれ形成された支柱120及び支柱220を介して固定される。このため、第1の実施形態に係る製造方法に比べて接着面積を大きくすることができ、接着力が向上する。この結果、本実施形態は第1の実施形態と同様又はそれ以上の効果を奏する。
【0071】
(第3の実施形態)
本発明の第3の実施形態に係る半導体デバイスの製造方法について、図16〜図18を参照しながら説明する。
【0072】
まず、半導体素子形成工程から層間絶縁層形成工程までの工程を本発明の第1の実施形態と同様にして行い、図16(a)に示すような構造を得る。
【0073】
(貫通配線形成工程及び配線層形成工程)
次に、半導体素子102及び層間絶縁層103上に樹脂を塗布し、フォトリソグラフィー法により所望の形状のフォトレジスト(図示せず)を形成する。このフォトレジストは基板101の所望の位置に凹部304aを形成するためのマスクであり、凹部304aの形成工程に耐性があればよい。ここでは樹脂を塗布した後フォトリソグラフィー法により形成する例を示したが、例えばドライフィルムフォトレジストであってもよく、またスクリーン印刷法によって所望の形状のフォトレジスト700を形成してもよい。
【0074】
次に、基板101をエッチャー装置に導入する。ボッシュプロセスにより、フォトレジストが形成されている面から、図16(b)に示すように、基板101に凹部304aと、凹部304内に形成されたシリコン酸化膜からなる基板絶縁層303とを形成する。フォトレジストを有機溶剤により除去し、酸素プラズマ処理により基板101裏面を清浄にする。
【0075】
ここでは凹部304a及び基板絶縁層303の形成工程をボッシュプロセスとしたが、方法はこれに限定されない。例えば、レーザー加工、ブラスト加工、マイクロドリル加工、反応性イオンエッチング、ドライエッチング、ウェットエッチングにより基板101を除去し凹部304aを形成してもよい。この場合は、フォトレジスト700を有機溶剤により除去し、酸素プラズマ処理により基板101裏面を清浄にした後に、スパッタ成膜法、CVD法により基板絶縁層303を形成することができる。又は絶縁層の前駆体溶液を塗布し、硬化させて基板絶縁層303を形成してもよい。
【0076】
基板101及び層間絶縁層103を酸素プラズマ処理により清浄にした後、これを成膜装置内に導入する。成膜装置内を所望の真空度とし、基板101及び層間絶縁層103上の全面にTi、Cuをこの順に積層成膜し、Cu/Ti積層膜からなる給電層を形成する(図示せず)。なお、膜厚は特に限定されないが、例えばTi層が50nm、Cu層が300nmである。
【0077】
次に給電層上の全面に樹脂を塗布し、フォトリソグラフィー法により所望の形状のフォトレジスト(図示せず)を形成する。電解めっき法によりフォトレジスト開口部にCuめっきを形成し、有機溶剤及び酸素プラズマ処理によってフォトレジストを除去すると共にCuめっき及び給電層の表面を清浄にする。給電層のうち不要な部分をウェットエッチングにより除去し、図16(c)に示すように、所望の形状の貫通配線304及び配線層104を形成する。なお、この段階では貫通配線304は基板101を貫通していない。貫通配線304は、後に行われる基板101の薄化工程の結果、基板101を貫通する。
【0078】
(表面絶縁層形成工程)
基板101、配線層104、層間絶縁層103の上面を酸素プラズマ処理により清浄にした後、基板101、配線層104及び層間絶縁層103の上に、感光性を有するポリイミド樹脂を塗布し、乾燥させる。これを露光し、現像処理することで、図16(d)に示すように、開口部を有する表面絶縁層105を基板101、配線層104及び層間絶縁層103上に形成すると共に、基板貫通孔302内にポリイミド樹脂からなる支柱120を形成する。外観検査により基板101及び半導体素子102上に表面絶縁層105の開口部が形成されているのを確認した後、窒素雰囲気中で加熱処理を行い、表面絶縁層105を硬化させる。加熱処理温度は特に限定されないが、例えば、350℃で行われる。このようにして、図16(d)に示すように、多層配線層106が形成される。
【0079】
(多層配線層形成工程)
なお、本実施形態においては発明の理解を容易にするために層間絶縁層103及び配線層104を1層ずつ形成する例を示したが、これらを繰り返し積層していくことで複数の層間絶縁層103及び配線層104を有する多層配線層106を形成しても良い。
【0080】
(貼り合わせ工程)
支持基板形成工程は、本発明の第1の実施形態と同様に行うことができる。このようにして得られた支持基板201と基板101とを、図17(a),(b)に示すように貼り合わせる。
【0081】
(基板薄化工程)
次に、支持基板201にバックグラインドテープを貼り付け(図示せず)、バックグラインドテープを治具に固定する。半導体素子102を形成していない面より基板101をバックグラインド加工して、基板101を薄くする。支持基板201からバックグラインドテープを剥離する。バックグラインド加工した面をCMP加工し、基板101の半導体素子102が形成されていない面を平坦化する。その後、基板101裏面から反応性イオンエッチングにより基板101のシリコン及び基板絶縁層303を除去し、貫通配線304を露出させる。この結果、貫通配線304は基板101を貫通する。
【0082】
続いて図17(c)及び図18に示すように、裏面層間絶縁層形成工程から半導体デバイス分離工程までを本発明の第1の実施形態と同様に行うことで、半導体素子102を有し、かつ基板101の両面に配線層104と裏面配線層404とを有する半導体デバイス110が得られる。
【0083】
本実施形態においては、第2の実施形態に係る製造方法と同様、基板101と支持基板201との接着面積を大きくすることができ、接着力が向上する。この結果、本実施形態は第1の実施形態と同様又はそれ以上の硬化を奏する。
【0084】
(第4の実施形態)
本発明の第4の実施形態に係る半導体デバイスの製造方法を、図19及び図20を参照しながら説明する。
【0085】
まず、半導体素子形成工程から基板薄化工程までを本発明の第1の実施形態と同様に行い、図19(a)に示すような構造を得る。
【0086】
(貫通配線形成工程)
次に、基板101の、半導体素子102が形成されていない面に樹脂を塗布し、フォトリソグラフィー法により所望の形状のフォトレジスト(図示せず)を形成する。
【0087】
このフォトレジストは基板101に形成する基板貫通孔302を形成するためのマスクであり、基板貫通孔302を形成する工程に耐性があればよい。ここでは樹脂を塗布し、フォトリソグラフィー法により形成する例を示したが、例えばドライフィルムフォトレジストであってもよい。
【0088】
次に、基板101及び支持基板201をエッチャー装置に導入する。ボッシュプロセスによって図19(b)に示すように基板101及びエポキシ樹脂からなる支柱220の一部を除去し、基板貫通孔302と基板貫通孔302の側面に形成されたシリコン酸化膜からなる基板絶縁層303とを形成する。フォトレジストを有機溶剤とアンモニアを含むアルカリ洗浄液により除去し、基板101裏面を清浄にする。
【0089】
ここでは基板貫通孔形成工程をボッシュプロセスとしたが、方法はこれに限定されない。例えば、レーザー加工、ブラスト加工、マイクロドリル加工、反応性イオンエッチング、ドライエッチング、ウェットエッチングにより基板101を除去し基板貫通孔302を形成してもよい。この場合は、フォトレジストを有機溶剤により除去し、アンモニアを含むアルカリ洗浄液により基板101の裏面を清浄にした後に、スパッタ成膜法、CVD法により基板絶縁層303を形成することができる。又は絶縁層の前駆体溶液を塗布し、硬化させて基板絶縁層303を形成してもよい。
【0090】
(裏面層間絶縁層)
続いて、基板101の裏面及び基板貫通孔302を酸素プラズマ処理により清浄にした後、基板101の裏面及び基板貫通孔302上に、感光性を有するポリイミド樹脂を塗布し、乾燥させる。これを露光し、現像処理することにより、図19(c)に示すように開口部を有する裏面層間絶縁層403を基板101の裏面に形成すると共に、エポキシ樹脂からなる支柱220の底面にポリイミド樹脂からなる支柱120を形成する。外観検査により裏面層間絶縁層403の開口を確認した後、窒素雰囲気中で加熱処理をし、裏面層間絶縁層403を硬化させる。加熱処理温度は特に限定されないが、例えば、350℃で行われる。
【0091】
以後は図20(a),(b)に示すように、裏面配線層形成工程から半導体デバイス分離工程までを本発明の第1の実施形態と同様に行うことで、半導体素子102を有し、かつ基板101の両面に配線層104と裏面多層配線層406とを有する半導体デバイス110が得られる。
【0092】
本実施形態においては、支持基板201上に形成したエポキシ樹脂からなる支柱220と、基板101の裏面から形成したポリイミド樹脂からなる支柱120とで、基板101と支持基板201とを固定することができる。第1乃至第3の実施形態にかかる製造方法に比べて基板101と支柱120、支柱120と支柱220との接着面積が大きくなるため接着強度が向上し、第1乃至第3の実施形態と同様又はそれ以上の効果を奏する。
【0093】
(第5の実施形態)
本発明の第5の実施形態に係る半導体デバイスの製造方法について、図21〜図23を参照しながら説明する。
【0094】
まず、半導体素子形成工程から層間絶縁層形成工程までを本発明の第1の実施形態と同様に行い、図21(a)に示す構造を得る。
【0095】
(配線層形成工程)
基板101、半導体素子102及び層間絶縁層103の表面を酸素プラズマ処理により清浄にした後、これを成膜装置内に導入する。成膜装置内を所望の真空度にし、基板101、半導体素子102及び層間絶縁層103上の全面にTi、Cuをこの順に積層成膜して、Cu/Ti積層膜からなる給電層(図示せず)を形成する。膜厚は特に限定されないが、例えばTi層が50nm、Cu層が300nmである。
【0096】
給電層上に樹脂を塗布し、フォトリソグラフィー法により所望の形状のフォトレジスト(図示せず)を形成する。電解めっき法によりフォトレジスト開口部にCuめっきを形成した後に、有機溶剤及び酸素プラズマ処理によってフォトレジストを除去する。Cuめっき及び給電層の表面を清浄にし、給電層の不要な部分をウェットエッチングにより除去する。このようにして、図21(b)に示すように、所望の形状の配線層104及び金属支柱121を形成する。
【0097】
次に、多層配線層形成工程及び表面絶縁層形成工程を本発明の第1の実施形態と同様に行い、図21(c)に示す構造とする。
【0098】
(支持基板形成工程)
支持基板201として、ここでは0.5mm厚のガラスを用いる。ガラスを洗浄し、この表面に、感光性を有するポリイミド樹脂を塗布し、乾燥させる。これを露光し、現像処理することにより、支持基板201上に所望の形状の保護樹脂層230を形成する。支持基板201上の保護樹脂層230の形状は、基板101上に形成する半導体素子102及び多層配線層106の形状に対応している。外観検査後、窒素雰囲気中で加熱処理をし、保護樹脂を硬化させる。加熱処理温度は特に限定されないが、例えば350℃で行われる。
【0099】
支持基板201及び保護樹脂層230上に、感光性を有するエポキシ樹脂を塗布し、乾燥させる。これを露光し、現像処理することにより、支持基板201上に所望の形状の支柱220を形成する。エポキシ樹脂からなる支柱220は、基板101上に形成した半導体素子102及び多層配線層106を除く領域に対応する位置に配置される。
【0100】
(貼り合わせ工程)
外観検査後、基板101上に形成した半導体素子102及び多層配線層106と、支持基板201上の保護樹脂層230が接し、かつ基板101上に形成されている金属支柱121と支持基板201上に形成されているエポキシ樹脂からなる支柱220とが接するように、両者を貼り合わせる。これを窒素雰囲気中で加熱硬化させることで、図21(d)に示すように、基板101と支持基板201とが固定される。なお、本実施形態においては金属支柱121とエポキシ樹脂からなる支柱220との界面に金属拡散層231が形成される。このようにすることで、接着強度がさらに向上する。
【0101】
基板薄化工程から裏面絶縁層形成工程までを本発明の第1の実施形態と同様にして行い、図22(a)に示す構造とする。
【0102】
(半導体デバイス分離工程)
続いて、樹脂を基板101の半導体素子102が形成されていない面に塗布し、フォトリソグラフィー法により裏面多層配線層406を保護するような形状のフォトレジスト(図示せず)を形成する。次にダイシング加工により、図22(b)に示すように基板101及び金属支柱121の一部を除去する。さらにウェットエッチングにより、図22(c)に示すように金属支柱121及び金属拡散層231を除去する。
【0103】
なお、基板101及び金属支柱121の一部を除去する工程をここではダイシング加工により行ったが、方法はこれに限定されない。例えばレーザー加工、ブラスト加工、マイクロドリル加工、反応性イオンエッチング、ドライエッチング、ウェットエッチングとしてもよく、またこれらを組み合わせて用いてもよい。
【0104】
フォトレジストを有機溶剤により除去し、酸素プラズマ処理により基板101の裏面を清浄にする。酸素プラズマ処理の際、基板101と除去されず残存する支柱220との間に応力が発生し、両者の間で剥離が生じる。このため基板101を支柱220及び支持基板201から容易に分離することができる。このようにして、図23に示すように、半導体素子102を有し、かつ基板101の両面に配線層104と裏面配線層404とを有する半導体デバイス110が得られる。
【0105】
本実施形態においては、Cuめっきからなる金属支柱121とエポキシ樹脂からなる支柱220とが接合され、さらにその界面に金属拡散層231が形成される。このため、基板101又は支持基板201の一方のみに支柱220を形成して貼り合わせた場合に比べて接着面積を大きくできるだけでなく、金属拡散層231を形成することで接着強度をさらに向上させることができる。よって、本実施形態に係る製造方法は第1乃至第4の実施形態と同様又はそれ以上の効果を奏する。
【0106】
(第6の実施形態)
本発明の第6の実施形態に係る半導体デバイスの製造方法を、図24〜図27を参照しながら説明する。
【0107】
まず、半導体素子形成工程から層間絶縁層形成工程までを本発明の第1の実施形態と同様に行い、図24(a)に示す構造を得る。
【0108】
(貫通配線形成工程及び配線層形成工程)
基板101及び層間絶縁層103上に樹脂を塗布し、フォトリソグラフィー法により所望の形状のフォトレジスト(図示せず)を形成する。このフォトレジストは、基板101に凹部304aを形成する際のマスクとして用いられる。
【0109】
次に、この基板101をエッチャー装置に導入する。ボッシュプロセスにより、図24(b)に示すように、基板101に凹部304aと凹部304a側面に形成されたシリコン酸化膜からなる基板絶縁層303とを形成する。フォトレジスト700を有機溶剤により除去し、酸素プラズマ処理により基板101及び層間絶縁層103を清浄にする。
【0110】
基板101及び層間絶縁層103を酸素プラズマ処理により清浄にした後、成膜装置内に導入する。成膜装置内を所望の真空度とし、基板101及び層間絶縁層103上の全面にTi、Cuをこの順に積層成膜し、Cu/Ti積層膜からなる給電層(図示せず)を形成する。膜厚は特に限定されないが、例えばTi層が50nm、Cu層が300nmである。
【0111】
次に、給電層上の全面に樹脂を塗布し、フォトリソグラフィー法により所望の形状のフォトレジスト(図示せず)を形成する。電解めっき法によりフォトレジスト開口部にCuめっき104aを形成した後に、有機溶剤及び酸素プラズマ処理によってフォトレジストを除去する。Cuめっき104a及び給電層の表面を清浄にした後。給電層の不要な部分をウェットエッチングにより除去する。このようにして、図24(c)に示すように、所望の形状の貫通配線304、配線層104及び金属支柱121を形成する。
【0112】
(表面絶縁層形成工程)
基板101、配線層104及び層間絶縁層103の上面を酸素プラズマ処理により清浄にした後、配線層104及び層間絶縁層103の上に、感光性を有するポリイミド樹脂を塗布し、乾燥させる。これを露光し、現像処理することにより、図24(d)に示すように開口部を有する表面絶縁層105を基板101、配線層104及び層間絶縁層103上に形成する。外観検査により基板101及び半導体素子102上に表面絶縁層105の開口部が形成されているのを確認した後に、窒素雰囲気中で加熱処理をし、表面絶縁層105を硬化させる。加熱処理温度は特に限定されないが、例えば、350℃で行われる。このようにして、図24(d)に示すように、多層配線層106が形成される。
【0113】
なお、ここでは発明の理解を容易にするために配線層104を1層のみ形成する例を示したが、層間絶縁層103及び配線層104を繰り返し積層し、複数の層間絶縁層103及び配線層104を有する多層配線層106を形成しても良い。
【0114】
図25(a)及び図25(b)に示すように、支持基板形成工程を本発明の第5の実施形態と同様に、貼り合わせ工程から裏面絶縁層形成工程までの工程を本発明の第3の実施形態と同様に行い、図25(c)に示すような構造とする。ここで、本実施形態においては、エポキシ樹脂からなる支柱220と金属支柱121との間に金属拡散層231が形成される。
【0115】
(半導体デバイス分離工程)
半導体素子102を形成していない面の基板101裏面に樹脂を塗布し、フォトリソグラフィー法により裏面多層配線を保護するような形状のフォトレジスト(図示せず)を形成する。裏面層間絶縁層403の一部を図26(a)に示すように取り除いた後、図27に示すように、ウェットエッチングによって金属支柱121及び金属拡散層231を除去する。フォトレジストを有機溶剤により除去し、酸素プラズマ処理により基板101裏面を清浄にする。この際、酸素プラズマ処理によって、基板101と除去されず残存する支柱220との間に応力が発生し、基板101と除去されず残存している支柱220との間で剥離が生じる。このため基板101を支柱220及び支持基板201から容易に分離することができる。図27に示すように基板101と支持基板201とを分離し、半導体素子102を有し、かつ基板101の両面に配線層104と裏面配線層404とを有する半導体デバイス110が得られる。
【0116】
本実施形態においては、本発明の第5の実施形態と同様、基板101又は支持基板201の一方のみに支柱220を形成して貼り合わせた場合に比べて接着面積を大きくでき、さらに金属拡散層231を形成することで接着強度をさらに向上させることができる。よって、本実施形態に係る製造方法は第1乃至第5の実施形態と同様又はそれ以上の効果を奏する。
【0117】
(第7の実施形態)
本発明の第7の実施形態に係る半導体デバイスの製造方法について、図28〜図30を参照しながら説明する。
【0118】
まず、半導体素子形成工程から基板薄化工程までを本発明の第5の実施形態と同様に行い、図28(a)に示す構造を得る。
【0119】
(貫通配線形成工程)
基板101の半導体素子102が形成されていない面に樹脂を塗布し、フォトリソグラフィー法により所望の形状のフォトレジスト(図示せず)を形成する。このフォトレジストは基板101に基板貫通孔302を形成する際にマスクとして用いられる。ここでは樹脂を塗布した後フォトリソグラフィー法によりフォトレジストを形成したが、フォトレジスト700は基板貫通孔302の形成工程に耐性があればよく、限定されない。例えば、ドライフィルムフォトレジストであってもよい。
【0120】
次に、基板101及び支持基板201をエッチャー装置に導入する。ボッシュプロセスにより、基板101及びCuめっきからなる金属支柱121の一部を除去し、図28(b)に示すように、基板101に、貫通配線304を形成する基板貫通孔302と基板貫通孔302側面に形成されたシリコン酸化膜からなる基板絶縁層303とを形成する。フォトレジストを有機溶剤により除去し、酸素プラズマ処理により基板101の裏面を清浄にする。
【0121】
ここでは基板貫通孔形成工程をボッシュプロセスとしたが、方法はこれに限定されない。例えば、レーザー加工、ブラスト加工、マイクロドリル加工、反応性イオンエッチング、ドライエッチング、ウェットエッチングにより基板101の一部を除去し基板貫通孔302を形成してもよい。この場合は、フォトレジストを有機溶剤により除去し、酸素プラズマ処理により基板101の裏面を清浄にした後に、スパッタ成膜法、CVD法により基板絶縁層303を形成することができる。又は絶縁層の前駆体溶液を塗布し、硬化させて基板絶縁層303を形成してもよい。続いて、先に述べた実施形態と同様にして、図28(b)に示すように貫通配線304を形成する。
【0122】
(裏面層間絶縁層形成工程)
基板101の裏面を酸素プラズマ処理により清浄にした後、基板101の裏面及び基板貫通孔302上に、感光性を有するポリイミド樹脂を塗布し、乾燥させる。これを露光し、現像処理することにより、図28(c)に示すように、開口部を有する裏面層間絶縁層403を基板101の裏面に形成する。裏面層間絶縁層403の開口部が基板101及び基板貫通孔302上に形成されていることを外観検査により確認した後、窒素雰囲気中で加熱処理を行い、裏面層間絶縁層403を硬化させる。加熱処理温度は特に限定されないが、例えば、350℃である。
【0123】
(裏面配線層形成工程)
基板101の裏面及び裏面層間絶縁層403を酸素プラズマ処理により清浄にした後、成膜装置内に導入する。成膜装置内を所望の真空度とし、基板101の裏面及び裏面層間絶縁層403上の全面にTi、Cuをこの順に積層成膜し、Cu/Ti積層膜からなる給電層(図示せず)を形成する。膜厚は特に限定されないが、例えばTi層が50nm、Cu層が300nmである。
【0124】
給電層上に樹脂を塗布し、フォトリソグラフィー法により所望の形状のフォトレジスト(図示せず)を形成する。電解めっき法によりフォトレジスト開口部にCuめっきを形成した後に、有機溶剤及び酸素プラズマ処理によってフォトレジストを除去すると共に、Cuめっき及び給電層表面を清浄にする。給電層のうち不要な部分をウェットエッチングにより除去し、図29(a)に示すように、所望の形状の裏面配線層404を形成する。
【0125】
図29(b)及び図30に示すように、裏面配線層形成工程から裏面絶縁層形成工程までの工程を本発明の第1の実施形態と同様に行い、半導体デバイス分離工程を本発明の第6の実施形態と同様に行うことで、半導体素子102を有し、かつ基板101の両面に配線層104と裏面配線層404とを有する半導体デバイス110が得られる。
【0126】
本実施形態では、本発明の第5の実施形態と同様、基板101又は支持基板201の一方のみに支柱220を形成して貼り合わせた場合に比べて接着面積を大きくでき、さらに金属拡散層231を形成することで接着強度をさらに向上させることができる。よって、本実施形態に係る製造方法は第1乃至第6の実施形態と同様又はそれ以上の効果を奏する。
【0127】
本発明の第8の実施形態に係る半導体デバイスの製造方法について、図31〜図33を参照しながら説明する。
【0128】
まず、半導体素子形成工程から基板薄化工程までの工程を第1の実施形態と同様に行い、図31(a)に示す構造を得る。
【0129】
(貫通配線形成工程)
基板101の、半導体素子102が形成されていない面に樹脂を塗布し、フォトリソグラフィー法により所望の形状のフォトレジスト(図示せず)を形成する。このフォトレジストは、基板101に基板貫通孔302を形成する際のマスクである。ここでは樹脂を塗布してからフォトリソグラフィー法により形成する方法を示したが、基板貫通孔302の形成工程に対して耐性があればよく、例えば、ドライフィルムフォトレジストであってもよい。
【0130】
固定されている基板101及び支持基板201をエッチャー装置に導入する。ボッシュプロセスにより基板101及びエポキシ樹脂からなる支柱220の一部を除去し、図31(b)に示すように、貫通配線304を形成する基板貫通孔302と、基板貫通孔302側面に形成されたシリコン酸化膜からなる基板絶縁層303とを形成する。フォトレジストを有機溶剤と、アンモニアを含むアルカリ洗浄液と、により除去し、基板101の裏面を清浄にする。
【0131】
ここでは基板貫通孔302及び基板絶縁層303の形成工程をボッシュプロセスとしたが、方法はこれに限定されない。例えば、レーザー加工、ブラスト加工、マイクロドリル加工、反応性イオンエッチング、ドライエッチング、ウェットエッチングにより基板101を除去し基板貫通孔302を形成してもよい。この場合は、フォトレジスト700を有機溶剤と、アンモニアを含むアルカリ洗浄液とにより除去し、基板101の裏面を清浄にした後に、スパッタ成膜法、CVD法により基板絶縁層303を形成することができる。又は絶縁層の前駆体溶液を塗布し、硬化させて基板絶縁層303を形成してもよい。
【0132】
(裏面層間絶縁層)
基板101の裏面及び基板貫通孔302を酸素プラズマ処理により清浄にした後、基板101の裏面及び基板貫通孔302上に、感光性を有するポリイミド樹脂を塗布し、乾燥させる。これを露光し、現像処理することにより、図31(c)に示すように、開口部を有する裏面層間絶縁層403を基板101の裏面に形成する。裏面層間絶縁層403の開口部が基板101及び基板貫通孔302上に形成されていることを外観検査により確認した後、窒素雰囲気中で加熱処理を行い、裏面層間絶縁層403を硬化させる。加熱処理温度は特に限定されないが、例えば、350℃である。
【0133】
(裏面配線層)
基板101の裏面及び裏面層間絶縁層403を酸素プラズマ処理により清浄にした後、成膜装置内に導入する。成膜装置内を所望の真空度とし、基板101の裏面及び裏面層間絶縁層403上の全面にTi、Cuをこの順に積層成膜し、Cu/Ti積層膜からなる給電層(図示せず)を形成する。膜厚は限定されないが、例えばTi層が50nm、Cu層が300nmである。
【0134】
給電層上に樹脂を塗布し、フォトリソグラフィー法により所望の形状のフォトレジスト(図示せず)を形成する。電解めっき法によりフォトレジスト開口部にCuめっきを形成した後に、有機溶剤及び酸素プラズマ処理によってフォトレジストを除去すると共に、Cuめっき及び給電層の表面を清浄にする。給電層のうち不要な部分をウェットエッチングにより除去し、所望の形状の裏面配線層404及び金属支柱121を形成する。裏面層間絶縁層形成工程から裏面絶縁層形成工程までの工程を本発明の第1の実施形態と同様に行い、図32(a)に示す構造を得る。この過程において、金属支柱121とエポキシ樹脂からなる支柱220との界面には、金属拡散層231が形成される。
【0135】
(半導体デバイス分離工程)
基板101の、半導体素子102が形成されていない面に樹脂を塗布し、フォトリソグラフィー法により裏面多層配線を保護するような形状のフォトレジスト(図示せず)を形成する。次に、図32(b)に示すように、ウェットエッチングによって金属支柱121及び金属拡散層231を除去する。フォトレジストを有機溶剤により除去し、酸素プラズマ処理により基板101裏面を清浄にする。この際、酸素プラズマ処理によって、基板101と除去されず残存している支柱220との間に応力が発生し、基板101と支柱220との間で剥離が生じる。このため基板101と支持基板201とを容易に分離することができる。このようにして、図33に示すように半導体素子102を有し、かつ基板101の両面に配線層104と裏面配線層404とを有する半導体デバイス110が得られる。
【0136】
本実施形態においては、本発明の第5の実施形態と同様、基板101又は支持基板201の一方のみに支柱220を形成して貼り合わせた場合に比べて接着面積を大きくでき、さらに金属拡散層231を形成することで接着強度をさらに向上させることができる。よって、本実施形態に係る製造方法は第1乃至第7の実施形態と同様又はそれ以上の効果を奏する。
【0137】
(第9の実施形態)
本発明の第9の実施形態に係る半導体デバイスの製造方法について、図34〜図37を参照しながら説明する。
【0138】
半導体素子形成工程から表面絶縁層形成工程までの工程は、本発明の第1の実施形態と同様に行うことができる。
【0139】
(支持基板形成工程)
本実施形態においては、支持基板201として、アルカリ金属を含有するガラスを用いる。支持基板201の厚さは0.5mmである。支持基板201を洗浄した後、支持基板201全面に樹脂を塗布し、フォトリソグラフィー法により図34(a)に示すように所望の形状のフォトレジスト703を形成する。このフォトレジスト703をマスクとして、フッ酸を含むエッチング液により支持基板201をエッチング加工する。フォトレジスト703を有機溶剤により除去し、酸素プラズマ処理により支持基板201裏面を清浄にする。このようにして、図34(b)に示すように、支持基板201上に、支持基板201と同一材料で構成される支柱220を形成する。
【0140】
支持基板201及び支柱220の上に、感光性を有するポリイミド樹脂を塗布し、乾燥させる。これを露光し、現像処理することにより、図34(c)に示すように、支持基板201上に所望の形状の保護樹脂層230を形成する。保護樹脂層230の形状は、基板101上に形成される半導体素子102及び多層配線層106の形状に対応している。外観検査後、窒素雰囲気中で加熱処理を行い、保護樹脂層230を硬化させる。加熱処理温度は限定されないが、例えば350℃である。
【0141】
なお、ここでは保護樹脂層230をフォトリソグラフィー法により形成する例を示したが、支持基板201及び支柱220上の全面にポリイミド樹脂からなる層を形成し、硬化させた後に支柱220上に形成されたポリイミド樹脂を除去して、図34(c)に示す構造としてもよい。
【0142】
(貼り合わせ工程)
外観検査後、図35(a)及び図35(b)に示すように、基板101上に形成した半導体素子102及び多層配線層106と、支持基板201上の保護樹脂層230が接し、かつ基板101と、支持基板201に形成されている支柱220とが接するように、両者を貼り合わせる。基板101側を陽極、支持基板201側を陰極とし、加熱した状態で電圧を印加することにより、基板101と支持基板201とを陽極接合により固定する。
【0143】
基板薄化工程から裏面絶縁層形成工程までの工程を本発明の第1の実施形態と同様にして行い、図35(c)に示す構造を得る。
【0144】
(半導体デバイス分離工程)
基板101の、半導体素子102が形成されていない面に樹脂を塗布し、フォトリソグラフィー法により裏面多層配線層406を保護するような形状のフォトレジスト(図示せず)を形成する。ダイシング加工により、基板101の一部と、支持基板201と同一材料で形成されている支柱220の一部とを、図36(a)に示すように除去する。さらにウェットエッチングにより、図36(b)に示すように残りの支柱220を除去する。フォトレジストを有機溶剤により除去し、酸素プラズマ処理により基板101裏面を清浄にする。この際、酸素プラズマ処理によって、基板101と支柱220との間に応力が発生し、剥離が生じる。このため、基板101と支持基板201とを分離することが容易となる。このようにして、図37に示すように、半導体素子102を有し、かつ基板101の両面に配線層104と裏面配線層404とを有する半導体デバイス110が得られる。
【0145】
本実施形態においては支持基板201と支柱220とが一体であり、さらに基板101と支柱220との間は陽極接合により強固に接着されるため、基板101と支持基板201とをより強固に固定することができる。よって、本実施形態に係る製造方法は第1乃至第8の実施形態と同様又はそれ以上の効果を奏する。
【0146】
(第10の実施形態)
本発明の第10の実施形態に係る半導体デバイスの製造方法について、図38〜図39を参照しながら説明する。
【0147】
半導体素子形成工程から基板薄化工程までの工程は、本発明の第5の実施形態と同様に行うことができる。
【0148】
(薄膜素子形成工程)
本実施形態では図38(a)に示すように、基板101の半導体デバイス102が形成されている面とは反対側の面に、薄膜素子402が形成される。ここでは、薄膜素子402として薄膜キャパシタを形成する例を示して説明する。ただし、これは発明の理解を容易にするための例示であり、本発明の範囲はこれに限定されるものではない。
【0149】
基板101を洗浄し、成膜装置内に導入する。成膜装置内を所望の真空度とし、基板101全面に下部電極、誘電体、上部電極をこの順に積層成膜する。各層の材質は、例えば下部電極としてTaとPtとの積層膜、誘電体としてチタン酸ストロンチウム、上部電極としてPtを用いることができる。ここで、誘電体膜を形成するチタン酸ストロンチウムの比誘電率を高くするために、チタン酸ストロンチウムの成膜工程は基板101を加熱した状態で行うことが好ましい。温度は限定されないが、例えば400℃である。なお、ここで図38(a)に示すように、Cuめっきからなる金属支柱121とエポキシ樹脂からなる支柱220との界面に、金属拡散層231を形成してもよい。
【0150】
次に、Pt上部電極上に所望のパターンのフォトレジスト(図示せず)を形成した後に、基板101をエッチャー装置に導入する。エッチングによって不要な上部電極を除去した後、フォトレジストを有機溶剤と酸素プラズマによって除去することでPt上部電極パターン(図示せず)を得る。
【0151】
薄膜素子402を構成するチタン酸ストロンチウム誘電体及びPt/Ta下部電極もPt上部電極と同様に、フォトレジストの形成、エッチングによる所望のパターンの形成及びフォトレジストの除去を繰り返すことで、薄膜キャパシタからなる薄膜素子402を形成する。ここで、エッチング方法は電極あるいは誘電体材料によって変えることが望ましい。なお、エッチングはウェットエッチングであってもよく、ドライエッチングであってもよい。
【0152】
続いて、図38(b)及び(c)並びに図39(a)及び(b)に示すように、裏面層間絶縁層形成工程から半導体デバイス分離工程までの工程を、本発明の第5の実施形態と同様に行う。このようにして、基板101の一方の面に半導体素子102及び配線層104を、他方の面に薄膜素子402及び裏面配線層404を有する半導体デバイス115が得られる。
【0153】
本実施形態によれば、基板101の半導体素子102が形成されていない面に、薄膜素子402を集積化することが可能となる。このため、従来の半導体デバイスにさらに機能を付加して高機能化し、かつ小型化することができる。
【0154】
なお、ここでは貫通配線304を形成する前に薄膜素子402を形成する例を示したが、貫通配線304を形成したあとで薄膜素子402を形成してもよい。ただし、高誘電率の誘電体薄膜を有する薄膜キャパシタを形成するには、貫通配線304を形成する前に薄膜素子402を形成することが好ましい。
【0155】
(第11の実施形態)
本発明の第11の実施形態に係る積層化半導体デバイスの製造方法について、図40を参照しながら説明する。
【0156】
積層化半導体デバイス500を構成する個々の半導体デバイスは、本発明の第1〜第10の実施形態に係る製造方法と同様の方法により製造される。これらは図40に示すように複数段積層され、接続材800で接続される。複数の半導体デバイスと配線基板600とを電気的に接続することで、積層化半導体デバイス500が得られる。
【0157】
本実施形態では、本発明の第1〜第10の実施形態に係る半導体デバイスが複数積層され、接続される。各半導体デバイスは、半導体素子102を有し、かつ基板101の両面に配線層104と裏面配線層404とを有する。これらの半導体デバイスは、ワイヤボンディング等の方法によることなく3つ以上を積層して接続することができるため、従来の積層化半導体デバイスに比べて小型化が可能となる。
【0158】
(その他の実施形態)
以上、本発明について実施形態を示しながら詳細に説明したが、これらは例示であり、本発明の範囲が以上の実施形態に限定されるものではない。以下、本発明の実施形態の変形例について述べる。
【0159】
貫通配線304を形成する工程について、基板101の半導体素子102が形成されている面から形成する工程と、その反対側の面から形成する工程とそれぞれについて述べた。前者では基板101上に半導体素子102を形成した後、貫通配線304を形成する工程について述べたが、半導体素子102を形成する前に貫通配線304を形成してもよく、また貫通配線304上に半導体素子102を形成してもよい。一方、後者では裏面層間絶縁層403を形成する前に貫通配線304を形成する工程について述べたが、裏面層間絶縁層403を形成した後に貫通配線304を形成してもよい。
【0160】
層間絶縁層103、表面絶縁層105、裏面層間絶縁層403及び裏面絶縁層405の形成方法として、感光性を有するワニス状の前駆体溶液を塗布しフォトリソグラフィー法により所望の形状を形成する方法について述べたが、各絶縁層の形成方法はこれに限定されない。例えば、感光性を有する絶縁性のシートを形成又は貼り付けた後、フォトリソグラフィー法によって所望のパターン形状とし、各絶縁層を形成してもよい。
【0161】
裏面層間絶縁層403については、絶縁層を全面に形成したあとに、レーザー加工、ブラスト加工、マイクロドリル加工、反応性イオンエッチング、ドライエッチング、ウェットエッチングのいずれかによって絶縁層の不要な部分を除去し、所望の形状の裏面層間絶縁層403を形成してもよい。
【0162】
層間絶縁層103、表面絶縁層105、裏面層間絶縁層403及び裏面絶縁層405の形成工程について、感光性を有するポリイミド樹脂を塗布する方法を例示したが、樹脂はポリイミドに限定されない。例えば、BCB樹脂(ベンゾシクロブテン)、PBO樹脂(ポリベンゾオキサゾール)、フェノール樹脂、エポキシ樹脂を塗布してもよい。又は、これらを含有するシート材料を用い、これを加工して各絶縁層を形成してもよい。
【0163】
各実施形態では電解めっき法により形成される給電層としてCu/Ti積層膜を例示したが、給電層はこれに限定されない。特にTiは、給電層としての機能を主に発揮するCu層と基板101との密着性を高める為に配置される密着層であり、同様の機能を有するものであればTiに限定されない。例えば密着層は、Ta、Cr、Mo、Al、Ni、W、又はこれらを含む化合物であってもよい。
【0164】
各実施形態では基板101の裏面に、裏面層間絶縁層403、裏面配線層404、裏面絶縁層405、薄膜キャパシタや薄膜抵抗等の薄膜素子402を形成する例を示したが、目的に応じて他の層や電気素子を形成してもよい。例えば、裏面配線層404でインダクタを形成してもよい。
【0165】
上記の実施形態の一部又は全部は、例えば以下の付記のようにも記載されうるが、以下には限定されない。
【0166】
(付記1)
基板の一方の面に第1の半導体素子を形成する工程と、
前記第1の半導体素子上に第1の配線層を形成する工程と、
支持基板上に保護樹脂層を形成する工程と、
前記第1の配線層と前記保護樹脂層とが接触するように、前記支持基板を前記基板に支柱を介して固定する工程と、
前記基板の他方の面側に第2の配線層を形成する工程と、
前記基板の一部及び前記支柱の一部又は全部を除去して前記基板と前記支持基板とを分離する工程と、
を含むことを特徴とする半導体デバイスの製造方法。
【0167】
(付記2)
前記基板の前記他方の面に第2の半導体素子を形成する工程をさらに含み、
前記第2の配線層は前記第2の半導体素子上に形成される、
ことを特徴とする付記1に記載の半導体デバイスの製造方法。
【0168】
(付記3)
前記支柱は、前記基板の前記第1の配線層が形成されている面上の領域であって前記半導体素子又は前記第1の配線層が形成されている領域以外の領域に配置される、
ことを特徴とする付記1又は2に記載の半導体デバイスの製造方法。
【0169】
(付記4)
前記支柱は樹脂を含有する樹脂部を有し、
前記支柱は前記樹脂部と前記基板とが接触するように配置される、
ことを特徴とする付記1乃至3のいずれか1つに記載の半導体デバイスの製造方法。
【0170】
(付記5)
前記支柱は前記基板の前記第1の配線層が形成されている面又は前記支持基板の前記保護樹脂層が形成されている面のいずれかに形成される、
ことを特徴とする付記1乃至4のいずれか1つに記載の半導体デバイスの製造方法。
【0171】
(付記6)
前記基板の一部及び前記支柱の一部又は全部を除去して前記基板と前記支持基板とを分離する工程は、前記基板の一部及び前記支柱の一部又は全部が除去された後、前記基板と前記支柱との間に応力を発生させて前記基板と前記支柱とを分離する工程を含む、
ことを特徴とする付記1乃至5のいずれか1つに記載の半導体デバイスの製造方法。
【0172】
(付記7)
前記基板の一部及び前記支柱の一部又は全部を除去して前記基板と前記支持基板とを分離する工程は、前記基板の一部及び前記支柱の一部又は全部が除去された後、加熱及び冷却によって前記基板と前記支柱との間に応力を発生させて前記基板と前記支柱とを分離する工程を含む、
ことを特徴とする付記1乃至6のいずれか1つに記載の半導体デバイスの製造方法。
【0173】
(付記8)
前記基板及び前記支柱の少なくとも一部を除去して前記基板と前記支持基板とを分離する工程は、前記基板及び前記支柱の少なくとも一部又は全部が除去された後、プラズマ処理によって前記基板と前記支柱との間に応力を発生させて前記基板と前記支柱とを分離する工程を含む、
ことを特徴とする付記1乃至7のいずれか1つに記載の半導体デバイスの製造方法。
【0174】
(付記9)
前記保護樹脂層は前記第1の配線層よりも小さい弾性率を有する、
ことを特徴とする付記1乃至8のいずれか1つに記載の半導体デバイスの製造方法。
【0175】
(付記10)
前記支柱は前記支持基板上に前記支持基板と同一の材料で形成される、
ことを特徴とする付記1乃至9のいずれか1つに記載の半導体デバイスの製造方法。
【0176】
(付記11)
前記支持基板を前記基板に支柱を介して固定する工程は陽極接合により行われる、
ことを特徴とする付記1乃至10のいずれか1つに記載の半導体デバイスの製造方法。
【0177】
(付記12)
前記基板はシリコン又はガラスのいずれか一方で形成されており、
前記支持基板はシリコン又はガラスのいずれか一方であって前記基板とは異なる材料で形成されている、
ことを特徴とする付記1乃至11のいずれか1つに記載の半導体デバイスの製造方法。
【0178】
(付記13)
前記基板はシリコンで形成されている、
ことを特徴とする付記1乃至12のいずれか1つに記載の半導体デバイスの製造方法。
【0179】
(付記14)
前記基板はシリコンで形成されており、
前記支持基板はアルカリ金属若しくはアルカリ土類金属又はその両方を含むガラスで形成されている、
ことを特徴とする付記1乃至13のいずれか1つに記載の半導体デバイスの製造方法。
【0180】
(付記15)
前記基板の前記第1の配線層が形成される面に金属部を形成する工程をさらに含み、
前記支柱は前記金属部と接するように配置される、
ことを特徴とする付記1乃至9のいずれか1つに記載の半導体デバイスの製造方法。
【0181】
(付記16)
前記支柱と前記金属部との界面に金属拡散層を形成する工程をさらに含む、
ことを特徴とする付記15に記載の半導体デバイスの製造方法。
【0182】
(付記17)
前記金属部と前記支柱との接触面は、前記基板の前記第1の配線層が形成される面よりも高い位置に配置される、
ことを特徴とする付記15又は16に記載の半導体デバイスの製造方法。
【0183】
(付記18)
前記金属部と前記基板との接触面は、前記基板の前記第1の配線層が形成される面よりも低い位置に配置される、
ことを特徴とする付記15乃至17のいずれか1つに記載の半導体デバイスの製造方法。
【0184】
(付記19)
前記金属部は銅を含む、
ことを特徴とする付記15乃至18のいずれか1つに記載の半導体デバイスの製造方法。
【0185】
(付記20)
付記1乃至19のいずれか1つに記載の製造方法により得られた半導体デバイスを含む複数の半導体デバイスが積層される、
ことを特徴とする積層化半導体デバイスの製造方法。
【符号の説明】
【0186】
101: 基板
102: 半導体素子
103: 層間絶縁層
104a:Cuめっき
104: 配線層
105: 表面絶縁層
106: 多層配線層
110: 半導体デバイス
115: 半導体デバイス
120: 支柱
121: 金属支柱
201: 支持基板
220: 支柱
230: 保護樹脂層
231: 金属拡散層
302: 基板貫通孔
303: 基板絶縁層
304: 貫通配線
304a:凹部
402: 薄膜素子
403: 裏面層間絶縁層
404a:Cuめっき
404: 裏面配線層
405: 裏面絶縁層
406: 裏面多層配線層
500: 積層化半導体デバイス
600: 配線基板
700,701,702,703: フォトレジスト
800: 接続材
【技術分野】
【0001】
本発明は、基板両面に配線を有する3次元積層用の半導体デバイスの製造方法及び積層化半導体デバイスの製造方法に関する。
【背景技術】
【0002】
近年、電子機器の高性能化、高機能化、小型化、薄型化への要求が高まってきている。これまで2次元的に配置していた半導体デバイスを3次元的に積層し、積層化半導体デバイスとすることで、実装面積や配線長を大幅に削減することができる。半導体デバイスを3次元的に積層することで、電子機器の小型化、薄型化だけでなく、性能及び機能も向上させることができる。
【0003】
従来採用されてきた3次元積層の方法としては、金やアルミのワイヤボンディング技術がある。ワイヤボンディングによって半導体デバイスを積層する場合、半導体デバイス上にボンディングパッドを形成する必要がある。しかし、ボンディングパッドは半導体素子外周部にしか形成できないという制約がある。また、この方法では積層数が増えるにつれて積層される半導体素子を小さくする必要がある。このため、この方法によって得られる積層化半導体デバイスは下段から上段にむかって半導体デバイスのサイズが小さくなるピラミッド形状とならざるを得ず、形状も制約される。
【0004】
他に複数の半導体デバイスを3次元的に接続する方法として、半導体デバイスの端子面同士を接続するフリップチップ接続技術がある。この方法では、ワイヤボンディング技術を採用した場合に比べて、半導体デバイス同士を接続する配線長を大幅に削減することができる。しかしながら、フリップチップ接続は2つの半導体デバイス間の接続に制限される。ワイヤボンディング技術とフリップチップ接続技術とを融合させて積層化することもできるが、両技術がそれぞれ有する短所によって、半導体デバイスの積層数や得られる積層化半導体デバイスの形状が制限される問題があった。
【0005】
これらの問題を解決する方法として、半導体デバイスを貫通する貫通配線を用いる方法がある。貫通配線を有する半導体デバイス同士、あるいは半導体デバイスと配線基板とを3次元積層することで、ワイヤボンディング技術に比べて半導体デバイス同士、あるいは半導体デバイスと配線基板との接続に用いられる配線を短くすることができる。更にフリップチップ接続技術よりも半導体デバイスを多段に積層することができるため、半導体パッケージの電気特性の改善及び小型化を実現することができる。
【0006】
特に現在、貫通配線を有する半導体デバイスを薄く形成し、半導体デバイスの両面に配線層及び薄膜素子を集積化することで、半導体デバイスに機能を付加した半導体デバイス、及びそれらを3次元積層した積層化半導体デバイスの開発が進められており、半導体パッケージの更なる小型化や高機能化が期待されている。
【0007】
一般的な半導体デバイスの製造方法では、1枚の基板に複数の半導体素子が形成され、分割される。このため、薄く、かつ両面に配線層及び薄膜素子が形成された半導体デバイスを得るためには、半導体素子を形成した基板を薄くするか、又は薄い基板に半導体素子を形成し、これを分割する必要がある。これまでにも、半導体素子を形成した基板を薄型化する製造方法、あるいは薄型化した基板に半導体素子を形成する製造方法が公開されている。
【0008】
従来の方法では、基板に半導体素子及び多層配線層を形成した後に、半導体素子を形成した面をバックグラインドテープに貼り付ける。次に、半導体素子を形成していない面から基板をバックグラインド加工して薄くする。基板からバックグラインドテープを剥離し、続いて基板にダイシングテープに貼り付けてダイシング加工する。このようにして、薄型化された半導体デバイスが得られる。ただし、この製造方法では、薄型化された基板の歪み及び基板の強度低下によって、ダイシング加工の際に半導体デバイスが破損する問題がある。
【0009】
特許文献1に開示された方法は、基板に半導体素子及び多層配線層を形成した後に、ハーフカットのダイシング加工を行うことを特徴としている。次に半導体素子が形成された面をバックグラインドテープに貼り付け、半導体素子を形成していない面より基板をバックグラインド加工する。これを分割することで、薄型化された半導体デバイスが得られる。
【0010】
特許文献2に開示された方法は、シリコンのドライエッチングによってトレンチ穴を形成することを特徴としている。トレンチ穴形成後、半導体素子が形成された面をバックグラインドテープに貼り付け、半導体素子を形成していない面より基板をバックグラインド加工する。これを分割することで、薄型化された半導体デバイスが得られる。
【0011】
特許文献3に開示された方法は、基板をバックグラインド加工して薄くしたのちに、基板にレーザー光を照射することで改質領域を形成することを特徴としている。この方法ではまず基板に半導体素子及び多層配線層を形成し、次に半導体素子を形成した面をバックグラインドテープに貼り付け、半導体素子が形成されていない面より基板をバックグラインド加工して薄くする。続いて、基板内部に就航点を合わせた状態でレーザー光を照射することで改質領域を形成する。この改質領域を起点として半導体デバイスを分割することで、薄型化された半導体デバイスが得られる。
【0012】
一方、例えば特許文献4は、支持基板に接着層を形成し、これを半導体素子を形成した面に貼り合わせる方法を開示している。基板を支持基板に固定することで、基板を薄化した後であっても基板の歪み及び基板の強度低下による基板の破損を防ぐことができる。
【0013】
特許文献5は、基板の外周部を残したまま、半導体素子を形成していない面より基板を薄型加工する製造方法を開示している。基板の外周部を残すことで、基板を薄化した後であっても基板の歪み及び基板の強度低下による基板の破損を防ぐことができる。
【0014】
一方、特許文献6は薄型化した基板上に半導体素子を形成する半導体デバイスの製造方法を開示している。この方法では、種基板上に多孔質シリコン層を形成した後に単結晶シリコン層をエピタキシャル成長させる。単結晶シリコン層上に半導体素子を形成した後に、ウェハ側面より多孔質シリコン層に対してウォータージェット加工をすることで半導体素子を形成した単結晶シリコン層が剥離される。このようにして、薄型化した半導体デバイスが得られる。
【先行技術文献】
【特許文献】
【0015】
【特許文献1】特開平9−213662号公報
【特許文献2】特開2002−25948号公報
【特許文献3】特開2007−48958号公報
【特許文献4】特開2009−212300号公報
【特許文献5】特開2003−282817号公報
【特許文献6】特開2006−287118号公報
【発明の概要】
【発明が解決しようとする課題】
【0016】
特許文献1乃至特許文献3に開示された方法では、基板の、半導体素子が形成された面にバックグラインドテープが貼り付けられる。この状態で半導体素子を形成していない面から薄膜素子や裏面多層配線層を形成すると、その工程において薄型化半導体素子を保持しているバックグラインドテープの粘着層が変質する。このため、裏面多層配線を形成した場合はバックグラインドテープの剥離が困難となり、半導体デバイスを破損させるおそれがある。
【0017】
特許文献4に開示された方法でも同様に、接着層の変質が生じる。このため支持基板の剥離が困難になり半導体デバイスを破損させるという問題がある。あるいは、半導体デバイスに変質した接着層の一部が残存し、半導体デバイスの歩留まりを低下させるという問題がある。
【0018】
特許文献5に開示された方法では、基板の外周を残して基板を薄型加工しているため、基板裏面の外周部とその内側との間に高さギャップが生じる。このため、基板裏面に裏面配線層を形成できないという問題がある。
【0019】
特許文献6に開示された方法では、ウェハ側面より多孔質シリコン層に対してウォータージェット加工し、半導体素子を形成した単結晶シリコン層を剥離する。この際、半導体素子を形成した単結晶シリコン層を保護するため、これを支持基板で固定する必要がある。従って、特許文献4に開示された方法と同様、接着層が変質した場合に支持基板の剥離が困難であり、半導体デバイスを破損させたり、半導体デバイスに変質した接着層の一部が残存して半導体デバイスの歩留まりを低下させたりする問題がある。
【0020】
半導体素子を形成していない基板上に接着層を形成し、半導体素子を形成する基板を支持基板に固定することで、支持基板から剥離や変質した接着層による半導体デバイスの歩留まり低下を回避することができるが、半導体素子を形成していない面から基板を薄型加工する際に、接着層の有無あるいは接着層の高さばらつきによって基板に歪みが生じ、基板薄化工程において基板を破損させる問題がある。
【0021】
本発明はこのような問題を解決するために為されたものであり、半導体デバイスの歩留まりを低下させることのない、基板両面に配線層を有する半導体デバイスの製造方法及び積層化半導体デバイスの製造方法を提供することを目的とする。
【課題を解決するための手段】
【0022】
上記の課題を解決するために、本発明の第1の観点に係る半導体デバイスの製造方法は、
基板の一方の面に第1の半導体素子を形成する工程と、
前記第1の半導体素子上に第1の配線層を形成する工程と、
支持基板上に保護樹脂層を形成する工程と、
前記第1の配線層と前記保護樹脂層とが接触するように、前記支持基板を前記基板に支柱を介して固定する工程と、
前記基板の他方の面側に第2の配線層を形成する工程と、
前記基板の一部及び前記支柱の一部又は全部を除去して前記基板と前記支持基板とを分離する工程と、
を含むことを特徴とする。
【0023】
本発明の第2の観点に係る積層化半導体デバイスの製造方法は、
本発明の第1の観点に係る半導体デバイスの製造方法によって得られた半導体デバイスを含む複数の半導体デバイスが積層される、
ことを特徴とする。
【発明の効果】
【0024】
本発明によれば、半導体デバイスの歩留まりを低下させることのない、基板両面に配線層を有する半導体デバイスの製造方法及び積層化半導体デバイスの製造方法を提供することができる。
【図面の簡単な説明】
【0025】
【図1】(a)〜(d)は、本発明の第1の実施形態に係る半導体デバイスの製造方法における半導体デバイスの製造工程を説明するための断面図である。
【図2】(a)〜(c)は、本発明の第1の実施形態に係る半導体デバイスの製造方法における半導体デバイスの製造工程を説明するための断面図である。
【図3】(a)〜(c)は、本発明の第1の実施形態に係る半導体デバイスの製造方法における支持基板の製造工程を説明するための断面図である。
【図4】(a),(b)は、本発明の各実施形態に係る半導体デバイスの製造方法における、半導体デバイス及び支持基板の平面図である。
【図5】(a),(b)は、本発明の第1の実施形態に係る半導体デバイスの製造方法を説明するための断面図である。
【図6】(a)〜(c)は、本発明の第1の実施形態に係る半導体デバイスの製造方法を説明するための断面図である。
【図7】(a)〜(c)は、本発明の第1の実施形態に係る半導体デバイスの製造方法を説明するための断面図である。
【図8】(a),(b)は、本発明の第1の実施形態に係る半導体デバイスの製造方法を説明するための断面図である。
【図9】(a),(b)は、本発明の第1の実施形態に係る半導体デバイスの製造方法を説明するための断面図である。
【図10】(a),(b)は、本発明の第1の実施形態に係る半導体デバイスの製造方法を説明するための断面図である。
【図11】(a),(b)は、本発明の第1の実施形態に係る半導体デバイスの製造方法を説明するための断面図である。
【図12】本発明の第1の実施形態に係る半導体デバイスの製造方法により製造された半導体デバイスを示す断面図である。
【図13】(a)〜(c)は、本発明の第2の実施形態に係る半導体デバイスの製造方法を説明するための断面図である。
【図14】(a),(b)は、本発明の第2の実施形態に係る半導体デバイスの製造方法を説明するための断面図である。
【図15】本発明の第2の実施形態に係る半導体デバイスの製造方法において、基板の一部と支柱の一部とを取り除いて基板と支持基板とを分離する工程を説明するための断面図である。
【図16】(a)〜(d)は、本発明の第3の実施形態に係る半導体デバイスの製造方法を説明するための断面図である。
【図17】(a)〜(c)は、本発明の第3の実施形態に係る半導体デバイスの製造方法を説明するための断面図である。
【図18】本発明の第3の実施形態に係る半導体デバイスの製造方法において、基板の一部と支柱の一部とを取り除いて基板と支持基板とを分離する工程を説明するための断面図である。
【図19】(a)〜(c)は、本発明の第4の実施形態に係る半導体デバイスの製造方法を説明するための断面図である。
【図20】(a),(b)は、本発明の第4の実施形態に係る半導体デバイスの製造方法を説明するための断面図である。
【図21】(a)〜(d)は、本発明の第5の実施形態に係る半導体デバイスの製造方法を説明するための断面図である。
【図22】(a)〜(c)は、本発明の第5の実施形態に係る半導体デバイスの製造方法を説明するための断面図である。
【図23】本発明の第5の実施形態に係る半導体デバイスの製造方法において、基板と支持基板とを分離する工程を説明するための断面図である。
【図24】(a)〜(d)は、本発明の第6の実施形態に係る半導体デバイスの製造方法を説明するための断面図である。
【図25】(a)〜(c)は、本発明の第6の実施形態に係る半導体デバイスの製造方法を説明するための断面図である。
【図26】(a),(b)は、本発明の第6の実施形態に係る半導体デバイスの製造方法を説明するための断面図である。
【図27】本発明の第6の実施形態に係る半導体デバイスの製造方法において、基板と支持基板とを分離する工程を説明するための断面図である。
【図28】(a),(b)は、本発明の第7の実施形態に係る半導体デバイスの製造方法を説明するための断面図である。
【図29】(a),(b)は、本発明の第7の実施形態に係る半導体デバイスの製造方法を説明するための断面図である。
【図30】本発明の第7の実施形態に係る半導体デバイスの製造方法において、基板と支持基板とを分離する工程を説明するための断面図である。
【図31】(a)〜(c)は、本発明の第8の実施形態に係る半導体デバイスの製造方法を説明するための断面図である。
【図32】(a),(b)は、本発明の第8の実施形態に係る半導体デバイスの製造方法を説明するための断面図である。
【図33】本発明の第8の実施形態に係る半導体デバイスの製造方法において、基板と支持基板とを分離する工程を説明するための断面図である。
【図34】(a)〜(c)は、本発明の第9の実施形態に係る半導体デバイスの製造方法における支持基板の製造工程を説明するための図である。
【図35】(a)〜(c)は、本発明の第9の実施形態に係る半導体デバイスの製造方法を説明するための断面図である。
【図36】(a),(b)は、本発明の第9の実施形態に係る半導体デバイスの製造方法を説明するための断面図である。
【図37】本発明の第9の実施形態に係る半導体デバイスの製造方法において、基板と支持基板とを分離する工程を説明するための断面図である。
【図38】(a)〜(c)は、本発明の第10の実施形態に係る半導体デバイスの製造方法を説明するための図である。
【図39】(a),(b)は、本発明の第10の実施形態に係る半導体デバイスの製造方法を説明するための図である。
【図40】本発明の第11の実施形態に係る積層化半導体デバイスを示す断面図である。
【発明を実施するための形態】
【0026】
以下に、本発明の望ましい実施の形態を説明する。以下の説明は発明の理解を容易にするために本発明の実施の形態を例示するものであり、本発明が以下の実施形態に限定されるものではない。説明の明確化のために、以下の記載及び図面は、適宜、省略及び簡略化が為されている。また、説明の明確化のため、必要に応じて重複説明は省略されている。なお、各図において、同一の符号を付されたものは同様の要素を示しており、適宜、説明が省略されている。
【0027】
(第1の実施形態)
本発明の第1の実施形態に係る半導体デバイスの製造方法について、図1〜図12を参照しながら説明する。
【0028】
(半導体素子形成工程)
ここでは、基板101として図1(a)に示す基板101を用いる。基板101はシリコンで形成されている。基板101の厚みは約0.5mmである。基板101を洗浄した後、図1(b)に示すように、基板101上に半導体素子102を形成する。半導体素子102は回路を構成する配線層及び層間絶縁層からなる多層配線層、並びにパッシベーション膜を有していてもよい。
【0029】
(層間絶縁層形成工程)
次に、基板101及び半導体素子102の上面を酸素プラズマ処理により清浄にする。次に基板101及び半導体素子102の上に、感光性を有するポリイミド樹脂を塗布し、乾燥させる。これを露光し、現像処理することにより、図1(c)に示すように、基板101上及び半導体素子102上に開口部を有する層間絶縁層103を形成する。外観検査により基板101上及び半導体素子102上での開口を確認した後、窒素雰囲気中で加熱処理をし、層間絶縁層103を硬化させる。加熱処理温度は層間絶縁層103を硬化させるのに十分な温度であればよく、特に限定されないが、例えば、350℃である。
【0030】
なお、感光性を有する樹脂を用いてシート状の層間絶縁層103を形成したのち、フォトリソグラフィー法によって、所望のパターン形状に形成してもよい。または、層間絶縁層103を全面に形成したあとに、レーザー加工、ブラスト加工、マイクロドリル加工、反応性イオンエッチング、ドライエッチング、ウェットエッチング等の方法によって不要な部分を除去し、所望の形状の層間絶縁層103を形成してもよい。また、スクリーンマスクを用いたスクリーン印刷法によって所望の形状の層間絶縁層103を形成してもよい。
【0031】
(配線層形成工程)
基板101、半導体素子102及び層間絶縁層103を酸素プラズマ処理により清浄にする。これを成膜装置内に導入し、装置内を所望の真空度とする。基板101、半導体素子102及び層間絶縁層103上の全面にTi、Cuを順に積層成膜し、Cu/Ti積層膜からなる給電層(図示せず)を形成する。膜厚は特に限定されないが、例えば、Ti層が50nm、Cu層が300nmである。
【0032】
次に、給電層上に樹脂層を形成する。これをフォトリソグラフィー法により加工し、図1(d)に示すように所望の形状を有するフォトレジスト700を得る。次に電解めっき法により、図2(a)に示すようにフォトレジスト700の開口部にCuめっき104aを形成する。有機溶剤及び酸素プラズマ処理によってフォトレジスト700を除去し、Cuめっき104a及び給電層表面を清浄にする。給電層の不要な部分をウェットエッチングにより除去し、図2(b)に示すように所望の形状の配線層104を形成する。
【0033】
なお、給電層全面に電解めっき法によりCuめっきを形成した後に、フォトリソグラフィー法により所望の形状を有するフォトレジスト700を形成してもよい。この場合、例えば、フォトレジスト700をマスクとして不要なCuめっき及び給電層を除去する。その後、有機溶剤及び酸素プラズマ処理によってフォトレジスト700を除去し、所望の配線層104を形成することができる。あるいは、Cu/Ti積層膜からなる給電層を形成する代わりに、スクリーンマスクを用いた印刷法によって導電性ペーストからなる配線層104を形成してもよい。
【0034】
(表面絶縁層形成工程)
次に、基板101、配線層104及び層間絶縁層103の上面を酸素プラズマ処理により清浄にする。配線層104及び層間絶縁層103の上に、感光性を有するポリイミド樹脂を塗布、乾燥させる。これを露光し、現像処理することにより、図2(c)に示すように、開口部を有する表面絶縁層105を基板101、配線層104及び層間絶縁層103上に形成する。外観検査により基板101、半導体素子102上に開口部が形成されているのを確認した後に、窒素雰囲気中で加熱処理を行い、表面絶縁層105を硬化させる。加熱処理温度は特に限定されないが、例えば、350℃で行われる。このようにして、多層配線層106が形成される。
【0035】
なお、本実施形態においては発明の理解を容易にするために層間絶縁層103及び配線層104を1層ずつ形成する例を示したが、これらを繰り返し積層していくことで複数の層間絶縁層103及び配線層104を有する多層配線層106を形成しても良い。
【0036】
また、本実施形態においてはソルダーフォトレジストとして表面絶縁層105を形成したが、製造する半導体デバイス110及び積層化半導体デバイス110の用途によっては表面絶縁層105を形成しなくてもよい。
【0037】
(支持基板形成工程)
次に、支持基板形成工程について図3及び図4を参照しながら説明する。図3(a)に示す支持基板201は、厚さ0.5mmのガラスである。支持基板201を洗浄した後、支持基板201の上に感光性を有するポリイミド樹脂を塗布し、乾燥させる。これを露光し、現像処理することにより、図3(b)に示すように支持基板201上に所望の形状の保護樹脂層230を形成する。ここで、保護樹脂層230の形状は、基板101上に形成する半導体素子102及び多層配線層106の形状に対応している。外観検査後、窒素雰囲気中で加熱処理をし、保護樹脂層230を硬化させる。加熱処理の条件は特に限定されないが、例えば、400℃である。本実施形態において、硬化後の保護樹脂層230の弾性率は、多層配線層106の弾性率よりも小さい。
【0038】
次に、支持基板201上に、感光性を有するエポキシ樹脂を塗布、乾燥させる。これを露光し、現像処理することにより、図3(c)に示すように、支持基板201上に所望の形状の支柱220を形成する。支柱220は、図4(a),(b)に示すように、基板101上に形成した半導体素子102及び多層配線層106を除く領域の形状に対応するように配置される。
【0039】
(貼り合わせ工程)
次に、図5(a),(b)に示すように、基板101上に形成した半導体素子102を含む多層配線層106と、支持基板201上の保護樹脂層230とが接し、かつ基板101と支持基板201上に形成した支柱220が接するように、両者を貼り合わせる。これを窒素雰囲気中で加熱硬化し、エポキシ樹脂を硬化させる。このようにして、基板101と支持基板201とがエポキシ樹脂からなる支柱220を介して固定される。
【0040】
ここで、本実施形態において、基板101上に形成した半導体素子102及び多層配線層106と接している保護樹脂層230は、支持基板形成工程において予め加熱硬化させたポリイミド樹脂である。このため、貼り合わせ工程における加熱処理で、保護樹脂層230と、半導体素子102及び多層配線層106と、が強固に接着したり、保護樹脂層230が変質したりすることによって剥離が困難になるおそれがない。なお、基板101と支持基板201との貼り合わせ工程においては、基板101と支持基板201とを加圧してもよい。本実施形態において、保護樹脂層230の弾性率は多層配線層106の弾性率よりも小さいため、基板101と支持基板201とを加圧する場合、保護樹脂層230は加圧方向に変形する。このため、寸法誤差や歪みが存在する場合でも保護樹脂層230がこれを吸収し、基板101と支持基板201とを支柱220を介してより確実に固定することができる。
【0041】
(基板薄化工程)
次に、支持基板201にバックグラインドテープ(図示せず)を貼り付ける。バックグラインドテープを治具に固定した後に、半導体素子102を形成していない面より基板101をバックグラインド加工して、図6(a)に示すように基板101を薄くする。その後、支持基板201からバックグラインドテープを剥離する。バックグラインド加工した面を化学機械研磨(Chemical Mechanical Polishing;CMP)加工し、半導体素子102を形成していない面を平坦化する。なお、ここでプラズマ処理を行い、基板101裏面に発生している可能性のあるストレスを緩和してもよい。
【0042】
(貫通配線形成工程)
次に、図6(b)に示すように、半導体素子102を形成していない面の基板101裏面に所望の形状を有するフォトレジスト700を形成する。フォトレジスト700は基板101に基板貫通孔を形成するためのマスクである。フォトレジスト700は基板貫通孔の形成工程に耐性があればよい。フォトレジスト700は、基板101の裏面に樹脂を塗布した後フォトリソグラフィーによって形成されたものでもよく、またドライフィルムフォトレジストであってもよい。またスクリーン印刷法によって所望の形状のフォトレジストを形成してもよい。
【0043】
次に、基板101及び支持基板201をエッチャー装置に導入する。ボッシュプロセスにより、フォトレジスト700が形成されている面から、図6(c)に示すように、基板101に基板貫通孔302と基板貫通孔302側面に形成されたシリコン酸化膜からなる基板絶縁層303とを形成する。次に図7(a)に示すように、フォトレジスト700を有機溶剤により除去し、酸素プラズマ処理により基板101裏面を清浄にする。
【0044】
なお、ここでは基板貫通孔形成工程をボッシュプロセスとしたが、方法はこれに限定されない。例えば、レーザー加工、ブラスト加工、マイクロドリル加工、反応性イオンエッチング、ドライエッチング、ウェットエッチングにより基板101を除去し基板貫通孔302を形成してもよい。この場合、基板絶縁層303は、例えばフォトレジスト700を有機溶剤により除去し、酸素プラズマ処理により基板101裏面を清浄にした後に、スパッタ成膜法、化学気相堆積法(Chemical Vapor Deposition、CVD)により形成することができる。又は絶縁層の前駆体溶液を塗布し、硬化させて基板絶縁層303を形成してもよい。
【0045】
次に、基板101を成膜装置内に導入する。成膜装置内が所望の真空度に達した後に、基板101の裏面全面にTi、Cuを順に積層成膜し、Cu/Ti積層膜からなる給電層(図示せず)を形成する。膜厚は特に限定されないが、例えばTi膜は50nm、Cu膜は300nmである。
【0046】
次にフォトリソグラフィー法により、給電層上に基板貫通孔302に開口部を有するフォトレジスト(図示せず)を形成する。電解めっき法により基板貫通孔302にCuめっきを形成し、有機溶剤及び酸素プラズマ処理によってフォトレジストを除去すると共にCuめっき104a及び給電層表面を清浄にする。給電層のうち不要な部分をウェットエッチングにより除去し、図7(b)に示すように所望の形状の貫通配線304を形成する。
【0047】
(裏面層間絶縁層形成工程)
次に、基板101の裏面及び基板貫通孔302を酸素プラズマ処理により清浄にする。基板101裏面及び基板貫通孔302上に、感光性を有するポリイミド樹脂を塗布し、乾燥させる。これを露光し、現像処理することにより、図7(c)に示すように、開口部を有する裏面層間絶縁層403を基板101の裏面に形成する。外観検査により基板101及び基板貫通孔302上に開口部が形成されているのを確認し、窒素雰囲気中で加熱処理して、裏面層間絶縁層403を硬化させる。加熱処理温度は特に限定されないが、例えば350℃で行われる。なお、前工程で基板101の裏面にも基板絶縁層303が形成されている場合は、この工程を省略することもできる。
【0048】
(裏面配線層形成工程)
基板101の裏面及び裏面層間絶縁層403を酸素プラズマ処理により清浄にし、成膜装置内に導入する。成膜装置内が所望の真空度に達した後に、基板101の裏面及び裏面層間絶縁層403上の全面にTi、Cuを順に積層成膜し、Cu/Ti積層膜からなる給電層(図示せず)を形成する。膜厚は特に限定されないが、例えばTi膜は50nm、Cu膜は300nmである。
【0049】
次に、図8(a)に示すように、フォトリソグラフィー法により給電層上に所望の形状を有するフォトレジスト701を形成する。その上に、図8(b)に示すように、電解めっき法によりフォトレジスト701の開口部にCuめっき404aを形成する。有機溶剤及び酸素プラズマ処理によってフォトレジスト701を除去すると共にCuめっき104a及び給電層表面を清浄にする。給電層のうち不要な部分をウェットエッチングにより除去し、図9(a)に示すように所望の形状の裏面配線層404を形成する。
【0050】
なお、Cu/Ti積層膜の給電層全面に電解めっき法によりCuめっきを形成した後に、フォトリソグラフィー法により所望の形状のフォトレジスト701を形成してもよい。この場合、フォトレジスト701をマスクとして不要なCuめっき及びCu/Ti積層膜の給電層を除去する。その後、有機溶剤及び酸素プラズマ処理によってフォトレジスト701を除去し、所望の裏面配線層404を形成することができる。あるいは、給電層を形成せずに、スクリーンマスクを用いた印刷法によって導電性ペーストからなる裏面配線層404を形成してもよい。
【0051】
(裏面絶縁層形成工程)
基板101の裏面、裏面配線層404、裏面層間絶縁層403の上面を酸素プラズマ処理により清浄にした後、裏面配線層404及び裏面層間絶縁層403の上に、感光性を有するポリイミド樹脂を塗布、乾燥させる。これを露光し、現像処理を行うことで、図9(b)に示すように、開口部を有する裏面絶縁層405を基板101の裏面及び裏面配線層404上に形成する。外観検査により基板101の裏面及び裏面配線層404上に開口部が形成されているのを確認した後に、窒素雰囲気中で加熱処理を行い、裏面絶縁層405を硬化させる。ここで、加熱処理温度は特に限定されないが、例えば350℃である。このようにして、図9(b)に示すように、裏面多層配線層406が形成される。
【0052】
(裏面多層配線層形成工程)
なお、ここでは発明の理解を容易にするために裏面配線層404を1層のみ形成する例を示したが、裏面層間絶縁層403及び裏面配線層404を繰り返し積層していくことで、複数の裏面層間絶縁層403及び裏面配線層404を有する裏面多層配線層406を形成しても良い。
【0053】
(半導体デバイス分離工程)
次に、固定されている基板101と支持基板201とを分離する工程について説明する。まず、基板101の裏面、すなわち半導体素子102を形成していない面に樹脂を塗布し、フォトリソグラフィー法により図10(a)に示すように所望の形状のフォトレジスト702を形成する。
【0054】
なお、ここで形成されるフォトレジスト702は基板101の一部及び支柱220の一部を選択的に除去するためのマスクである。フォトレジスト702は除去工程に耐性があるものであればよい。ここでは樹脂を塗布してフォトリソグラフィー法により所望の形状を有するフォトレジスト702を形成する例を示したが、代わりにドライフィルムを用いてフォトレジスト702を形成してもよい。または、スクリーン印刷法によって所望の形状のフォトレジスト702を形成してもよい。
【0055】
次に、基板101及び支持基板201をブラスト装置に導入し、図10(b)に示すように、フォトレジスト702が形成されている基板101の裏面から、基板101の一部と、基板101と支持基板201とを固定する支柱220の一部と、を除去する。
【0056】
なお、ここではブラスト加工による例を示したが、基板101、及び基板101と支持基板201とを固定する支柱220の一部を除去する工程はブラスト加工に限定されない。例えば、ダイシング加工、レーザー加工、マイクロドリル加工、反応性イオンエッチング、ドライエッチング、ウェットエッチング等により基板101の一部と、基板101と支持基板201とを固定する支柱220の一部と、を除去してもよい。
【0057】
次に、フォトレジスト702を有機溶剤により除去し、図11(a)に示すような構造とする。酸素プラズマ処理により基板101裏面を清浄にする。この際、酸素プラズマ処理によって、基板101と、前工程において除去されずに残存している支柱220との間に応力が発生し、基板101と支柱220との間で剥離が生じる。このため、図11(b)に示すように、基板101を支柱220及び支持基板201から容易に分離することができる。このようにして、図12に示すように、半導体素子102を有し、かつ基板101の両面に配線層104と裏面配線層404とを有する半導体デバイス110が得られる。
【0058】
本実施形態に係る半導体デバイス110の製造方法では、半導体素子102を形成した基板101と支持基板201とを、半導体素子102及び多層配線層106を除く領域に配置された支柱220を介して固定する。このため、基板101と支持基板201とを分離するために支柱220を除去する際に半導体素子102及び多層配線層106が損傷することがなく、半導体デバイス110の歩留まりが向上する。
【0059】
基板101と支持基板201とが固定されている状態において、基板101上に形成された半導体素子102及び多層配線層106には、支持基板201上に形成された保護樹脂層230が接触している。先に述べたように、保護樹脂層230は半導体素子102及び多層配線層106と接触する前に予め加熱硬化されている。このため、基板101と支持基板201との貼り合わせ工程において保護樹脂層230と半導体素子120及び多層配線層106とが固着することがなく、後の分離が容易である。さらに、本実施形態においては保護樹脂層230の弾性率は多層配線層106の弾性率よりも小さいため、支柱220の寸法誤差等による高さのばらつきを吸収し、基板101の歪みを解消又は軽減することができる。このため、基板101の薄化工程において、基板101の歪みによって起こる基板101の破損を防ぐことができる。
【0060】
さらに支持基板201から半導体デバイス110を分離する工程では、基板101と除去されず残存している支柱220との間に応力を発生させて、基板101を支柱220及び支持基板201から分離することができる。このようにすることで、基板101を破損させることなく半導体デバイス110を分離することができる。
【0061】
(第2の実施形態)
本発明の第2の実施形態に係る半導体デバイスの製造方法について、図13乃至図15を参照しながら説明する。
【0062】
(半導体素子形成工程)
本実施形態において、半導体素子形成工程は、本発明の第1の実施形態と同様に行うことができる。
【0063】
(層間絶縁層形成工程)
基板101及び半導体素子102の上面を酸素プラズマ処理により清浄にした後、基板101及び半導体素子102の上に、感光性を有するポリイミド樹脂を塗布し、乾燥させる。これを露光し現像処理することにより、図13(a)に示すように、開口部を有する層間絶縁層103を基板101及び半導体素子102上に形成するとともに、ポリイミド樹脂からなる支柱120を基板101上の半導体素子102が形成されている領域以外の領域に形成する。外観検査後に、窒素雰囲気中で加熱処理をし、層間絶縁層103を硬化させる。加熱処理温度は特に限定されないが、例えば350℃である。
【0064】
配線層形成工程から表面絶縁層形成工程までは、本発明の第1の実施形態と同様に行い、図13(b)に示すような構造を得る。
【0065】
なお、支柱120の形成を層間絶縁層103の形成と同時に行う代わりに、表面絶縁層105の形成と同時に行ってもよい。または、層間絶縁層103の形成工程及び表面絶縁層105の形成工程のそれぞれで支柱120を形成してもよい。
【0066】
(支持基板形成工程)
支持基板形成工程は、本発明の第1の実施形態と同様に行うことができる。加熱処理の条件は特に限定されないが、例えば、350℃である。
【0067】
次に、支持基板201及び保護樹脂層230上に、感光性を有するエポキシ樹脂を塗布し、乾燥させる。これを露光し、現像処理することにより、支持基板201上に所望の形状の支柱220を形成する。支柱220は、図13(c)に示すように、基板101上に形成した半導体素子102及び多層配線層106を除く領域に対応する領域に配置される。
【0068】
(貼り合わせ工程)
外観検査後、基板101上に形成した半導体素子102及び多層配線層106と、支持基板201上の保護樹脂層230とが接し、かつ基板101上に形成されているポリイミド樹脂からなる支柱120と支持基板201上に形成されているエポキシ樹脂からなる支柱220が接するように、両者を貼り合わせる。これを窒素雰囲気中で加熱硬化させることで、図14(a)に示すように、基板101と支持基板201とが支柱120及び支柱220を介して固定される。
【0069】
続いて基板薄化工程から半導体デバイス分離工程までを、図14(b)及び図15に示すように、本発明の第1の実施形態と同様に行うことで、半導体素子102を有し、かつ基板101の両面に配線層104と裏面配線層404とを有する半導体デバイス110が得られる。
【0070】
本実施形態においては、基板101と支持基板201とが、その上にそれぞれ形成された支柱120及び支柱220を介して固定される。このため、第1の実施形態に係る製造方法に比べて接着面積を大きくすることができ、接着力が向上する。この結果、本実施形態は第1の実施形態と同様又はそれ以上の効果を奏する。
【0071】
(第3の実施形態)
本発明の第3の実施形態に係る半導体デバイスの製造方法について、図16〜図18を参照しながら説明する。
【0072】
まず、半導体素子形成工程から層間絶縁層形成工程までの工程を本発明の第1の実施形態と同様にして行い、図16(a)に示すような構造を得る。
【0073】
(貫通配線形成工程及び配線層形成工程)
次に、半導体素子102及び層間絶縁層103上に樹脂を塗布し、フォトリソグラフィー法により所望の形状のフォトレジスト(図示せず)を形成する。このフォトレジストは基板101の所望の位置に凹部304aを形成するためのマスクであり、凹部304aの形成工程に耐性があればよい。ここでは樹脂を塗布した後フォトリソグラフィー法により形成する例を示したが、例えばドライフィルムフォトレジストであってもよく、またスクリーン印刷法によって所望の形状のフォトレジスト700を形成してもよい。
【0074】
次に、基板101をエッチャー装置に導入する。ボッシュプロセスにより、フォトレジストが形成されている面から、図16(b)に示すように、基板101に凹部304aと、凹部304内に形成されたシリコン酸化膜からなる基板絶縁層303とを形成する。フォトレジストを有機溶剤により除去し、酸素プラズマ処理により基板101裏面を清浄にする。
【0075】
ここでは凹部304a及び基板絶縁層303の形成工程をボッシュプロセスとしたが、方法はこれに限定されない。例えば、レーザー加工、ブラスト加工、マイクロドリル加工、反応性イオンエッチング、ドライエッチング、ウェットエッチングにより基板101を除去し凹部304aを形成してもよい。この場合は、フォトレジスト700を有機溶剤により除去し、酸素プラズマ処理により基板101裏面を清浄にした後に、スパッタ成膜法、CVD法により基板絶縁層303を形成することができる。又は絶縁層の前駆体溶液を塗布し、硬化させて基板絶縁層303を形成してもよい。
【0076】
基板101及び層間絶縁層103を酸素プラズマ処理により清浄にした後、これを成膜装置内に導入する。成膜装置内を所望の真空度とし、基板101及び層間絶縁層103上の全面にTi、Cuをこの順に積層成膜し、Cu/Ti積層膜からなる給電層を形成する(図示せず)。なお、膜厚は特に限定されないが、例えばTi層が50nm、Cu層が300nmである。
【0077】
次に給電層上の全面に樹脂を塗布し、フォトリソグラフィー法により所望の形状のフォトレジスト(図示せず)を形成する。電解めっき法によりフォトレジスト開口部にCuめっきを形成し、有機溶剤及び酸素プラズマ処理によってフォトレジストを除去すると共にCuめっき及び給電層の表面を清浄にする。給電層のうち不要な部分をウェットエッチングにより除去し、図16(c)に示すように、所望の形状の貫通配線304及び配線層104を形成する。なお、この段階では貫通配線304は基板101を貫通していない。貫通配線304は、後に行われる基板101の薄化工程の結果、基板101を貫通する。
【0078】
(表面絶縁層形成工程)
基板101、配線層104、層間絶縁層103の上面を酸素プラズマ処理により清浄にした後、基板101、配線層104及び層間絶縁層103の上に、感光性を有するポリイミド樹脂を塗布し、乾燥させる。これを露光し、現像処理することで、図16(d)に示すように、開口部を有する表面絶縁層105を基板101、配線層104及び層間絶縁層103上に形成すると共に、基板貫通孔302内にポリイミド樹脂からなる支柱120を形成する。外観検査により基板101及び半導体素子102上に表面絶縁層105の開口部が形成されているのを確認した後、窒素雰囲気中で加熱処理を行い、表面絶縁層105を硬化させる。加熱処理温度は特に限定されないが、例えば、350℃で行われる。このようにして、図16(d)に示すように、多層配線層106が形成される。
【0079】
(多層配線層形成工程)
なお、本実施形態においては発明の理解を容易にするために層間絶縁層103及び配線層104を1層ずつ形成する例を示したが、これらを繰り返し積層していくことで複数の層間絶縁層103及び配線層104を有する多層配線層106を形成しても良い。
【0080】
(貼り合わせ工程)
支持基板形成工程は、本発明の第1の実施形態と同様に行うことができる。このようにして得られた支持基板201と基板101とを、図17(a),(b)に示すように貼り合わせる。
【0081】
(基板薄化工程)
次に、支持基板201にバックグラインドテープを貼り付け(図示せず)、バックグラインドテープを治具に固定する。半導体素子102を形成していない面より基板101をバックグラインド加工して、基板101を薄くする。支持基板201からバックグラインドテープを剥離する。バックグラインド加工した面をCMP加工し、基板101の半導体素子102が形成されていない面を平坦化する。その後、基板101裏面から反応性イオンエッチングにより基板101のシリコン及び基板絶縁層303を除去し、貫通配線304を露出させる。この結果、貫通配線304は基板101を貫通する。
【0082】
続いて図17(c)及び図18に示すように、裏面層間絶縁層形成工程から半導体デバイス分離工程までを本発明の第1の実施形態と同様に行うことで、半導体素子102を有し、かつ基板101の両面に配線層104と裏面配線層404とを有する半導体デバイス110が得られる。
【0083】
本実施形態においては、第2の実施形態に係る製造方法と同様、基板101と支持基板201との接着面積を大きくすることができ、接着力が向上する。この結果、本実施形態は第1の実施形態と同様又はそれ以上の硬化を奏する。
【0084】
(第4の実施形態)
本発明の第4の実施形態に係る半導体デバイスの製造方法を、図19及び図20を参照しながら説明する。
【0085】
まず、半導体素子形成工程から基板薄化工程までを本発明の第1の実施形態と同様に行い、図19(a)に示すような構造を得る。
【0086】
(貫通配線形成工程)
次に、基板101の、半導体素子102が形成されていない面に樹脂を塗布し、フォトリソグラフィー法により所望の形状のフォトレジスト(図示せず)を形成する。
【0087】
このフォトレジストは基板101に形成する基板貫通孔302を形成するためのマスクであり、基板貫通孔302を形成する工程に耐性があればよい。ここでは樹脂を塗布し、フォトリソグラフィー法により形成する例を示したが、例えばドライフィルムフォトレジストであってもよい。
【0088】
次に、基板101及び支持基板201をエッチャー装置に導入する。ボッシュプロセスによって図19(b)に示すように基板101及びエポキシ樹脂からなる支柱220の一部を除去し、基板貫通孔302と基板貫通孔302の側面に形成されたシリコン酸化膜からなる基板絶縁層303とを形成する。フォトレジストを有機溶剤とアンモニアを含むアルカリ洗浄液により除去し、基板101裏面を清浄にする。
【0089】
ここでは基板貫通孔形成工程をボッシュプロセスとしたが、方法はこれに限定されない。例えば、レーザー加工、ブラスト加工、マイクロドリル加工、反応性イオンエッチング、ドライエッチング、ウェットエッチングにより基板101を除去し基板貫通孔302を形成してもよい。この場合は、フォトレジストを有機溶剤により除去し、アンモニアを含むアルカリ洗浄液により基板101の裏面を清浄にした後に、スパッタ成膜法、CVD法により基板絶縁層303を形成することができる。又は絶縁層の前駆体溶液を塗布し、硬化させて基板絶縁層303を形成してもよい。
【0090】
(裏面層間絶縁層)
続いて、基板101の裏面及び基板貫通孔302を酸素プラズマ処理により清浄にした後、基板101の裏面及び基板貫通孔302上に、感光性を有するポリイミド樹脂を塗布し、乾燥させる。これを露光し、現像処理することにより、図19(c)に示すように開口部を有する裏面層間絶縁層403を基板101の裏面に形成すると共に、エポキシ樹脂からなる支柱220の底面にポリイミド樹脂からなる支柱120を形成する。外観検査により裏面層間絶縁層403の開口を確認した後、窒素雰囲気中で加熱処理をし、裏面層間絶縁層403を硬化させる。加熱処理温度は特に限定されないが、例えば、350℃で行われる。
【0091】
以後は図20(a),(b)に示すように、裏面配線層形成工程から半導体デバイス分離工程までを本発明の第1の実施形態と同様に行うことで、半導体素子102を有し、かつ基板101の両面に配線層104と裏面多層配線層406とを有する半導体デバイス110が得られる。
【0092】
本実施形態においては、支持基板201上に形成したエポキシ樹脂からなる支柱220と、基板101の裏面から形成したポリイミド樹脂からなる支柱120とで、基板101と支持基板201とを固定することができる。第1乃至第3の実施形態にかかる製造方法に比べて基板101と支柱120、支柱120と支柱220との接着面積が大きくなるため接着強度が向上し、第1乃至第3の実施形態と同様又はそれ以上の効果を奏する。
【0093】
(第5の実施形態)
本発明の第5の実施形態に係る半導体デバイスの製造方法について、図21〜図23を参照しながら説明する。
【0094】
まず、半導体素子形成工程から層間絶縁層形成工程までを本発明の第1の実施形態と同様に行い、図21(a)に示す構造を得る。
【0095】
(配線層形成工程)
基板101、半導体素子102及び層間絶縁層103の表面を酸素プラズマ処理により清浄にした後、これを成膜装置内に導入する。成膜装置内を所望の真空度にし、基板101、半導体素子102及び層間絶縁層103上の全面にTi、Cuをこの順に積層成膜して、Cu/Ti積層膜からなる給電層(図示せず)を形成する。膜厚は特に限定されないが、例えばTi層が50nm、Cu層が300nmである。
【0096】
給電層上に樹脂を塗布し、フォトリソグラフィー法により所望の形状のフォトレジスト(図示せず)を形成する。電解めっき法によりフォトレジスト開口部にCuめっきを形成した後に、有機溶剤及び酸素プラズマ処理によってフォトレジストを除去する。Cuめっき及び給電層の表面を清浄にし、給電層の不要な部分をウェットエッチングにより除去する。このようにして、図21(b)に示すように、所望の形状の配線層104及び金属支柱121を形成する。
【0097】
次に、多層配線層形成工程及び表面絶縁層形成工程を本発明の第1の実施形態と同様に行い、図21(c)に示す構造とする。
【0098】
(支持基板形成工程)
支持基板201として、ここでは0.5mm厚のガラスを用いる。ガラスを洗浄し、この表面に、感光性を有するポリイミド樹脂を塗布し、乾燥させる。これを露光し、現像処理することにより、支持基板201上に所望の形状の保護樹脂層230を形成する。支持基板201上の保護樹脂層230の形状は、基板101上に形成する半導体素子102及び多層配線層106の形状に対応している。外観検査後、窒素雰囲気中で加熱処理をし、保護樹脂を硬化させる。加熱処理温度は特に限定されないが、例えば350℃で行われる。
【0099】
支持基板201及び保護樹脂層230上に、感光性を有するエポキシ樹脂を塗布し、乾燥させる。これを露光し、現像処理することにより、支持基板201上に所望の形状の支柱220を形成する。エポキシ樹脂からなる支柱220は、基板101上に形成した半導体素子102及び多層配線層106を除く領域に対応する位置に配置される。
【0100】
(貼り合わせ工程)
外観検査後、基板101上に形成した半導体素子102及び多層配線層106と、支持基板201上の保護樹脂層230が接し、かつ基板101上に形成されている金属支柱121と支持基板201上に形成されているエポキシ樹脂からなる支柱220とが接するように、両者を貼り合わせる。これを窒素雰囲気中で加熱硬化させることで、図21(d)に示すように、基板101と支持基板201とが固定される。なお、本実施形態においては金属支柱121とエポキシ樹脂からなる支柱220との界面に金属拡散層231が形成される。このようにすることで、接着強度がさらに向上する。
【0101】
基板薄化工程から裏面絶縁層形成工程までを本発明の第1の実施形態と同様にして行い、図22(a)に示す構造とする。
【0102】
(半導体デバイス分離工程)
続いて、樹脂を基板101の半導体素子102が形成されていない面に塗布し、フォトリソグラフィー法により裏面多層配線層406を保護するような形状のフォトレジスト(図示せず)を形成する。次にダイシング加工により、図22(b)に示すように基板101及び金属支柱121の一部を除去する。さらにウェットエッチングにより、図22(c)に示すように金属支柱121及び金属拡散層231を除去する。
【0103】
なお、基板101及び金属支柱121の一部を除去する工程をここではダイシング加工により行ったが、方法はこれに限定されない。例えばレーザー加工、ブラスト加工、マイクロドリル加工、反応性イオンエッチング、ドライエッチング、ウェットエッチングとしてもよく、またこれらを組み合わせて用いてもよい。
【0104】
フォトレジストを有機溶剤により除去し、酸素プラズマ処理により基板101の裏面を清浄にする。酸素プラズマ処理の際、基板101と除去されず残存する支柱220との間に応力が発生し、両者の間で剥離が生じる。このため基板101を支柱220及び支持基板201から容易に分離することができる。このようにして、図23に示すように、半導体素子102を有し、かつ基板101の両面に配線層104と裏面配線層404とを有する半導体デバイス110が得られる。
【0105】
本実施形態においては、Cuめっきからなる金属支柱121とエポキシ樹脂からなる支柱220とが接合され、さらにその界面に金属拡散層231が形成される。このため、基板101又は支持基板201の一方のみに支柱220を形成して貼り合わせた場合に比べて接着面積を大きくできるだけでなく、金属拡散層231を形成することで接着強度をさらに向上させることができる。よって、本実施形態に係る製造方法は第1乃至第4の実施形態と同様又はそれ以上の効果を奏する。
【0106】
(第6の実施形態)
本発明の第6の実施形態に係る半導体デバイスの製造方法を、図24〜図27を参照しながら説明する。
【0107】
まず、半導体素子形成工程から層間絶縁層形成工程までを本発明の第1の実施形態と同様に行い、図24(a)に示す構造を得る。
【0108】
(貫通配線形成工程及び配線層形成工程)
基板101及び層間絶縁層103上に樹脂を塗布し、フォトリソグラフィー法により所望の形状のフォトレジスト(図示せず)を形成する。このフォトレジストは、基板101に凹部304aを形成する際のマスクとして用いられる。
【0109】
次に、この基板101をエッチャー装置に導入する。ボッシュプロセスにより、図24(b)に示すように、基板101に凹部304aと凹部304a側面に形成されたシリコン酸化膜からなる基板絶縁層303とを形成する。フォトレジスト700を有機溶剤により除去し、酸素プラズマ処理により基板101及び層間絶縁層103を清浄にする。
【0110】
基板101及び層間絶縁層103を酸素プラズマ処理により清浄にした後、成膜装置内に導入する。成膜装置内を所望の真空度とし、基板101及び層間絶縁層103上の全面にTi、Cuをこの順に積層成膜し、Cu/Ti積層膜からなる給電層(図示せず)を形成する。膜厚は特に限定されないが、例えばTi層が50nm、Cu層が300nmである。
【0111】
次に、給電層上の全面に樹脂を塗布し、フォトリソグラフィー法により所望の形状のフォトレジスト(図示せず)を形成する。電解めっき法によりフォトレジスト開口部にCuめっき104aを形成した後に、有機溶剤及び酸素プラズマ処理によってフォトレジストを除去する。Cuめっき104a及び給電層の表面を清浄にした後。給電層の不要な部分をウェットエッチングにより除去する。このようにして、図24(c)に示すように、所望の形状の貫通配線304、配線層104及び金属支柱121を形成する。
【0112】
(表面絶縁層形成工程)
基板101、配線層104及び層間絶縁層103の上面を酸素プラズマ処理により清浄にした後、配線層104及び層間絶縁層103の上に、感光性を有するポリイミド樹脂を塗布し、乾燥させる。これを露光し、現像処理することにより、図24(d)に示すように開口部を有する表面絶縁層105を基板101、配線層104及び層間絶縁層103上に形成する。外観検査により基板101及び半導体素子102上に表面絶縁層105の開口部が形成されているのを確認した後に、窒素雰囲気中で加熱処理をし、表面絶縁層105を硬化させる。加熱処理温度は特に限定されないが、例えば、350℃で行われる。このようにして、図24(d)に示すように、多層配線層106が形成される。
【0113】
なお、ここでは発明の理解を容易にするために配線層104を1層のみ形成する例を示したが、層間絶縁層103及び配線層104を繰り返し積層し、複数の層間絶縁層103及び配線層104を有する多層配線層106を形成しても良い。
【0114】
図25(a)及び図25(b)に示すように、支持基板形成工程を本発明の第5の実施形態と同様に、貼り合わせ工程から裏面絶縁層形成工程までの工程を本発明の第3の実施形態と同様に行い、図25(c)に示すような構造とする。ここで、本実施形態においては、エポキシ樹脂からなる支柱220と金属支柱121との間に金属拡散層231が形成される。
【0115】
(半導体デバイス分離工程)
半導体素子102を形成していない面の基板101裏面に樹脂を塗布し、フォトリソグラフィー法により裏面多層配線を保護するような形状のフォトレジスト(図示せず)を形成する。裏面層間絶縁層403の一部を図26(a)に示すように取り除いた後、図27に示すように、ウェットエッチングによって金属支柱121及び金属拡散層231を除去する。フォトレジストを有機溶剤により除去し、酸素プラズマ処理により基板101裏面を清浄にする。この際、酸素プラズマ処理によって、基板101と除去されず残存する支柱220との間に応力が発生し、基板101と除去されず残存している支柱220との間で剥離が生じる。このため基板101を支柱220及び支持基板201から容易に分離することができる。図27に示すように基板101と支持基板201とを分離し、半導体素子102を有し、かつ基板101の両面に配線層104と裏面配線層404とを有する半導体デバイス110が得られる。
【0116】
本実施形態においては、本発明の第5の実施形態と同様、基板101又は支持基板201の一方のみに支柱220を形成して貼り合わせた場合に比べて接着面積を大きくでき、さらに金属拡散層231を形成することで接着強度をさらに向上させることができる。よって、本実施形態に係る製造方法は第1乃至第5の実施形態と同様又はそれ以上の効果を奏する。
【0117】
(第7の実施形態)
本発明の第7の実施形態に係る半導体デバイスの製造方法について、図28〜図30を参照しながら説明する。
【0118】
まず、半導体素子形成工程から基板薄化工程までを本発明の第5の実施形態と同様に行い、図28(a)に示す構造を得る。
【0119】
(貫通配線形成工程)
基板101の半導体素子102が形成されていない面に樹脂を塗布し、フォトリソグラフィー法により所望の形状のフォトレジスト(図示せず)を形成する。このフォトレジストは基板101に基板貫通孔302を形成する際にマスクとして用いられる。ここでは樹脂を塗布した後フォトリソグラフィー法によりフォトレジストを形成したが、フォトレジスト700は基板貫通孔302の形成工程に耐性があればよく、限定されない。例えば、ドライフィルムフォトレジストであってもよい。
【0120】
次に、基板101及び支持基板201をエッチャー装置に導入する。ボッシュプロセスにより、基板101及びCuめっきからなる金属支柱121の一部を除去し、図28(b)に示すように、基板101に、貫通配線304を形成する基板貫通孔302と基板貫通孔302側面に形成されたシリコン酸化膜からなる基板絶縁層303とを形成する。フォトレジストを有機溶剤により除去し、酸素プラズマ処理により基板101の裏面を清浄にする。
【0121】
ここでは基板貫通孔形成工程をボッシュプロセスとしたが、方法はこれに限定されない。例えば、レーザー加工、ブラスト加工、マイクロドリル加工、反応性イオンエッチング、ドライエッチング、ウェットエッチングにより基板101の一部を除去し基板貫通孔302を形成してもよい。この場合は、フォトレジストを有機溶剤により除去し、酸素プラズマ処理により基板101の裏面を清浄にした後に、スパッタ成膜法、CVD法により基板絶縁層303を形成することができる。又は絶縁層の前駆体溶液を塗布し、硬化させて基板絶縁層303を形成してもよい。続いて、先に述べた実施形態と同様にして、図28(b)に示すように貫通配線304を形成する。
【0122】
(裏面層間絶縁層形成工程)
基板101の裏面を酸素プラズマ処理により清浄にした後、基板101の裏面及び基板貫通孔302上に、感光性を有するポリイミド樹脂を塗布し、乾燥させる。これを露光し、現像処理することにより、図28(c)に示すように、開口部を有する裏面層間絶縁層403を基板101の裏面に形成する。裏面層間絶縁層403の開口部が基板101及び基板貫通孔302上に形成されていることを外観検査により確認した後、窒素雰囲気中で加熱処理を行い、裏面層間絶縁層403を硬化させる。加熱処理温度は特に限定されないが、例えば、350℃である。
【0123】
(裏面配線層形成工程)
基板101の裏面及び裏面層間絶縁層403を酸素プラズマ処理により清浄にした後、成膜装置内に導入する。成膜装置内を所望の真空度とし、基板101の裏面及び裏面層間絶縁層403上の全面にTi、Cuをこの順に積層成膜し、Cu/Ti積層膜からなる給電層(図示せず)を形成する。膜厚は特に限定されないが、例えばTi層が50nm、Cu層が300nmである。
【0124】
給電層上に樹脂を塗布し、フォトリソグラフィー法により所望の形状のフォトレジスト(図示せず)を形成する。電解めっき法によりフォトレジスト開口部にCuめっきを形成した後に、有機溶剤及び酸素プラズマ処理によってフォトレジストを除去すると共に、Cuめっき及び給電層表面を清浄にする。給電層のうち不要な部分をウェットエッチングにより除去し、図29(a)に示すように、所望の形状の裏面配線層404を形成する。
【0125】
図29(b)及び図30に示すように、裏面配線層形成工程から裏面絶縁層形成工程までの工程を本発明の第1の実施形態と同様に行い、半導体デバイス分離工程を本発明の第6の実施形態と同様に行うことで、半導体素子102を有し、かつ基板101の両面に配線層104と裏面配線層404とを有する半導体デバイス110が得られる。
【0126】
本実施形態では、本発明の第5の実施形態と同様、基板101又は支持基板201の一方のみに支柱220を形成して貼り合わせた場合に比べて接着面積を大きくでき、さらに金属拡散層231を形成することで接着強度をさらに向上させることができる。よって、本実施形態に係る製造方法は第1乃至第6の実施形態と同様又はそれ以上の効果を奏する。
【0127】
本発明の第8の実施形態に係る半導体デバイスの製造方法について、図31〜図33を参照しながら説明する。
【0128】
まず、半導体素子形成工程から基板薄化工程までの工程を第1の実施形態と同様に行い、図31(a)に示す構造を得る。
【0129】
(貫通配線形成工程)
基板101の、半導体素子102が形成されていない面に樹脂を塗布し、フォトリソグラフィー法により所望の形状のフォトレジスト(図示せず)を形成する。このフォトレジストは、基板101に基板貫通孔302を形成する際のマスクである。ここでは樹脂を塗布してからフォトリソグラフィー法により形成する方法を示したが、基板貫通孔302の形成工程に対して耐性があればよく、例えば、ドライフィルムフォトレジストであってもよい。
【0130】
固定されている基板101及び支持基板201をエッチャー装置に導入する。ボッシュプロセスにより基板101及びエポキシ樹脂からなる支柱220の一部を除去し、図31(b)に示すように、貫通配線304を形成する基板貫通孔302と、基板貫通孔302側面に形成されたシリコン酸化膜からなる基板絶縁層303とを形成する。フォトレジストを有機溶剤と、アンモニアを含むアルカリ洗浄液と、により除去し、基板101の裏面を清浄にする。
【0131】
ここでは基板貫通孔302及び基板絶縁層303の形成工程をボッシュプロセスとしたが、方法はこれに限定されない。例えば、レーザー加工、ブラスト加工、マイクロドリル加工、反応性イオンエッチング、ドライエッチング、ウェットエッチングにより基板101を除去し基板貫通孔302を形成してもよい。この場合は、フォトレジスト700を有機溶剤と、アンモニアを含むアルカリ洗浄液とにより除去し、基板101の裏面を清浄にした後に、スパッタ成膜法、CVD法により基板絶縁層303を形成することができる。又は絶縁層の前駆体溶液を塗布し、硬化させて基板絶縁層303を形成してもよい。
【0132】
(裏面層間絶縁層)
基板101の裏面及び基板貫通孔302を酸素プラズマ処理により清浄にした後、基板101の裏面及び基板貫通孔302上に、感光性を有するポリイミド樹脂を塗布し、乾燥させる。これを露光し、現像処理することにより、図31(c)に示すように、開口部を有する裏面層間絶縁層403を基板101の裏面に形成する。裏面層間絶縁層403の開口部が基板101及び基板貫通孔302上に形成されていることを外観検査により確認した後、窒素雰囲気中で加熱処理を行い、裏面層間絶縁層403を硬化させる。加熱処理温度は特に限定されないが、例えば、350℃である。
【0133】
(裏面配線層)
基板101の裏面及び裏面層間絶縁層403を酸素プラズマ処理により清浄にした後、成膜装置内に導入する。成膜装置内を所望の真空度とし、基板101の裏面及び裏面層間絶縁層403上の全面にTi、Cuをこの順に積層成膜し、Cu/Ti積層膜からなる給電層(図示せず)を形成する。膜厚は限定されないが、例えばTi層が50nm、Cu層が300nmである。
【0134】
給電層上に樹脂を塗布し、フォトリソグラフィー法により所望の形状のフォトレジスト(図示せず)を形成する。電解めっき法によりフォトレジスト開口部にCuめっきを形成した後に、有機溶剤及び酸素プラズマ処理によってフォトレジストを除去すると共に、Cuめっき及び給電層の表面を清浄にする。給電層のうち不要な部分をウェットエッチングにより除去し、所望の形状の裏面配線層404及び金属支柱121を形成する。裏面層間絶縁層形成工程から裏面絶縁層形成工程までの工程を本発明の第1の実施形態と同様に行い、図32(a)に示す構造を得る。この過程において、金属支柱121とエポキシ樹脂からなる支柱220との界面には、金属拡散層231が形成される。
【0135】
(半導体デバイス分離工程)
基板101の、半導体素子102が形成されていない面に樹脂を塗布し、フォトリソグラフィー法により裏面多層配線を保護するような形状のフォトレジスト(図示せず)を形成する。次に、図32(b)に示すように、ウェットエッチングによって金属支柱121及び金属拡散層231を除去する。フォトレジストを有機溶剤により除去し、酸素プラズマ処理により基板101裏面を清浄にする。この際、酸素プラズマ処理によって、基板101と除去されず残存している支柱220との間に応力が発生し、基板101と支柱220との間で剥離が生じる。このため基板101と支持基板201とを容易に分離することができる。このようにして、図33に示すように半導体素子102を有し、かつ基板101の両面に配線層104と裏面配線層404とを有する半導体デバイス110が得られる。
【0136】
本実施形態においては、本発明の第5の実施形態と同様、基板101又は支持基板201の一方のみに支柱220を形成して貼り合わせた場合に比べて接着面積を大きくでき、さらに金属拡散層231を形成することで接着強度をさらに向上させることができる。よって、本実施形態に係る製造方法は第1乃至第7の実施形態と同様又はそれ以上の効果を奏する。
【0137】
(第9の実施形態)
本発明の第9の実施形態に係る半導体デバイスの製造方法について、図34〜図37を参照しながら説明する。
【0138】
半導体素子形成工程から表面絶縁層形成工程までの工程は、本発明の第1の実施形態と同様に行うことができる。
【0139】
(支持基板形成工程)
本実施形態においては、支持基板201として、アルカリ金属を含有するガラスを用いる。支持基板201の厚さは0.5mmである。支持基板201を洗浄した後、支持基板201全面に樹脂を塗布し、フォトリソグラフィー法により図34(a)に示すように所望の形状のフォトレジスト703を形成する。このフォトレジスト703をマスクとして、フッ酸を含むエッチング液により支持基板201をエッチング加工する。フォトレジスト703を有機溶剤により除去し、酸素プラズマ処理により支持基板201裏面を清浄にする。このようにして、図34(b)に示すように、支持基板201上に、支持基板201と同一材料で構成される支柱220を形成する。
【0140】
支持基板201及び支柱220の上に、感光性を有するポリイミド樹脂を塗布し、乾燥させる。これを露光し、現像処理することにより、図34(c)に示すように、支持基板201上に所望の形状の保護樹脂層230を形成する。保護樹脂層230の形状は、基板101上に形成される半導体素子102及び多層配線層106の形状に対応している。外観検査後、窒素雰囲気中で加熱処理を行い、保護樹脂層230を硬化させる。加熱処理温度は限定されないが、例えば350℃である。
【0141】
なお、ここでは保護樹脂層230をフォトリソグラフィー法により形成する例を示したが、支持基板201及び支柱220上の全面にポリイミド樹脂からなる層を形成し、硬化させた後に支柱220上に形成されたポリイミド樹脂を除去して、図34(c)に示す構造としてもよい。
【0142】
(貼り合わせ工程)
外観検査後、図35(a)及び図35(b)に示すように、基板101上に形成した半導体素子102及び多層配線層106と、支持基板201上の保護樹脂層230が接し、かつ基板101と、支持基板201に形成されている支柱220とが接するように、両者を貼り合わせる。基板101側を陽極、支持基板201側を陰極とし、加熱した状態で電圧を印加することにより、基板101と支持基板201とを陽極接合により固定する。
【0143】
基板薄化工程から裏面絶縁層形成工程までの工程を本発明の第1の実施形態と同様にして行い、図35(c)に示す構造を得る。
【0144】
(半導体デバイス分離工程)
基板101の、半導体素子102が形成されていない面に樹脂を塗布し、フォトリソグラフィー法により裏面多層配線層406を保護するような形状のフォトレジスト(図示せず)を形成する。ダイシング加工により、基板101の一部と、支持基板201と同一材料で形成されている支柱220の一部とを、図36(a)に示すように除去する。さらにウェットエッチングにより、図36(b)に示すように残りの支柱220を除去する。フォトレジストを有機溶剤により除去し、酸素プラズマ処理により基板101裏面を清浄にする。この際、酸素プラズマ処理によって、基板101と支柱220との間に応力が発生し、剥離が生じる。このため、基板101と支持基板201とを分離することが容易となる。このようにして、図37に示すように、半導体素子102を有し、かつ基板101の両面に配線層104と裏面配線層404とを有する半導体デバイス110が得られる。
【0145】
本実施形態においては支持基板201と支柱220とが一体であり、さらに基板101と支柱220との間は陽極接合により強固に接着されるため、基板101と支持基板201とをより強固に固定することができる。よって、本実施形態に係る製造方法は第1乃至第8の実施形態と同様又はそれ以上の効果を奏する。
【0146】
(第10の実施形態)
本発明の第10の実施形態に係る半導体デバイスの製造方法について、図38〜図39を参照しながら説明する。
【0147】
半導体素子形成工程から基板薄化工程までの工程は、本発明の第5の実施形態と同様に行うことができる。
【0148】
(薄膜素子形成工程)
本実施形態では図38(a)に示すように、基板101の半導体デバイス102が形成されている面とは反対側の面に、薄膜素子402が形成される。ここでは、薄膜素子402として薄膜キャパシタを形成する例を示して説明する。ただし、これは発明の理解を容易にするための例示であり、本発明の範囲はこれに限定されるものではない。
【0149】
基板101を洗浄し、成膜装置内に導入する。成膜装置内を所望の真空度とし、基板101全面に下部電極、誘電体、上部電極をこの順に積層成膜する。各層の材質は、例えば下部電極としてTaとPtとの積層膜、誘電体としてチタン酸ストロンチウム、上部電極としてPtを用いることができる。ここで、誘電体膜を形成するチタン酸ストロンチウムの比誘電率を高くするために、チタン酸ストロンチウムの成膜工程は基板101を加熱した状態で行うことが好ましい。温度は限定されないが、例えば400℃である。なお、ここで図38(a)に示すように、Cuめっきからなる金属支柱121とエポキシ樹脂からなる支柱220との界面に、金属拡散層231を形成してもよい。
【0150】
次に、Pt上部電極上に所望のパターンのフォトレジスト(図示せず)を形成した後に、基板101をエッチャー装置に導入する。エッチングによって不要な上部電極を除去した後、フォトレジストを有機溶剤と酸素プラズマによって除去することでPt上部電極パターン(図示せず)を得る。
【0151】
薄膜素子402を構成するチタン酸ストロンチウム誘電体及びPt/Ta下部電極もPt上部電極と同様に、フォトレジストの形成、エッチングによる所望のパターンの形成及びフォトレジストの除去を繰り返すことで、薄膜キャパシタからなる薄膜素子402を形成する。ここで、エッチング方法は電極あるいは誘電体材料によって変えることが望ましい。なお、エッチングはウェットエッチングであってもよく、ドライエッチングであってもよい。
【0152】
続いて、図38(b)及び(c)並びに図39(a)及び(b)に示すように、裏面層間絶縁層形成工程から半導体デバイス分離工程までの工程を、本発明の第5の実施形態と同様に行う。このようにして、基板101の一方の面に半導体素子102及び配線層104を、他方の面に薄膜素子402及び裏面配線層404を有する半導体デバイス115が得られる。
【0153】
本実施形態によれば、基板101の半導体素子102が形成されていない面に、薄膜素子402を集積化することが可能となる。このため、従来の半導体デバイスにさらに機能を付加して高機能化し、かつ小型化することができる。
【0154】
なお、ここでは貫通配線304を形成する前に薄膜素子402を形成する例を示したが、貫通配線304を形成したあとで薄膜素子402を形成してもよい。ただし、高誘電率の誘電体薄膜を有する薄膜キャパシタを形成するには、貫通配線304を形成する前に薄膜素子402を形成することが好ましい。
【0155】
(第11の実施形態)
本発明の第11の実施形態に係る積層化半導体デバイスの製造方法について、図40を参照しながら説明する。
【0156】
積層化半導体デバイス500を構成する個々の半導体デバイスは、本発明の第1〜第10の実施形態に係る製造方法と同様の方法により製造される。これらは図40に示すように複数段積層され、接続材800で接続される。複数の半導体デバイスと配線基板600とを電気的に接続することで、積層化半導体デバイス500が得られる。
【0157】
本実施形態では、本発明の第1〜第10の実施形態に係る半導体デバイスが複数積層され、接続される。各半導体デバイスは、半導体素子102を有し、かつ基板101の両面に配線層104と裏面配線層404とを有する。これらの半導体デバイスは、ワイヤボンディング等の方法によることなく3つ以上を積層して接続することができるため、従来の積層化半導体デバイスに比べて小型化が可能となる。
【0158】
(その他の実施形態)
以上、本発明について実施形態を示しながら詳細に説明したが、これらは例示であり、本発明の範囲が以上の実施形態に限定されるものではない。以下、本発明の実施形態の変形例について述べる。
【0159】
貫通配線304を形成する工程について、基板101の半導体素子102が形成されている面から形成する工程と、その反対側の面から形成する工程とそれぞれについて述べた。前者では基板101上に半導体素子102を形成した後、貫通配線304を形成する工程について述べたが、半導体素子102を形成する前に貫通配線304を形成してもよく、また貫通配線304上に半導体素子102を形成してもよい。一方、後者では裏面層間絶縁層403を形成する前に貫通配線304を形成する工程について述べたが、裏面層間絶縁層403を形成した後に貫通配線304を形成してもよい。
【0160】
層間絶縁層103、表面絶縁層105、裏面層間絶縁層403及び裏面絶縁層405の形成方法として、感光性を有するワニス状の前駆体溶液を塗布しフォトリソグラフィー法により所望の形状を形成する方法について述べたが、各絶縁層の形成方法はこれに限定されない。例えば、感光性を有する絶縁性のシートを形成又は貼り付けた後、フォトリソグラフィー法によって所望のパターン形状とし、各絶縁層を形成してもよい。
【0161】
裏面層間絶縁層403については、絶縁層を全面に形成したあとに、レーザー加工、ブラスト加工、マイクロドリル加工、反応性イオンエッチング、ドライエッチング、ウェットエッチングのいずれかによって絶縁層の不要な部分を除去し、所望の形状の裏面層間絶縁層403を形成してもよい。
【0162】
層間絶縁層103、表面絶縁層105、裏面層間絶縁層403及び裏面絶縁層405の形成工程について、感光性を有するポリイミド樹脂を塗布する方法を例示したが、樹脂はポリイミドに限定されない。例えば、BCB樹脂(ベンゾシクロブテン)、PBO樹脂(ポリベンゾオキサゾール)、フェノール樹脂、エポキシ樹脂を塗布してもよい。又は、これらを含有するシート材料を用い、これを加工して各絶縁層を形成してもよい。
【0163】
各実施形態では電解めっき法により形成される給電層としてCu/Ti積層膜を例示したが、給電層はこれに限定されない。特にTiは、給電層としての機能を主に発揮するCu層と基板101との密着性を高める為に配置される密着層であり、同様の機能を有するものであればTiに限定されない。例えば密着層は、Ta、Cr、Mo、Al、Ni、W、又はこれらを含む化合物であってもよい。
【0164】
各実施形態では基板101の裏面に、裏面層間絶縁層403、裏面配線層404、裏面絶縁層405、薄膜キャパシタや薄膜抵抗等の薄膜素子402を形成する例を示したが、目的に応じて他の層や電気素子を形成してもよい。例えば、裏面配線層404でインダクタを形成してもよい。
【0165】
上記の実施形態の一部又は全部は、例えば以下の付記のようにも記載されうるが、以下には限定されない。
【0166】
(付記1)
基板の一方の面に第1の半導体素子を形成する工程と、
前記第1の半導体素子上に第1の配線層を形成する工程と、
支持基板上に保護樹脂層を形成する工程と、
前記第1の配線層と前記保護樹脂層とが接触するように、前記支持基板を前記基板に支柱を介して固定する工程と、
前記基板の他方の面側に第2の配線層を形成する工程と、
前記基板の一部及び前記支柱の一部又は全部を除去して前記基板と前記支持基板とを分離する工程と、
を含むことを特徴とする半導体デバイスの製造方法。
【0167】
(付記2)
前記基板の前記他方の面に第2の半導体素子を形成する工程をさらに含み、
前記第2の配線層は前記第2の半導体素子上に形成される、
ことを特徴とする付記1に記載の半導体デバイスの製造方法。
【0168】
(付記3)
前記支柱は、前記基板の前記第1の配線層が形成されている面上の領域であって前記半導体素子又は前記第1の配線層が形成されている領域以外の領域に配置される、
ことを特徴とする付記1又は2に記載の半導体デバイスの製造方法。
【0169】
(付記4)
前記支柱は樹脂を含有する樹脂部を有し、
前記支柱は前記樹脂部と前記基板とが接触するように配置される、
ことを特徴とする付記1乃至3のいずれか1つに記載の半導体デバイスの製造方法。
【0170】
(付記5)
前記支柱は前記基板の前記第1の配線層が形成されている面又は前記支持基板の前記保護樹脂層が形成されている面のいずれかに形成される、
ことを特徴とする付記1乃至4のいずれか1つに記載の半導体デバイスの製造方法。
【0171】
(付記6)
前記基板の一部及び前記支柱の一部又は全部を除去して前記基板と前記支持基板とを分離する工程は、前記基板の一部及び前記支柱の一部又は全部が除去された後、前記基板と前記支柱との間に応力を発生させて前記基板と前記支柱とを分離する工程を含む、
ことを特徴とする付記1乃至5のいずれか1つに記載の半導体デバイスの製造方法。
【0172】
(付記7)
前記基板の一部及び前記支柱の一部又は全部を除去して前記基板と前記支持基板とを分離する工程は、前記基板の一部及び前記支柱の一部又は全部が除去された後、加熱及び冷却によって前記基板と前記支柱との間に応力を発生させて前記基板と前記支柱とを分離する工程を含む、
ことを特徴とする付記1乃至6のいずれか1つに記載の半導体デバイスの製造方法。
【0173】
(付記8)
前記基板及び前記支柱の少なくとも一部を除去して前記基板と前記支持基板とを分離する工程は、前記基板及び前記支柱の少なくとも一部又は全部が除去された後、プラズマ処理によって前記基板と前記支柱との間に応力を発生させて前記基板と前記支柱とを分離する工程を含む、
ことを特徴とする付記1乃至7のいずれか1つに記載の半導体デバイスの製造方法。
【0174】
(付記9)
前記保護樹脂層は前記第1の配線層よりも小さい弾性率を有する、
ことを特徴とする付記1乃至8のいずれか1つに記載の半導体デバイスの製造方法。
【0175】
(付記10)
前記支柱は前記支持基板上に前記支持基板と同一の材料で形成される、
ことを特徴とする付記1乃至9のいずれか1つに記載の半導体デバイスの製造方法。
【0176】
(付記11)
前記支持基板を前記基板に支柱を介して固定する工程は陽極接合により行われる、
ことを特徴とする付記1乃至10のいずれか1つに記載の半導体デバイスの製造方法。
【0177】
(付記12)
前記基板はシリコン又はガラスのいずれか一方で形成されており、
前記支持基板はシリコン又はガラスのいずれか一方であって前記基板とは異なる材料で形成されている、
ことを特徴とする付記1乃至11のいずれか1つに記載の半導体デバイスの製造方法。
【0178】
(付記13)
前記基板はシリコンで形成されている、
ことを特徴とする付記1乃至12のいずれか1つに記載の半導体デバイスの製造方法。
【0179】
(付記14)
前記基板はシリコンで形成されており、
前記支持基板はアルカリ金属若しくはアルカリ土類金属又はその両方を含むガラスで形成されている、
ことを特徴とする付記1乃至13のいずれか1つに記載の半導体デバイスの製造方法。
【0180】
(付記15)
前記基板の前記第1の配線層が形成される面に金属部を形成する工程をさらに含み、
前記支柱は前記金属部と接するように配置される、
ことを特徴とする付記1乃至9のいずれか1つに記載の半導体デバイスの製造方法。
【0181】
(付記16)
前記支柱と前記金属部との界面に金属拡散層を形成する工程をさらに含む、
ことを特徴とする付記15に記載の半導体デバイスの製造方法。
【0182】
(付記17)
前記金属部と前記支柱との接触面は、前記基板の前記第1の配線層が形成される面よりも高い位置に配置される、
ことを特徴とする付記15又は16に記載の半導体デバイスの製造方法。
【0183】
(付記18)
前記金属部と前記基板との接触面は、前記基板の前記第1の配線層が形成される面よりも低い位置に配置される、
ことを特徴とする付記15乃至17のいずれか1つに記載の半導体デバイスの製造方法。
【0184】
(付記19)
前記金属部は銅を含む、
ことを特徴とする付記15乃至18のいずれか1つに記載の半導体デバイスの製造方法。
【0185】
(付記20)
付記1乃至19のいずれか1つに記載の製造方法により得られた半導体デバイスを含む複数の半導体デバイスが積層される、
ことを特徴とする積層化半導体デバイスの製造方法。
【符号の説明】
【0186】
101: 基板
102: 半導体素子
103: 層間絶縁層
104a:Cuめっき
104: 配線層
105: 表面絶縁層
106: 多層配線層
110: 半導体デバイス
115: 半導体デバイス
120: 支柱
121: 金属支柱
201: 支持基板
220: 支柱
230: 保護樹脂層
231: 金属拡散層
302: 基板貫通孔
303: 基板絶縁層
304: 貫通配線
304a:凹部
402: 薄膜素子
403: 裏面層間絶縁層
404a:Cuめっき
404: 裏面配線層
405: 裏面絶縁層
406: 裏面多層配線層
500: 積層化半導体デバイス
600: 配線基板
700,701,702,703: フォトレジスト
800: 接続材
【特許請求の範囲】
【請求項1】
基板の一方の面に第1の半導体素子を形成する工程と、
前記第1の半導体素子上に第1の配線層を形成する工程と、
支持基板上に保護樹脂層を形成する工程と、
前記第1の配線層と前記保護樹脂層とが接触するように、前記支持基板を前記基板に支柱を介して固定する工程と、
前記基板の他方の面側に第2の配線層を形成する工程と、
前記基板の一部及び前記支柱の一部又は全部を除去して前記基板と前記支持基板とを分離する工程と、
を含むことを特徴とする半導体デバイスの製造方法。
【請求項2】
前記基板の前記他方の面に第2の半導体素子を形成する工程をさらに含み、
前記第2の配線層は前記第2の半導体素子上に形成される、
ことを特徴とする請求項1に記載の半導体デバイスの製造方法。
【請求項3】
前記支柱は、前記基板の前記第1の配線層が形成されている面上の領域であって前記半導体素子又は前記第1の配線層が形成されている領域以外の領域に配置される、
ことを特徴とする請求項1又は2に記載の半導体デバイスの製造方法。
【請求項4】
前記支柱は樹脂を含有する樹脂部を有し、
前記支柱は前記樹脂部と前記基板とが接触するように配置される、
ことを特徴とする請求項1乃至3のいずれか1項に記載の半導体デバイスの製造方法。
【請求項5】
前記支柱は前記基板の前記第1の配線層が形成されている面又は前記支持基板の前記保護樹脂層が形成されている面のいずれか一方に形成される、
ことを特徴とする請求項1乃至4のいずれか1項に記載の半導体デバイスの製造方法。
【請求項6】
前記基板の一部及び前記支柱の一部又は全部を除去して前記基板と前記支持基板とを分離する工程は、前記基板の一部及び前記支柱の一部又は全部が除去された後、前記基板と前記支柱との間に応力を発生させて前記基板と前記支柱とを分離する工程を含む、
ことを特徴とする請求項1乃至5のいずれか1項に記載の半導体デバイスの製造方法。
【請求項7】
前記支柱は前記支持基板上に前記支持基板と同一の材料で形成される、
ことを特徴とする請求項1乃至6のいずれか1項に記載の半導体デバイスの製造方法。
【請求項8】
前記基板はシリコン又はガラスのいずれか一方で形成されており、
前記支持基板はシリコン又はガラスのいずれか一方であって前記基板とは異なる材料で形成されており、
前記支持基板を前記基板に支柱を介して固定する工程は陽極接合により行われる、
ことを特徴とする請求項1乃至7のいずれか1項に記載の半導体デバイスの製造方法。
【請求項9】
前記基板の前記第1の配線層が形成される面に金属部を形成する工程と、
前記支柱を前記金属部と接するように配置する工程と、
前記支柱と前記金属部との界面に金属拡散層を形成する工程と、
をさらに含むことを特徴とする請求項1乃至6のいずれか1項に記載の半導体デバイスの製造方法。
【請求項10】
請求項1乃至9のいずれか1項に記載の製造方法により得られた半導体デバイスを含む複数の半導体デバイスが積層される、
ことを特徴とする積層化半導体デバイスの製造方法。
【請求項1】
基板の一方の面に第1の半導体素子を形成する工程と、
前記第1の半導体素子上に第1の配線層を形成する工程と、
支持基板上に保護樹脂層を形成する工程と、
前記第1の配線層と前記保護樹脂層とが接触するように、前記支持基板を前記基板に支柱を介して固定する工程と、
前記基板の他方の面側に第2の配線層を形成する工程と、
前記基板の一部及び前記支柱の一部又は全部を除去して前記基板と前記支持基板とを分離する工程と、
を含むことを特徴とする半導体デバイスの製造方法。
【請求項2】
前記基板の前記他方の面に第2の半導体素子を形成する工程をさらに含み、
前記第2の配線層は前記第2の半導体素子上に形成される、
ことを特徴とする請求項1に記載の半導体デバイスの製造方法。
【請求項3】
前記支柱は、前記基板の前記第1の配線層が形成されている面上の領域であって前記半導体素子又は前記第1の配線層が形成されている領域以外の領域に配置される、
ことを特徴とする請求項1又は2に記載の半導体デバイスの製造方法。
【請求項4】
前記支柱は樹脂を含有する樹脂部を有し、
前記支柱は前記樹脂部と前記基板とが接触するように配置される、
ことを特徴とする請求項1乃至3のいずれか1項に記載の半導体デバイスの製造方法。
【請求項5】
前記支柱は前記基板の前記第1の配線層が形成されている面又は前記支持基板の前記保護樹脂層が形成されている面のいずれか一方に形成される、
ことを特徴とする請求項1乃至4のいずれか1項に記載の半導体デバイスの製造方法。
【請求項6】
前記基板の一部及び前記支柱の一部又は全部を除去して前記基板と前記支持基板とを分離する工程は、前記基板の一部及び前記支柱の一部又は全部が除去された後、前記基板と前記支柱との間に応力を発生させて前記基板と前記支柱とを分離する工程を含む、
ことを特徴とする請求項1乃至5のいずれか1項に記載の半導体デバイスの製造方法。
【請求項7】
前記支柱は前記支持基板上に前記支持基板と同一の材料で形成される、
ことを特徴とする請求項1乃至6のいずれか1項に記載の半導体デバイスの製造方法。
【請求項8】
前記基板はシリコン又はガラスのいずれか一方で形成されており、
前記支持基板はシリコン又はガラスのいずれか一方であって前記基板とは異なる材料で形成されており、
前記支持基板を前記基板に支柱を介して固定する工程は陽極接合により行われる、
ことを特徴とする請求項1乃至7のいずれか1項に記載の半導体デバイスの製造方法。
【請求項9】
前記基板の前記第1の配線層が形成される面に金属部を形成する工程と、
前記支柱を前記金属部と接するように配置する工程と、
前記支柱と前記金属部との界面に金属拡散層を形成する工程と、
をさらに含むことを特徴とする請求項1乃至6のいずれか1項に記載の半導体デバイスの製造方法。
【請求項10】
請求項1乃至9のいずれか1項に記載の製造方法により得られた半導体デバイスを含む複数の半導体デバイスが積層される、
ことを特徴とする積層化半導体デバイスの製造方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31】
【図32】
【図33】
【図34】
【図35】
【図36】
【図37】
【図38】
【図39】
【図40】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31】
【図32】
【図33】
【図34】
【図35】
【図36】
【図37】
【図38】
【図39】
【図40】
【公開番号】特開2011−204858(P2011−204858A)
【公開日】平成23年10月13日(2011.10.13)
【国際特許分類】
【出願番号】特願2010−70061(P2010−70061)
【出願日】平成22年3月25日(2010.3.25)
【出願人】(000004237)日本電気株式会社 (19,353)
【Fターム(参考)】
【公開日】平成23年10月13日(2011.10.13)
【国際特許分類】
【出願日】平成22年3月25日(2010.3.25)
【出願人】(000004237)日本電気株式会社 (19,353)
【Fターム(参考)】
[ Back to top ]