【課題】シリコン・オン・インシュレータ（ＳＯＩ）基板の層内に配置された複数のトランジスタ、および層の第１の側の上に配置されたベース酸化物層を含むＳＯＩ基板を備えた集積回路を提供すること。
【解決手段】集積回路はまた、層の第１の側に形成された第１のインターコネクトを含むことができ、第１のインターコネクトが、複数のトランジスタのうちの第１のトランジスタと複数のトランジスタのうちの第２のトランジスタとを電気的に接続することができる。加えて、集積回路は、層の第１の側とは反対の層の第２の側に形成された第２のインターコネクトを含み、第２のインターコネクトが、複数のトランジスタのうちの第３のトランジスタと複数のトランジスタのうちの第４のトランジスタとを電気的に接続する。 （もっと読む）

【課題】シリサイド工程によるゲート絶縁膜の金属汚染や、メモリセルのショートチャネル効果を抑制する。
【解決手段】実施形態によれば、不揮発性半導体記憶装置は、半導体基板と、前記半導体基板上に順に形成された第１絶縁層、電荷蓄積層、第２絶縁層、および制御電極を有し、前記電荷蓄積層の側面が傾斜面を有する複数のメモリセルトランジスタとを備える。さらに、前記装置は、前記メモリセルトランジスタの側面と、前記メモリセルトランジスタ間の前記半導体基板の上面に形成された第１の絶縁膜部分と、前記メモリセルトランジスタ間のエアギャップ上と前記メモリセルトランジスタ上に連続して形成された第２の絶縁膜部分と、を有する１層以上の絶縁膜を備える。さらに、前記メモリセルトランジスタ間の前記半導体基板の上面から前記エアギャップの下端までの第１距離は、前記メモリセルトランジスタの側面に形成された前記絶縁膜の膜厚よりも大きい。 （もっと読む）

【課題】本発明は、小型化を図ることが可能になると共に、絶縁リングで囲まれた貫通電極を狭ピッチで配置することの可能な半導体装置及びその製造方法を提供することを課題とする。
【解決手段】回路素子層５が形成される表面１ａ、及び裏面１ｂを有する半導体基板１と、半導体基板１を貫通し、かつ半導体基板１の表面１ａ側から半導体基板１の裏面１ｂ側に向かうにつれて幅が広くなる貫通電極７と、貫通電極７を囲むように半導体基板を貫通し、かつ半導体基板１の表面１ａ側から半導体基板１の裏面１ｂ側に向かうにつれて幅が狭くなる第１の絶縁リング３と、を有し、半導体基板１の厚さ方向Ａにおいて、第１の絶縁リング３の少なくとも一部と対向するように貫通電極７を配置する。 （もっと読む）

【課題】１つの実施形態は、例えば、ダストを低減できる半導体装置の製造方法、及び周辺露光装置を提供することを目的とする。
【解決手段】１つの実施形態によれば、半導体装置の製造方法が提供される。半導体装置の製造方法では、基板１における被加工材の上に感光剤３を塗布する。半導体装置の製造方法では、周辺露光用マスクＭＫ１を介して、光源ＬＳからの光を基板１の周辺部１ａに照射することにより、基板１の周辺露光を行う。周辺露光用マスクＭＫ１は、基板１のエッジ１ｅに近づくにつれて光の遮蔽率が徐々に低くなるパターンを有している。半導体装置の製造方法では、感光剤３における周辺露光された部分を除去する。 （もっと読む）

【課題】高電圧が不要で安定した状態を得ること。
【解決手段】半導体装置１０に形成されたヒューズ素子１１は、概略的に、拡散領域２２と、拡散領域２２と一部重なるように拡散領域２２より上方に形成された導電体２５を含む。半導体装置１０の半導体基板２１には、拡散領域２２が形成されている。半導体基板２１には素子分離領域２３が形成されている。拡散領域２２を含む半導体基板２１上には絶縁膜２４が形成されている。絶縁膜２４上には、導電体２５が形成されている。導電体２５上には、カバー膜２６が形成されている。カバー膜２６は、導電体２５の上面及び側面を覆うように形成されている。カバー膜２６は、絶縁膜２４より高い引っ張り応力を持つ。 （もっと読む）

【課題】露光光源として真空紫外光を用いるホトリソ技術のパターン解像限界より微細な拡散抵抗を製造することはできないから、高抵抗の拡散抵抗は実現できなかった。
【解決手段】一組の薄膜構造体の対向する間隔に、サイドウォール形成用の絶縁膜を形成する際に生じる空隙を利用して露光光源として真空紫外光を用いるホトリソ技術のパターン解像限界より微細な拡散抵抗を形成する。薄膜構造体を配線抵抗として利用すれば、これらを接続して設けることにより温度特性に優れる抵抗素子を構成することもできる。 （もっと読む）

【課題】スクライブ線領域におけるダミーパターンが影響して配線形成の際に露光時のアライメント波形検出精度を低下させるおそれがあった。
【解決手段】複数の素子形成領域と、素子形成領域を相互に区画するスクライブ線領域と、素子形成領域において半導体基板上に配置された複数のパターンと、スクライブ線領域において半導体基板上に配置されるとともに、パターンと同様な構成の複数のダミーパターンと、パターン及びダミーパターンを含む半導体基板上に形成されるとともに、上面が平坦化された層間絶縁膜と、スクライブ線領域における層間絶縁膜に形成されるとともに、ダミーパターンと重ならない領域にて半導体基板に通じないように形成された穴状のアクセサリパターンと、を備える。 （もっと読む）

【課題】シェア強度の向上した電極構造を提供する。
【解決手段】電極構造Ｃ１は、基体２と、基体２上に設けられた電極４と、電極４上に設けられためっき層１４とを備え、めっき層１４は、第１部位１４ａと、第１部位１４ａ上に位置する第２部位１４ｂとを有しており、平面視して、第１部位１４ａの面積が第２部位１４ｂの面積よりも大きいことから、電極構造Ｃ１のシェア強度を向上させることができ、シェア強度の向上した電極構造を提供することができる。 （もっと読む）

【課題】高品質な配線を有する半導体装置を提供する。
【解決手段】第１の領域１００及び第２の領域２００に設けられた第１の絶縁層１０と、第１の領域に設けられた第１の絶縁層上に形成された第２の絶縁層１１ａと、第２の領域２００に設けられた第１の絶縁層上に形成され、第２の絶縁層と略同一の高さを有する第３の絶縁層１１ｃと、第１の領域に設けられた第１の絶縁層上及び第２の絶縁層の両方の側壁に形成された第１の配線層１３ａと、第２の領域に設けられた第１の絶縁層上、及び第３の絶縁層の上面及び側壁上に形成された第２の配線層１３ｂと、第１の絶縁層、第２の絶縁層、第１の配線層、及び第２の配線層を覆う第４の絶縁層１５と、第１の領域に設けられた第４の絶縁層内に形成され、第１の配線層に接続された第１のコンタクトプラグ１７ａと、第２の領域に設けられた第４の絶縁層内に形成され、第２の配線層に接続された第２のコンタクトプラグ１７ｂと、を備える。 （もっと読む）

【課題】柱状形状を有し密に配列される電極の倒壊を防ぐことが可能な半導体装置を提供する。
【解決手段】電界効果トランジスタと、柱状形状を有するキャパシタとを有する半導体装置であって、前記電界トランジスタの不純物拡散領域と電気的に接続し、柱状形状を有する第１の電極と、前記第１の電極の少なくとも側面に形成される誘電体膜と、前記誘電体膜上に形成される第２の電極と、前記柱状形状を有する前記第１の電極の長手方向と交差する方向に延び、前記第２の電極の少なくとも一部を貫通して前記第１の電極を連結するホウ素添加窒化シリコン膜により形成される支持膜とを備える半導体装置により、上記の課題が達成される。 （もっと読む）

【課題】半導体基板における抵抗やコンタクト抵抗を低減させた半導体装置及びその製造方法を提供すること。
【解決手段】半導体装置は、シリコン層と、シリコン層に形成され、第１不純物を含有する金属シリサイド層と、を備える。シリコン層は、金属シリサイド層が形成されていない領域において、第１不純物に起因するエンド・オブ・レンジ欠陥を有していない。 （もっと読む）

【課題】本願発明者らが、プラズマ処理等による半導体ウエハのチャージアップの影響を検討したところによると、半導体ウエハ等にドライエッチング等を施すと、通常、その結果として、半導体ウエハは、主に電気的に正側に偏った不均一な帯電状態となることが明らかとなった。これは、ドライエッチング等によって、正の可動イオン等がウエハの表面やその近傍に残存し、不均一に分布していることを示すものであり、個々の半導体チップとされた後も残存して、動作に悪影響を及ぼす恐れがある。
【解決手段】本願発明は、通常、ポリマー除去液等を使用する必要のないメタル膜加工工程に於いて、加工用レジスト膜の除去後、ポリマー除去液類似の導電性処理液との摩擦により、ウエハ全体を負に帯電させるものである。 （もっと読む）

【課題】裏面照射（BSI）型イメージセンサチップのパッド構造を提供する。
【解決手段】前面及び背面を含む半導体基板、前記半導体基板の前記前面に配置される低k誘電体層、前記低k誘電体層に配置される非低k誘電体層、前記非低k誘電体層に配置される金属パッド、前記半導体基板の背面から延伸し、前記半導体基板、前記低k誘電体層、及び低k誘電体層を貫通し、前記金属パッドの表面を露出する開口、及び前記開口の側壁及び底部上に形成され、前記開口の底部は、前記金属パッドの前記露出された表面を部分的に覆う保護層を含む集積回路構造。 （もっと読む）

【課題】超音波振動を利用したワイヤーボンディングの際に、ｐ型オーミック電極がｐ型不純物拡散領域の面上から剥離することを防止する。
【解決手段】パッド電極７にボンディングワイヤー８を接合する際に、ボンディングツール１００を用いて、ボンディングワイヤー８をパッド電極７に接触させた状態で、ボンディングワイヤー８に荷重を加えながら、ｐ型オーミック電極５の長手方向に沿って超音波振動を印加する。 （もっと読む）

【課題】信頼性を低下することなく、高集積化が可能な半導体装置の製造方法を提供する。
【解決手段】この半導体装置の製造方法は、薄膜抵抗体と配線層とが、接続層とビアホールに埋設されたタングステンプラグとを介して電気的に接続されてなる半導体装置の製造方法である。従来、接続層は、バリアメタル層を介して薄膜抵抗体と接続された構成である。この接続層としてアルミニウムを用いたものでは、接続層とタングステンプラグとの線膨張係数の差異に起因してストレスマイグレーションにより、接続層にボイドが発生する懸念があった。本発明では、接続層を除去する工程を実施し、タングステンプラグをバリアメタル層と直接接続する。これにより、タングステンプラグは、アルミニウムよりなる接続層を介することなく、薄膜抵抗体と電気的に接続される。したがって、接続層におけるボイドの発生を抑制し、半導体装置の接続信頼性を向上することができる。 （もっと読む）

【課題】半導体層を用いた素子を配線層間に形成し、かつ、ゲート電極の材料を、配線の材料以外の導電体にする。
【解決手段】第１配線層１５０の表層には、第１配線２１０が埋め込まれている。第１配線２１０上には、ゲート電極２１８が形成されている。ゲート電極２１８は、第１配線２１０に接続している。ゲート電極２１８は、第１配線２１０とは別工程で形成されている。このため、ゲート電極２１８を第１配線２１０とは別の材料で形成することができる。そしてゲート電極２１８上には、ゲート絶縁膜２１９及び半導体層２２０が形成されている。 （もっと読む）

【課題】回路素子の素子特性の変動を抑制すること。
【解決手段】半導体基板１１０には、拡散領域１１１を有する抵抗素子（回路素子）Ｒ１が形成されている。拡散領域１１１を含む半導体基板１１０の上には、層間絶縁膜１６１が形成される。拡散領域１１１のシリサイド層（コンタクト部）１１１ａは、コンタクトプラグ１６２を介して層間絶縁膜１６１上の配線と接続される。拡散領域１１１の上には、コンタクトホール１６３を形成するためのエッチングストッパ膜１５２が形成されている。このエッチングストッパ膜１５２は、拡散領域１１１上の保護絶縁膜１３１に対応する部分が除去され、開口が形成されている。 （もっと読む）

【課題】半導体装置の製造方法において、コンタクトプラグが形成されるセル部と、前記コンタクトプラグが形成されない周辺回路部とを平坦化できる半導体装置の製造方法を提供する。
【解決手段】半導体基板上に最上部が第１の絶縁膜からなる配線層を形成する工程と、
前記半導体基板と前記配線層とを被う第２の絶縁膜を形成する工程と、前記第２の絶縁膜の所定の領域をエッチングし、前記配線層と前記半導体基板とを露出させる開口部を形成する工程と、前記開口部内と前記第２の絶縁膜上とに導電膜を形成する工程と、前記第１の絶縁膜の研磨速度が前記導電膜に対する研磨速度よりも大きい選択比を有し、前記第２の絶縁膜の研磨速度が前記導電膜に対する研磨速度よりも大きい選択比を有する条件で、前記第２の絶縁膜と前記導電膜とを前記第１の絶縁膜が露出するようＣＭＰ法で除去し、コンタクトプラグを形成する工程を有する半導体装置の製造方法。 （もっと読む）

【課題】酸化物半導体を使用する薄膜トランジスタの特性を向上させることができる薄膜トランジスタ表示板及びその製造方法を提供する。
【解決手段】薄膜トランジスタ表示板を提供する。本発明の一実施形態に係る薄膜トランジスタ表示板は、基板の上に配置するゲート配線層、前記ゲート配線層の上に配置する酸化物半導体層、及び前記酸化物半導体層の上に配置して、前記ゲート配線層と交差するデータ配線層を含み、前記データ配線層は銅を含む主配線層、及び前記主配線層の上に配置して、銅合金を含むキャッピング層を含む。 （もっと読む）

【課題】被蒸着膜を高精細なパターンで形成することが可能な蒸着用マスクを提供する。
【解決手段】蒸着用マスクは、１または複数の第１開口部を有する基板と、この基板の一主面側に設けられると共に、各第１開口部と対向して１または複数の第２開口部を有する高分子膜とを備える。蒸着の際には、蒸着材料が第１開口部および第２開口部を順に通過することにより、第２開口部に対応した所定のパターンで被蒸着膜が形成される。基板と高分子膜とを組み合わせて用いることにより、機械的強度を保持しつつも、金属膜のみで構成されている場合に比べ、第２開口部において微細かつ高精度な開口形状を実現できる。 （もっと読む）