電極構造、半導体素子、半導体装置、サーマルヘッドおよびサーマルプリンタ
【課題】シェア強度の向上した電極構造を提供する。
【解決手段】電極構造C1は、基体2と、基体2上に設けられた電極4と、電極4上に設けられためっき層14とを備え、めっき層14は、第1部位14aと、第1部位14a上に位置する第2部位14bとを有しており、平面視して、第1部位14aの面積が第2部位14bの面積よりも大きいことから、電極構造C1のシェア強度を向上させることができ、シェア強度の向上した電極構造を提供することができる。
【解決手段】電極構造C1は、基体2と、基体2上に設けられた電極4と、電極4上に設けられためっき層14とを備え、めっき層14は、第1部位14aと、第1部位14a上に位置する第2部位14bとを有しており、平面視して、第1部位14aの面積が第2部位14bの面積よりも大きいことから、電極構造C1のシェア強度を向上させることができ、シェア強度の向上した電極構造を提供することができる。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、電極構造、半導体素子、半導体装置、サーマルヘッドおよびサーマルプリンタに関する。
【背景技術】
【0002】
従来、基体と、基体上に設けられた電極と、電極上に設けられためっき層とを備える電極構造が知られている(例えば、特許文献1参照)。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開2008−258499号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
しかしながら、上述した電極構造では、電極とめっき層のシェア強度が低い場合に、基体に形成された電極と、めっき層とが剥離を生じてしまう可能性がある。
【課題を解決するための手段】
【0005】
本発明の電極構造は、基体と、基体上に設けられた電極と、電極上に設けられためっき層とを備える。めっき層は、第1部位と、第1部位上に位置する第2部位とを有しており、平面視して、第1部位の面積が第2部位の面積よりも大きい。
【0006】
本発明の半導体素子は、上記に記載の電極構造を備えている。
【0007】
本発明の半導体装置は、配線電極を有する実装基板と、上記に記載の半導体素子とを備え、実装基板の配線電極と、半導体素子の電極とが電気的に接続されている。
【0008】
本発明のサーマルヘッドは、上記に記載の半導体装置と、実装基板上に設けられた発熱部とを備え、配線電極が、発熱部と電気的に接続されている。
【0009】
本発明のサーマルプリンタは、上記に記載のサーマルヘッドと、発熱部上の記録媒体を搬送する搬送機構と、発熱部上に記録媒体を押圧するプラテンローラとを備える。
【発明の効果】
【0010】
本発明によれば、シェア強度の向上した電極構造を提供することができる。
【図面の簡単な説明】
【0011】
【図1】本発明の一実施形態に係る半導体素子を示す概略図である。
【図2】(a)は本発明の一実施形態に係る半導体素子を示す断面図、(b)はCuめっき層の平面図である。
【図3】図2のAを拡大して示す拡大断面図である。
【図4】(a)および(b)は、図2の半導体素子の製造方法を示す工程図である。
【図5】(c)および(d)は、図2の半導体素子の製造方法を示す工程図である。
【図6】(e)および(f)は、図2の半導体素子の製造方法を示す工程図である。
【図7】(g)および(h)は、図2の半導体素子の製造方法を示す工程図である。
【図8】本発明の一実施形態に係る半導体装置を示す外観斜視図である。
【図9】本発明の他の実施形態に係る半導体装置を示す外観斜視図である。
【図10】本発明の一実施形態に係るサーマルヘッドを示す外観斜視図である。
【図11】本発明の一実施形態に係るサーマルプリンタを示す外観構成図である。
【図12】本発明の他の実施形態に係る半導体素子を示す断面図である。
【図13】図12に示すBを拡大して示す拡大断面図である。
【図14】(a)は本発明のさらに他の実施形態に係る半導体素子を示す断面図、(b)はCuめっき層およびシード層の平面図である。
【発明を実施するための形態】
【0012】
<第1の実施形態>
第1の実施形態に係る電極構造C1を図1〜3に示す半導体素子X1を用いて説明する。なお、後述する第1部位14aと第2部位14bとの境界は、便宜的に二点鎖線で示している。
【0013】
半導体素子X1は、図1で示すように電極構造C1が基体2に所定の間隔をあけて複数設けられている。より具体的には、基体2と、基体2上に設けられた電極4と、電極4の一部が露出した状態で被覆した保護層6と、電極4および保護層6の一部を被覆するシード層12と、シード層12上に設けられたCuめっき層14と、Cuめっき層14を被覆するNiめっき層16と、Niめっき層16を被覆するAuめっき層18とを備える電極構造C1が設けられている。
【0014】
そして、Cuめっき層14を平面視した図2(b)で示すように、Cuめっき層14は、第1部位14aと、第2部位14bにより構成されており、第1部位14a上に第2部位14bが形成されている。Cuめっき層14は、平面視して、第1部位14aの面積が、第2部位14bの面積よりも大きくなっている。すなわち、図2(a)で示すD1方向に断面視して、Cuめっき層14は、側面に電極4に沿って突出する突出部20を有している。
【0015】
基体2は、電極4を保持する機能を有しており、例えば、単結晶シリコンを用いて形成されている。内部には、必要に応じてP型領域、N型領域あるいは絶縁領域等により構成されたトランジスタあるいはスイッチング素子等の機能回路が集積されている。また、これらの機能回路間を電気的に接続する配線回路が形成されていてもよい。
【0016】
基体2上に設けられた電極4は、Al、Al−Cu、Al−SiあるいはAl−Si−Cu等の金属材料により形成することが好ましい。また、電極4は、0.5〜2.0μmの厚みに形成することが好ましい。電極4は、電源電圧あるいは電気信号等を供給するために外部回路との接続用の電極として機能する。電極4の作製方法を例示すると、スパッタリング法あるいは蒸着法により成膜し、その後、必要であればフォトリソグラフィー技術、あるいはエッチング技術を用いて所定パターンを形成すればよい。
【0017】
保護層6は、図2(a)に示すように、基体2上に、電極4の露出部7を除くほぼ全面にわたって設けられており、電極4の周囲の一部を被覆して設けられている。そして、保護層6は、基体2上の上述した機能回路、あるいは電極4を大気に曝されないように被覆している。そのため、これらが大気中に含まれている水分により腐食する可能性を低減することができる。保護層6は、窒化珪素、酸化珪素、あるいはポリイミド等の電気絶縁材料により形成することができる。また、保護層6は、従来周知のスパッタリング法、フォトリソグラフィー技術、あるいはエッチング技術等の薄膜形成技術を用いて基体2上に形成することができ、0.5〜2.0μmの厚みに形成することが好ましい。なお、露出部7は、平面視して矩形状に設けられているが、矩形状に限られるものではない。例えば、平面視して円形状でも多角形状でもよい。
【0018】
シード層12は、電極4の露出部7と保護層6とを被覆しており、密着層8と、密着層8上に設けられた下地層10とにより構成されている。密着層8は、下地層10と電極4との密着性を高めるために設けられており、例えばTiを含む材料により形成することができる。下地層10は、後述するCuめっき層14を密着層8上に形成するために設けられており、例えばCuを含む材料により形成することができる。シード層12は、スパッタリング法、あるいは蒸着法等により形成することができる。
【0019】
Cuめっき層14は、シード層12上に形成されている。詳細は後述するが、Cuめっき層14は、電解めっき法により形成されており、低コストかつ短時間に形成することができる。また、電解めっき法によりCuめっき層14を形成した場合、下地層10とCuめっき層14とが一体的に形成されることとなり、下地層10はCuめっき層14に含まれることとなる。ここで、Cuめっき層14のD2方向における厚みは、電気的な抵抗を低減させるために、5〜20μmとすることが好ましい。
【0020】
Niめっき層16は、Cuめっき層14を被覆するように設けられている。より詳細には、Niめっき層16は、Cuめっき層14およびシード層12を被覆するように設けられており、さらに電極4の周囲に位置する保護層6も覆うように設けられている。Niめっき層16のD2方向における厚みは、1〜5μmとすることができる。
【0021】
また、Niめっき層16のD2方向における厚みを変更することで、低コストで容易に電極構造C1の厚みを変更することができ、電極構造C1の厚みを容易に変更することができる。
【0022】
Auめっき層18は、Niめっき層16を被覆するように設けられている。より詳細には、Auめっき層18は、Niめっき層16を被覆するとともに、電極4の周囲に位置する保護層6も覆うように設けられている。それにより、Auめっき層18の内部に位置するシード層12、Cuめっき層14、およびNiめっき層16が酸化する可能性を低減することができる。Auめっき層18のD2方向における厚みは、0.3〜3μmとすることができる。
【0023】
図3を用いて、Cuめっき層14の端部の形状について詳細に説明する。
【0024】
図3は、図2(a)の一点鎖線Aに示す部位を拡大して示す拡大断面図である。図3に示すように、Cuめっき層14は、平面視して、第1部位14aの面積が第2部位14bの面積よりも大きく、D1方向に断面視して、Cuめっき層14の第1部位14aの側面に電極4の外側へ向けて、電極4に沿って突出する突出部20を有する。
【0025】
本実施形態では、第1部位14aの径は、厚み方向であるD2方向の上方へ向かうにつれて小さくなっている。そのため、突出部20はD1方向に断面視して、三角形状となっている。図2では一部省略しているが、図2(a)に示すように、第2部位14bの側面は、D2方向に沿って設けられている。なお、径とは、第1部位14aが平面視して矩形状の場合は対角線であり、第1部位14aが平面視して円形状の場合は直径である。 突出部20の高さHは1〜3μm、長さLは0.1〜1.0μm、角度θは45〜85°であることが好ましい。突出部20の形状を上記に記載した範囲とすることで、D1方向の強度であるシェア強度向上させることができる。なお、角度θは、突出部20の上端20aと、突出部20の下端20bとを結ぶ線分と水平面のなす角である。なお、シード層12の端部上に、突出部20の下端20bが配置されているため、平面視して、シード層12は、Cuめっき層14に被覆されて見えない構成となっている。
【0026】
本実施形態に係る電極構造C1を備えた半導体素子X1によれば、Cuめっき層14は、第1部位14aと、第1部位14a上に位置する第2部位14bとを有しており、平面視して、第1部位14aの面積が第2部位14bの面積よりも大きいことから、Cuめっき層14の側面に、電極4に沿って突出する突出部20を有することとなる。そのため、シェア強度の向上した電極構造C1とすることができ、電極4とCuめっき層14とが剥離する可能性を低減することができる。それゆえ、半導体素子X1のシェア強度を向上させることができる。
【0027】
また、第1部位14aの径が、第1部位14aの厚み方向の上方へ向かうにつれて小さくなっているため、第1部位14aが、D1方向に断面視して、三角形状の突出部20とすることができる。そのため、半導体素子X1のシェア強度をさらに向上させることができる。
【0028】
ここで、仮に、突出部が矩形状に設けられていた場合に、矩形状の角部の上部に配置されたNiめっき層が、応力の集中によりクラックが発生する可能性、あるいはNiめっき層により封止できない可能性があった。
【0029】
これに対して、本実施形態に係る電極構造C1は、突出部20の上端20aよりも下端20bが、D1方向に突出しているため、D1方向に断面視して、三角形状の突出部20とすることができる。そのため、突出部20の上端20aから下端20bにかけてNiめっき層16を被覆することができ、Cuめっき層16の被覆性を向上させることができる。
【0030】
なお、第1の実施形態に係る半導体素子X1では、シード層12を密着層8と下地層10とにより構成する例を示したが、密着層8または下地層10のみを設けた構成としてもよい。
【0031】
また、Cuめっき層14を電解めっき法により形成した例を示したが、無電解めっき法により形成してもよい。
【0032】
ここで、シェア強度の測定方法について説明する。
【0033】
このシェア強度試験は、シェア強度測定装置(RHESCA(株)製PTR−1000)を用いて行った。シェア強度測定装置は、ボールシェアセンサおよびシェアツールを備えており、これらは上下移動可能に保持されている。電極構造C1を備える半導体素子X1は、水平方向に移動可能なステージ上に載置される。
【0034】
まず、半導体素子X1をステージ上に載置する。
【0035】
次に、シェアツールを保護層6の表面に接触する間際まで降下させ、半導体素子X1の表面の位置をテスタに認識させると、予め設定した距離(約5μm)だけシェアツールを上昇させる。
【0036】
その後、ステージを水平方向に速度25μm/secで移動させ、シェアツールが電極構造C1を備える電極構造C1を短辺側の横方向から押圧するように通過させる。これにより、各電極4において電極4と基体2との間で剥離を生じさせ、電極4の基体2から剥離した平面視したときの面積と、新たに露出した基体2の平面視したときの面積とを測定した。
【0037】
さらに、電極構造C1ごとに剥離面積率(平面視したときの新たに露出した基体2の面
積/平面視したときの剥離前の電極2の面積)を割り出して求めることができる。
【0038】
次に、図4〜7を用いて、半導体素子X1の製造方法について説明する。
【0039】
まず、基体2の上面にスパッタリング法により電極4を形成する。そして、電極4の一部を露出させるように保護層6をスパッタリング法により形成する。続いて、電極4および保護層6の上面に密着層8および下地層10をそれぞれスパッタリング法により形成する(図4(a)参照)。
【0040】
次に、Cuめっき層14を形成するために、所定のパターンのレジスト層22を基体2上に形成する。レジスト層22は、例えば、厚みが10〜50μm程度の未硬化の紫外線硬化性樹脂および熱硬化性樹脂を含有する感光性樹脂フィルムを基体2の上面に貼着して、これをフォトリソグラフィー技術を用いて露光、現像することにより形成することができる。そして、電解めっき法により、Cuめっき層14を形成する(図4(b)参照)。
【0041】
次に、レジスト層22を水酸化ナトリウム水溶液等の剥離液を用いて剥離する(図5(c)参照)。その後、レジスト層22により被覆されていた下地層10および密着層8を適宜エッチングして取り除く(図5(d)参照)。
【0042】
そして、Cuめっき層14をエッチングして、第1部位14a、および第2部位14bを形成する(図6(e)参照)。図6(e)に示す破線は、図6(e)の工程前のCuめっき層14を示している。図6(e)工程において、Cuめっき層14の第2部位14bをエッチングすることにより、第1部位14a、および第2部位14bを形成し、突出部20を作製している。
【0043】
次に、第2部位14bを三角形状にエッチングする(図6(f)参照)。第1部位14aを断面視して三角形状にエッチングする方法は、エッチングする領域を段階的に変化させて、図6(f)工程を複数回行う。それにより、断面視して突出部20を三角形状とすることができる。なお、断面視して三角形状にする方法は、図6(f)の工程を複数行わずに、エッチング液の粘度を変更する方法を用いてもよい。
【0044】
次に、Cuめっき層14の表面にPd触媒を付与した後、Cuめっき層14、シード層12、および保護層6を被覆するように、Niめっき層16を無電解めっき法により形成する(図7(g)参照)。
【0045】
ここで、Cuめっき層をエッチングする場合に、シード層の密着層または下地層が、オーバーエッチングされてCuめっき層とシード層との間に空隙ができる可能性があった。この空隙にエッチングの薬液が残った場合、Cuめっき層およびNiめっき層が腐食する原因となる可能性があった。
【0046】
これに対して本実施形態に係る電極構造C1を備える半導体素子X1は、Cuめっき層14が、第1部位14aと第2部位14bとを有しており、平面視して、第1部位14aの面積が第2部位14bの面積よりも大きいことから、Cuめっき層14とシード層12(密着層8)との間にNiめっき層16が入り込む可能性を低減することができる。また、Cuめっき層14とシード層12(密着層8)との間にNiめっき層16が入り込まずに空隙ができる可能性を低減することができる。さらに、エッチング液等の薬液が、Cuめっき層14とシード層12(密着層8)との間に残留する可能性を低減することができる。それにより、長期信頼性の向上した半導体素子X1とすることができる。
【0047】
次に、Niめっき層16を被覆するように、Auめっき層18を無電解めっき法により
形成する(図7(h)参照)。このようにして、半導体素子X1を作製することができる。
【0048】
図8を用いて、半導体装置Y1について説明する。
【0049】
半導体装置Y1は、配線電極26を有する実装基板23と、第1の実施形態に係る半導体素子X1とを有しており、実装基板23の配線電極26と、半導体素子X1の電極4とが電気的に接続されている。そして、半導体素子X1は電極構造C1を備えている。電極4と配線電極26とは、図8の網掛けで示すように、異方導電性接着剤30にて電気的に接続されている。このようにして、実装基板23に半導体素子X1が実装され、半導体装置Y1を構成している。
【0050】
実装基板23は、例えば、セラミックス、あるいはガラスエポキシ樹脂等の絶縁性の基板により形成されている。実装基板23の一方の主面に、複数の配線電極26が設けられている。配線電極26は、Al、Cu、NiあるいはAu等の導電体により形成されている。配線電極26は、必要に応じて実装基板23の他方の主面まで引出す場合、あるいは実装基板23の内部に形成されたビアホール導体に接続される場合がある。このような配線電極26は、フォトリソグラフィー技術あるいは厚膜印刷技術を用いて形成することができる。
【0051】
半導体素子X1としては、集積回路、ダイオード、あるいはコンデンサ等の電子部品を例示することができる。
【0052】
異方導電性接着剤30は、絶縁性の樹脂の内部に導電性の粒子を複数個有しており、導電性の粒子を介して、電気的に導通させる機能を有する。
【0053】
ここで、異方導電性接着剤により、半導体素子と配線電極とを電気的に接続する際に、配線電極と向かい合う半導体素子の表面が粗いと、導電の粒子の導通がうまく図れない場合がある。これに対して本実施形態に係る半導体装置Y1を構成する半導体素子X1は、図6(e)の工程により、Cuめっき層14の上面をエッチングしているため、Cuめっき層14(第2部位14b)の上面の表面粗さを滑らかにすることができる。それにより、Cuめっき層14の上面の表面粗さに起因して、半導体素子X1の上面の表面粗さが粗くなる可能性を低減することができる。そのため、半導体装置Y1は、異方導電性接着剤30の電気的な導通を確保することができる。
【0054】
半導体装置Y1は、シェア強度の向上した半導体素子X1により、半導体素子X1と実装基板23とを電気的に接続しているため、半導体素子X1と実装基板23との接続強度を向上させることができる。
【0055】
図9を用いて他の実施形態の半導体装置Y2について説明する。
【0056】
図9に示す半導体装置Y2は、実装基板23に設けられた配線電極26が、電極構造C1を構成する点で、半導体装置Y1とは異なる。
【0057】
半導体装置Y2は、実装基板23と、実装部品28とを備えている。実装基板23は、一方の主面に、複数の配線電極26が設けられており、配線電極26は電極構造C1を有している。実装部品28は、基体2の一方の主面に、端子電極24が形成されている。つまり、電極構造C1を有する電極が実装基板23に設けられている点で、半導体装置Y1と構成が異なる。
【0058】
この場合においても、シェア強度の向上した実装基板23を半導体装置Y2は備えていることから、シェア強度の向上した半導体装置Y2とすることができる。
【0059】
次に、本発明の一実施形態に係るサーマルヘッドZ1について、図10を参照しつつ説明する。図10は、本実施形態のサーマルヘッドZ1の概略構成図である。
【0060】
図10に示すように、本実施形態のサーマルヘッドZ1は、実装基板23上に、発熱部15が列状に配置されている。
【0061】
サーマルヘッドZ1は、実装基板23上に発熱部15、共通電極17、個別電極19、および信号電極21が形成されており、共通電極17および信号電極21と駆動IC29とが電気的に接続されている。なお、サーマルヘッドZ1においては、配線電極は、共通電極17、個別電極19、および信号電極21である。
【0062】
発熱部15は、一端が共通電極17の主配線部17aに接続されており、他端が個別電極19に接続されている。発熱部15は、例えば、TaN系、TaSiO系、TaSiNO系、TiSiO系、TiSiCO系またはNbSiO系等の電気抵抗の比較的高い材料によって形成されている。そのため、後述する共通電極17と個別電極19との間に電圧が印加され、発熱部15に電流が供給されたときに、ジュール発熱によって発熱部15が発熱する。
【0063】
共通電極17は、実装基板23の発熱部15が設けられた一方側に、発熱部15の配列方向に沿って主配線部17aが設けられている。そして、実装基板23の発熱部15の配列方向の両端に、実装基板23に沿って実装基板23の他方側に副配線部17bが設けられている。
【0064】
個別電極19は、それぞれの発熱部15に対応して設けられており、一端が発熱部15に接続され、他端が駆動IC29と接続されている。
【0065】
信号電極21は、駆動IC29に外部から送られてきた信号を供給する機能を有しており、図10では、個別電極19と同等の個数を備えた例を示している。信号電極21の一端は、駆動IC29と接続されており、他端は、実装基板23の他方側に引き出されている。なお、信号電極21は、駆動IC29に供給する信号に合わせて設ければよく、個別電極19と同等の個数を備えなくともよい。また、隣り合う駆動IC29同士を信号電極21により接続してもよい。
【0066】
そして、共通電極17の副配線部17bと、信号電極21の他端とが、図10には示していないが、外部基板と、はんだあるいは異方導電性接着剤により電気的に接続されており、サーマルヘッドZ1に外部から電圧を供給している。
【0067】
共通電極17、個別電極19、および信号電極21は、導電性を有する材料で形成されており、例えば、アルミニウム、金、銀および銅のうちのいずれか一種の金属またはこれらの合金によって形成されている。
【0068】
実装基板23は、例えば、セラミックス、あるいはガラスエポキシ樹脂等の絶縁性の基板により形成されている。
【0069】
駆動IC29は、図10に示すように、複数の発熱部15の各群に対応して配置されており、個別電極19と信号電極21とに接続されている。この駆動IC29は、各発熱部15の通電状態を制御するためのものであり、内部に複数のスイッチング素子(不図示)
を有しており、スイッチング素子がオフ状態のときに不通電状態となる公知のものを用いることができる。各駆動IC29は、内部のスイッチング素子に接続されている一方の接続端子(不図示)が個別電極19に接続されており、このスイッチング素子に接続されている他方の接続端子(不図示)が信号電極21に接続されている。これにより、駆動IC29の各スイッチング素子がオン状態のときに、各スイッチング素子に接続された個別電極19と信号電極21とが電気的に接続される。そして、これらの接続端子が、電極構造C1を構成している。つまり、半導体素子X1として駆動IC29が機能することとなる。
【0070】
サーマルヘッドZ1は、半導体素子X1の電極4が電極構造C1を構成することから、駆動IC29とサーマルヘッド基板23との接続強度を向上させることができ、長期信頼性の向上したサーマルヘッドZ1とすることができる。
【0071】
次に、本発明の一実施形態に係るサーマルプリンタZ2について、図11を参照しつつ説明する。図11は、本実施形態のサーマルプリンタZ2の概略構成図である。
【0072】
図11に示すように、本実施形態のサーマルプリンタZ2は、上述のサーマルヘッドZ1、搬送機構40、プラテンローラ50、電源装置60および制御装置70を備えている。サーマルヘッドZ1は、サーマルプリンタZ2の筐体に設けられた取付部材80の取付面80aに取り付けられている。なお、このサーマルヘッドZ1は、発熱部15の配列方向が、後述する記録媒体Pの搬送方向Sに直交する方向、言い換えると主走査方向であり、図11においては紙面に直交する方向に沿うようにして、取付部材80に取り付けられている。
【0073】
搬送機構40は、感熱紙、インクが転写される受像紙等の記録媒体Pを図11の矢印S方向に搬送して、サーマルヘッドZ1の複数の発熱部15上に搬送するためのものであり、搬送ローラ43,45,47,49を有している。搬送ローラ43,45,47,49は、例えば、ステンレス等の金属からなる円柱状の軸体43a,45a,47a,49aを、ブタジエンゴム等からなる弾性部材43b,45b,47b,49bにより被覆して構成することができる。なお、図示しないが、記録媒体Pがインクが転写される受像紙等の場合は、記録媒体PとサーマルヘッドZ1の発熱部15との間に、記録媒体Pとともにインクフィルムを搬送するようになっている。
【0074】
プラテンローラ50は、記録媒体PをサーマルヘッドZ1の発熱部15上に押圧するためのものであり、記録媒体Pの搬送方向Sに直交する方向に沿って延びるように配置され、記録媒体Pを発熱部15上に押圧した状態で回転可能となるように両端部が支持されている。プラテンローラ50は、例えば、ステンレス等の金属からなる円柱状の軸体50aを、ブタジエンゴム等からなる弾性部材50bにより被覆して構成することができる。
【0075】
電源装置60は、上記のようにサーマルヘッドZ1の発熱部15を発熱させるための電流および駆動IC29を動作させるための電流を供給するためのものである。制御装置70は、上記のようにサーマルヘッドZ1の発熱部15を選択的に発熱させるために、駆動IC29の動作を制御する制御信号を駆動IC29に供給するためのものである。
【0076】
本実施形態に係るサーマルプリンタZ2は、図11に示すように、プラテンローラ50によって記録媒体PをサーマルヘッドZ1の発熱部15上に押圧しつつ、搬送機構40によって記録媒体Pを発熱部15上に搬送しながら、電源装置60および制御装置70によって発熱部9を選択的に発熱させることで、記録媒体Pに所定の印画を行うことができる。なお、記録媒体Pが受像紙等の場合は、図示しないが記録媒体Pとともに搬送されるインクフィルムの昇華性インクを記録媒体Pに熱拡散することによって、記録媒体Pへの印
画を行うことができる。
<第2の実施形態>
図12、13を用いて本発明の第2の実施形態に係る電極構造C2を備える半導体素子X2について説明する。半導体素子X2は、シード層12の径が、厚み方向の上方へ向かうにつれて小さくなっており、突出部20がD1方向に断面視して三角形状である。
【0077】
半導体素子X2の突出部20は、Cuめっき層14の第1部位14aからシード層12(密着層8)にわたって連続的に設けられている。そして、Cuめっき層14の第1部位14aの径がD2方向の上方へ向かうにつれて小さくなっており、シード層12の端部がD1方向に断面視して、三角形状となっている。そのため、突出部20は、Cuめっき層14の第1部位14aおよびシード層12により形成されており、Cuめっき層14の第1部位14aおよびシード層12は、一体的に突出部20を形成している。それにより、突出部20は、D1方向に断面視して、三角形状となっている。なお、半導体素子X2は、図6(f)の工程の後に、シード層12(密着層8)も同様に図6(f)の工程のようにエッチングすることにより作製することができる。
【0078】
半導体素子X2は、Cuめっき層14の第1部位14aおよびシード層12により一体的に形成された突出部20が三角形状を有していることから、シェア強度の向上した電極構造C2とすることができ、電極4とCuめっき層14とが剥離する可能性を低減することができる。それゆえ、半導体素子X2のシェア強度を向上させることができる。
【0079】
なお、Cuめっき層14の第1部位14aおよびシード層12により一体的に形成された突出部20が全体的に三角形状を有する例を示したが、突出部20がCuめっき層14からシード層12にわたって連続的に設けなくてもよい。つまり、第1部位14aおよびシード層12の突出部20がそれぞれ三角形状を有しており、三角形状の斜辺が連続して設けられていなくともよい。
【0080】
また、半導体素子X2は、突出部20がCuめっき層14およびシード層12にかけて連続的に設けられていることから、θとθ´とが同程度の角度を有することとなる。そのため、突出部20の上部にNiめっき層16が設けられた場合においても、Niめっき層16の封止性を高めることができる。なお、θとθ´とが同程度ではなく、θよりもθ´の角度が大きくてもよく、小さくてもよい。
【0081】
なお、後述する半導体素子X3のように、半導体素子X2のシード層12を第1部位14aよりも突出させてもよい。その場合においても、Niめっき層16とシード層12とが、直接接続されることとなり、Niめっき層16とシード層12との接続強度を向上させることができ、半導体素子X2のシェア強度を向上させることができる。
<第3の実施形態>
図14を用いて本発明の第3の実施形態に係る電極構造C3を備える半導体素子X3を説明する。半導体素子X3は、断面視して、第1部位14aの突出部20が矩形状である点、および平面視して、シード層の面積が第1部位14aの面積よりも大きい点が電極構造C1を備える半導体素子X1と異なり、その他の構成は同様である。
【0082】
ここで、半導体素子X3において、シード層12は、Tiを含む密着層8の上にCuを含む下地層10を積層して形成しているが、下地層10上にCuめっき層14を形成しているため、下地層10とCuめっき層14とが一体となる。それゆえ、半導体素子X3において、シード層12は密着層8を示すこととする。
【0083】
図14(b)で示すように、平面視して、シード層12の面積が第1部位14aの面積よりも大きいことから、半導体素子X3のシェア強度をさらに向上させることができる。
【0084】
また、シード層12の端部が、第2めっき層であるNiめっき層16により被覆されている。ここで、シード層12に含まれるTiとNiめっき層16に含まれるNiとの接続強度が保護層6とNiめっき層16との接続強度よりも高いことから、半導体素子X3のシェア強度を向上させることができる。
【0085】
なお、半導体素子X3では、第1部位14aの突出部20、およびシード層12の突出部20をともに断面視して矩形状とした例を示したが、第1部位14aの突出部20のみ矩形状としてもよく、またシード層12の突出部20のみを矩形状としてもよい。
【0086】
以上、本発明の一実施形態について説明したが、本発明は上記実施形態に限定されるものではなく、その趣旨を逸脱しない限りにおいて種々の変更が可能である。例えば、実施形態X1〜3を任意に組み合わせてもよい。
【0087】
半導体素子X1が平面視して、第1部位14aの面積が第2部位14bの面積よりも大きい例として、D1方向およびD3方向に大きい例を示したが、D1方向にのみ大きくてもよい。その場合においても、D1方向のシェア強度を向上させることができる。
【0088】
なお、半導体素子X1を用いた半導体装置Y1、およびサーマルヘッドZ1の例について説明したが、この半導体素子X1に代えて、半導体素子X2、3のいずれかを用いて半導体装置Y1、およびサーマルヘッドZ1を構成してもよい。また、サーマルプリンタZ2においても同様である。
【0089】
また、平面視して、矩形状の電極構造を例示したが、円形状の電極構造でもよい。その場合においてもシェア強度の向上した電極構造とすることができる。
【符号の説明】
【0090】
C1〜3 電極構造
X1〜3 半導体素子
Y1、2 半導体装置
Z1 サーマルヘッド
Z2 サーマルプリンタ
2 基体
4 電極
6 保護層
8 密着層
10 下地層
12 シード層
14 Cuめっき層
14a 第1部位
14b 第2部位
16 Niめっき層
18 Auめっき層
20 突出部
【技術分野】
【0001】
本発明は、電極構造、半導体素子、半導体装置、サーマルヘッドおよびサーマルプリンタに関する。
【背景技術】
【0002】
従来、基体と、基体上に設けられた電極と、電極上に設けられためっき層とを備える電極構造が知られている(例えば、特許文献1参照)。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開2008−258499号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
しかしながら、上述した電極構造では、電極とめっき層のシェア強度が低い場合に、基体に形成された電極と、めっき層とが剥離を生じてしまう可能性がある。
【課題を解決するための手段】
【0005】
本発明の電極構造は、基体と、基体上に設けられた電極と、電極上に設けられためっき層とを備える。めっき層は、第1部位と、第1部位上に位置する第2部位とを有しており、平面視して、第1部位の面積が第2部位の面積よりも大きい。
【0006】
本発明の半導体素子は、上記に記載の電極構造を備えている。
【0007】
本発明の半導体装置は、配線電極を有する実装基板と、上記に記載の半導体素子とを備え、実装基板の配線電極と、半導体素子の電極とが電気的に接続されている。
【0008】
本発明のサーマルヘッドは、上記に記載の半導体装置と、実装基板上に設けられた発熱部とを備え、配線電極が、発熱部と電気的に接続されている。
【0009】
本発明のサーマルプリンタは、上記に記載のサーマルヘッドと、発熱部上の記録媒体を搬送する搬送機構と、発熱部上に記録媒体を押圧するプラテンローラとを備える。
【発明の効果】
【0010】
本発明によれば、シェア強度の向上した電極構造を提供することができる。
【図面の簡単な説明】
【0011】
【図1】本発明の一実施形態に係る半導体素子を示す概略図である。
【図2】(a)は本発明の一実施形態に係る半導体素子を示す断面図、(b)はCuめっき層の平面図である。
【図3】図2のAを拡大して示す拡大断面図である。
【図4】(a)および(b)は、図2の半導体素子の製造方法を示す工程図である。
【図5】(c)および(d)は、図2の半導体素子の製造方法を示す工程図である。
【図6】(e)および(f)は、図2の半導体素子の製造方法を示す工程図である。
【図7】(g)および(h)は、図2の半導体素子の製造方法を示す工程図である。
【図8】本発明の一実施形態に係る半導体装置を示す外観斜視図である。
【図9】本発明の他の実施形態に係る半導体装置を示す外観斜視図である。
【図10】本発明の一実施形態に係るサーマルヘッドを示す外観斜視図である。
【図11】本発明の一実施形態に係るサーマルプリンタを示す外観構成図である。
【図12】本発明の他の実施形態に係る半導体素子を示す断面図である。
【図13】図12に示すBを拡大して示す拡大断面図である。
【図14】(a)は本発明のさらに他の実施形態に係る半導体素子を示す断面図、(b)はCuめっき層およびシード層の平面図である。
【発明を実施するための形態】
【0012】
<第1の実施形態>
第1の実施形態に係る電極構造C1を図1〜3に示す半導体素子X1を用いて説明する。なお、後述する第1部位14aと第2部位14bとの境界は、便宜的に二点鎖線で示している。
【0013】
半導体素子X1は、図1で示すように電極構造C1が基体2に所定の間隔をあけて複数設けられている。より具体的には、基体2と、基体2上に設けられた電極4と、電極4の一部が露出した状態で被覆した保護層6と、電極4および保護層6の一部を被覆するシード層12と、シード層12上に設けられたCuめっき層14と、Cuめっき層14を被覆するNiめっき層16と、Niめっき層16を被覆するAuめっき層18とを備える電極構造C1が設けられている。
【0014】
そして、Cuめっき層14を平面視した図2(b)で示すように、Cuめっき層14は、第1部位14aと、第2部位14bにより構成されており、第1部位14a上に第2部位14bが形成されている。Cuめっき層14は、平面視して、第1部位14aの面積が、第2部位14bの面積よりも大きくなっている。すなわち、図2(a)で示すD1方向に断面視して、Cuめっき層14は、側面に電極4に沿って突出する突出部20を有している。
【0015】
基体2は、電極4を保持する機能を有しており、例えば、単結晶シリコンを用いて形成されている。内部には、必要に応じてP型領域、N型領域あるいは絶縁領域等により構成されたトランジスタあるいはスイッチング素子等の機能回路が集積されている。また、これらの機能回路間を電気的に接続する配線回路が形成されていてもよい。
【0016】
基体2上に設けられた電極4は、Al、Al−Cu、Al−SiあるいはAl−Si−Cu等の金属材料により形成することが好ましい。また、電極4は、0.5〜2.0μmの厚みに形成することが好ましい。電極4は、電源電圧あるいは電気信号等を供給するために外部回路との接続用の電極として機能する。電極4の作製方法を例示すると、スパッタリング法あるいは蒸着法により成膜し、その後、必要であればフォトリソグラフィー技術、あるいはエッチング技術を用いて所定パターンを形成すればよい。
【0017】
保護層6は、図2(a)に示すように、基体2上に、電極4の露出部7を除くほぼ全面にわたって設けられており、電極4の周囲の一部を被覆して設けられている。そして、保護層6は、基体2上の上述した機能回路、あるいは電極4を大気に曝されないように被覆している。そのため、これらが大気中に含まれている水分により腐食する可能性を低減することができる。保護層6は、窒化珪素、酸化珪素、あるいはポリイミド等の電気絶縁材料により形成することができる。また、保護層6は、従来周知のスパッタリング法、フォトリソグラフィー技術、あるいはエッチング技術等の薄膜形成技術を用いて基体2上に形成することができ、0.5〜2.0μmの厚みに形成することが好ましい。なお、露出部7は、平面視して矩形状に設けられているが、矩形状に限られるものではない。例えば、平面視して円形状でも多角形状でもよい。
【0018】
シード層12は、電極4の露出部7と保護層6とを被覆しており、密着層8と、密着層8上に設けられた下地層10とにより構成されている。密着層8は、下地層10と電極4との密着性を高めるために設けられており、例えばTiを含む材料により形成することができる。下地層10は、後述するCuめっき層14を密着層8上に形成するために設けられており、例えばCuを含む材料により形成することができる。シード層12は、スパッタリング法、あるいは蒸着法等により形成することができる。
【0019】
Cuめっき層14は、シード層12上に形成されている。詳細は後述するが、Cuめっき層14は、電解めっき法により形成されており、低コストかつ短時間に形成することができる。また、電解めっき法によりCuめっき層14を形成した場合、下地層10とCuめっき層14とが一体的に形成されることとなり、下地層10はCuめっき層14に含まれることとなる。ここで、Cuめっき層14のD2方向における厚みは、電気的な抵抗を低減させるために、5〜20μmとすることが好ましい。
【0020】
Niめっき層16は、Cuめっき層14を被覆するように設けられている。より詳細には、Niめっき層16は、Cuめっき層14およびシード層12を被覆するように設けられており、さらに電極4の周囲に位置する保護層6も覆うように設けられている。Niめっき層16のD2方向における厚みは、1〜5μmとすることができる。
【0021】
また、Niめっき層16のD2方向における厚みを変更することで、低コストで容易に電極構造C1の厚みを変更することができ、電極構造C1の厚みを容易に変更することができる。
【0022】
Auめっき層18は、Niめっき層16を被覆するように設けられている。より詳細には、Auめっき層18は、Niめっき層16を被覆するとともに、電極4の周囲に位置する保護層6も覆うように設けられている。それにより、Auめっき層18の内部に位置するシード層12、Cuめっき層14、およびNiめっき層16が酸化する可能性を低減することができる。Auめっき層18のD2方向における厚みは、0.3〜3μmとすることができる。
【0023】
図3を用いて、Cuめっき層14の端部の形状について詳細に説明する。
【0024】
図3は、図2(a)の一点鎖線Aに示す部位を拡大して示す拡大断面図である。図3に示すように、Cuめっき層14は、平面視して、第1部位14aの面積が第2部位14bの面積よりも大きく、D1方向に断面視して、Cuめっき層14の第1部位14aの側面に電極4の外側へ向けて、電極4に沿って突出する突出部20を有する。
【0025】
本実施形態では、第1部位14aの径は、厚み方向であるD2方向の上方へ向かうにつれて小さくなっている。そのため、突出部20はD1方向に断面視して、三角形状となっている。図2では一部省略しているが、図2(a)に示すように、第2部位14bの側面は、D2方向に沿って設けられている。なお、径とは、第1部位14aが平面視して矩形状の場合は対角線であり、第1部位14aが平面視して円形状の場合は直径である。 突出部20の高さHは1〜3μm、長さLは0.1〜1.0μm、角度θは45〜85°であることが好ましい。突出部20の形状を上記に記載した範囲とすることで、D1方向の強度であるシェア強度向上させることができる。なお、角度θは、突出部20の上端20aと、突出部20の下端20bとを結ぶ線分と水平面のなす角である。なお、シード層12の端部上に、突出部20の下端20bが配置されているため、平面視して、シード層12は、Cuめっき層14に被覆されて見えない構成となっている。
【0026】
本実施形態に係る電極構造C1を備えた半導体素子X1によれば、Cuめっき層14は、第1部位14aと、第1部位14a上に位置する第2部位14bとを有しており、平面視して、第1部位14aの面積が第2部位14bの面積よりも大きいことから、Cuめっき層14の側面に、電極4に沿って突出する突出部20を有することとなる。そのため、シェア強度の向上した電極構造C1とすることができ、電極4とCuめっき層14とが剥離する可能性を低減することができる。それゆえ、半導体素子X1のシェア強度を向上させることができる。
【0027】
また、第1部位14aの径が、第1部位14aの厚み方向の上方へ向かうにつれて小さくなっているため、第1部位14aが、D1方向に断面視して、三角形状の突出部20とすることができる。そのため、半導体素子X1のシェア強度をさらに向上させることができる。
【0028】
ここで、仮に、突出部が矩形状に設けられていた場合に、矩形状の角部の上部に配置されたNiめっき層が、応力の集中によりクラックが発生する可能性、あるいはNiめっき層により封止できない可能性があった。
【0029】
これに対して、本実施形態に係る電極構造C1は、突出部20の上端20aよりも下端20bが、D1方向に突出しているため、D1方向に断面視して、三角形状の突出部20とすることができる。そのため、突出部20の上端20aから下端20bにかけてNiめっき層16を被覆することができ、Cuめっき層16の被覆性を向上させることができる。
【0030】
なお、第1の実施形態に係る半導体素子X1では、シード層12を密着層8と下地層10とにより構成する例を示したが、密着層8または下地層10のみを設けた構成としてもよい。
【0031】
また、Cuめっき層14を電解めっき法により形成した例を示したが、無電解めっき法により形成してもよい。
【0032】
ここで、シェア強度の測定方法について説明する。
【0033】
このシェア強度試験は、シェア強度測定装置(RHESCA(株)製PTR−1000)を用いて行った。シェア強度測定装置は、ボールシェアセンサおよびシェアツールを備えており、これらは上下移動可能に保持されている。電極構造C1を備える半導体素子X1は、水平方向に移動可能なステージ上に載置される。
【0034】
まず、半導体素子X1をステージ上に載置する。
【0035】
次に、シェアツールを保護層6の表面に接触する間際まで降下させ、半導体素子X1の表面の位置をテスタに認識させると、予め設定した距離(約5μm)だけシェアツールを上昇させる。
【0036】
その後、ステージを水平方向に速度25μm/secで移動させ、シェアツールが電極構造C1を備える電極構造C1を短辺側の横方向から押圧するように通過させる。これにより、各電極4において電極4と基体2との間で剥離を生じさせ、電極4の基体2から剥離した平面視したときの面積と、新たに露出した基体2の平面視したときの面積とを測定した。
【0037】
さらに、電極構造C1ごとに剥離面積率(平面視したときの新たに露出した基体2の面
積/平面視したときの剥離前の電極2の面積)を割り出して求めることができる。
【0038】
次に、図4〜7を用いて、半導体素子X1の製造方法について説明する。
【0039】
まず、基体2の上面にスパッタリング法により電極4を形成する。そして、電極4の一部を露出させるように保護層6をスパッタリング法により形成する。続いて、電極4および保護層6の上面に密着層8および下地層10をそれぞれスパッタリング法により形成する(図4(a)参照)。
【0040】
次に、Cuめっき層14を形成するために、所定のパターンのレジスト層22を基体2上に形成する。レジスト層22は、例えば、厚みが10〜50μm程度の未硬化の紫外線硬化性樹脂および熱硬化性樹脂を含有する感光性樹脂フィルムを基体2の上面に貼着して、これをフォトリソグラフィー技術を用いて露光、現像することにより形成することができる。そして、電解めっき法により、Cuめっき層14を形成する(図4(b)参照)。
【0041】
次に、レジスト層22を水酸化ナトリウム水溶液等の剥離液を用いて剥離する(図5(c)参照)。その後、レジスト層22により被覆されていた下地層10および密着層8を適宜エッチングして取り除く(図5(d)参照)。
【0042】
そして、Cuめっき層14をエッチングして、第1部位14a、および第2部位14bを形成する(図6(e)参照)。図6(e)に示す破線は、図6(e)の工程前のCuめっき層14を示している。図6(e)工程において、Cuめっき層14の第2部位14bをエッチングすることにより、第1部位14a、および第2部位14bを形成し、突出部20を作製している。
【0043】
次に、第2部位14bを三角形状にエッチングする(図6(f)参照)。第1部位14aを断面視して三角形状にエッチングする方法は、エッチングする領域を段階的に変化させて、図6(f)工程を複数回行う。それにより、断面視して突出部20を三角形状とすることができる。なお、断面視して三角形状にする方法は、図6(f)の工程を複数行わずに、エッチング液の粘度を変更する方法を用いてもよい。
【0044】
次に、Cuめっき層14の表面にPd触媒を付与した後、Cuめっき層14、シード層12、および保護層6を被覆するように、Niめっき層16を無電解めっき法により形成する(図7(g)参照)。
【0045】
ここで、Cuめっき層をエッチングする場合に、シード層の密着層または下地層が、オーバーエッチングされてCuめっき層とシード層との間に空隙ができる可能性があった。この空隙にエッチングの薬液が残った場合、Cuめっき層およびNiめっき層が腐食する原因となる可能性があった。
【0046】
これに対して本実施形態に係る電極構造C1を備える半導体素子X1は、Cuめっき層14が、第1部位14aと第2部位14bとを有しており、平面視して、第1部位14aの面積が第2部位14bの面積よりも大きいことから、Cuめっき層14とシード層12(密着層8)との間にNiめっき層16が入り込む可能性を低減することができる。また、Cuめっき層14とシード層12(密着層8)との間にNiめっき層16が入り込まずに空隙ができる可能性を低減することができる。さらに、エッチング液等の薬液が、Cuめっき層14とシード層12(密着層8)との間に残留する可能性を低減することができる。それにより、長期信頼性の向上した半導体素子X1とすることができる。
【0047】
次に、Niめっき層16を被覆するように、Auめっき層18を無電解めっき法により
形成する(図7(h)参照)。このようにして、半導体素子X1を作製することができる。
【0048】
図8を用いて、半導体装置Y1について説明する。
【0049】
半導体装置Y1は、配線電極26を有する実装基板23と、第1の実施形態に係る半導体素子X1とを有しており、実装基板23の配線電極26と、半導体素子X1の電極4とが電気的に接続されている。そして、半導体素子X1は電極構造C1を備えている。電極4と配線電極26とは、図8の網掛けで示すように、異方導電性接着剤30にて電気的に接続されている。このようにして、実装基板23に半導体素子X1が実装され、半導体装置Y1を構成している。
【0050】
実装基板23は、例えば、セラミックス、あるいはガラスエポキシ樹脂等の絶縁性の基板により形成されている。実装基板23の一方の主面に、複数の配線電極26が設けられている。配線電極26は、Al、Cu、NiあるいはAu等の導電体により形成されている。配線電極26は、必要に応じて実装基板23の他方の主面まで引出す場合、あるいは実装基板23の内部に形成されたビアホール導体に接続される場合がある。このような配線電極26は、フォトリソグラフィー技術あるいは厚膜印刷技術を用いて形成することができる。
【0051】
半導体素子X1としては、集積回路、ダイオード、あるいはコンデンサ等の電子部品を例示することができる。
【0052】
異方導電性接着剤30は、絶縁性の樹脂の内部に導電性の粒子を複数個有しており、導電性の粒子を介して、電気的に導通させる機能を有する。
【0053】
ここで、異方導電性接着剤により、半導体素子と配線電極とを電気的に接続する際に、配線電極と向かい合う半導体素子の表面が粗いと、導電の粒子の導通がうまく図れない場合がある。これに対して本実施形態に係る半導体装置Y1を構成する半導体素子X1は、図6(e)の工程により、Cuめっき層14の上面をエッチングしているため、Cuめっき層14(第2部位14b)の上面の表面粗さを滑らかにすることができる。それにより、Cuめっき層14の上面の表面粗さに起因して、半導体素子X1の上面の表面粗さが粗くなる可能性を低減することができる。そのため、半導体装置Y1は、異方導電性接着剤30の電気的な導通を確保することができる。
【0054】
半導体装置Y1は、シェア強度の向上した半導体素子X1により、半導体素子X1と実装基板23とを電気的に接続しているため、半導体素子X1と実装基板23との接続強度を向上させることができる。
【0055】
図9を用いて他の実施形態の半導体装置Y2について説明する。
【0056】
図9に示す半導体装置Y2は、実装基板23に設けられた配線電極26が、電極構造C1を構成する点で、半導体装置Y1とは異なる。
【0057】
半導体装置Y2は、実装基板23と、実装部品28とを備えている。実装基板23は、一方の主面に、複数の配線電極26が設けられており、配線電極26は電極構造C1を有している。実装部品28は、基体2の一方の主面に、端子電極24が形成されている。つまり、電極構造C1を有する電極が実装基板23に設けられている点で、半導体装置Y1と構成が異なる。
【0058】
この場合においても、シェア強度の向上した実装基板23を半導体装置Y2は備えていることから、シェア強度の向上した半導体装置Y2とすることができる。
【0059】
次に、本発明の一実施形態に係るサーマルヘッドZ1について、図10を参照しつつ説明する。図10は、本実施形態のサーマルヘッドZ1の概略構成図である。
【0060】
図10に示すように、本実施形態のサーマルヘッドZ1は、実装基板23上に、発熱部15が列状に配置されている。
【0061】
サーマルヘッドZ1は、実装基板23上に発熱部15、共通電極17、個別電極19、および信号電極21が形成されており、共通電極17および信号電極21と駆動IC29とが電気的に接続されている。なお、サーマルヘッドZ1においては、配線電極は、共通電極17、個別電極19、および信号電極21である。
【0062】
発熱部15は、一端が共通電極17の主配線部17aに接続されており、他端が個別電極19に接続されている。発熱部15は、例えば、TaN系、TaSiO系、TaSiNO系、TiSiO系、TiSiCO系またはNbSiO系等の電気抵抗の比較的高い材料によって形成されている。そのため、後述する共通電極17と個別電極19との間に電圧が印加され、発熱部15に電流が供給されたときに、ジュール発熱によって発熱部15が発熱する。
【0063】
共通電極17は、実装基板23の発熱部15が設けられた一方側に、発熱部15の配列方向に沿って主配線部17aが設けられている。そして、実装基板23の発熱部15の配列方向の両端に、実装基板23に沿って実装基板23の他方側に副配線部17bが設けられている。
【0064】
個別電極19は、それぞれの発熱部15に対応して設けられており、一端が発熱部15に接続され、他端が駆動IC29と接続されている。
【0065】
信号電極21は、駆動IC29に外部から送られてきた信号を供給する機能を有しており、図10では、個別電極19と同等の個数を備えた例を示している。信号電極21の一端は、駆動IC29と接続されており、他端は、実装基板23の他方側に引き出されている。なお、信号電極21は、駆動IC29に供給する信号に合わせて設ければよく、個別電極19と同等の個数を備えなくともよい。また、隣り合う駆動IC29同士を信号電極21により接続してもよい。
【0066】
そして、共通電極17の副配線部17bと、信号電極21の他端とが、図10には示していないが、外部基板と、はんだあるいは異方導電性接着剤により電気的に接続されており、サーマルヘッドZ1に外部から電圧を供給している。
【0067】
共通電極17、個別電極19、および信号電極21は、導電性を有する材料で形成されており、例えば、アルミニウム、金、銀および銅のうちのいずれか一種の金属またはこれらの合金によって形成されている。
【0068】
実装基板23は、例えば、セラミックス、あるいはガラスエポキシ樹脂等の絶縁性の基板により形成されている。
【0069】
駆動IC29は、図10に示すように、複数の発熱部15の各群に対応して配置されており、個別電極19と信号電極21とに接続されている。この駆動IC29は、各発熱部15の通電状態を制御するためのものであり、内部に複数のスイッチング素子(不図示)
を有しており、スイッチング素子がオフ状態のときに不通電状態となる公知のものを用いることができる。各駆動IC29は、内部のスイッチング素子に接続されている一方の接続端子(不図示)が個別電極19に接続されており、このスイッチング素子に接続されている他方の接続端子(不図示)が信号電極21に接続されている。これにより、駆動IC29の各スイッチング素子がオン状態のときに、各スイッチング素子に接続された個別電極19と信号電極21とが電気的に接続される。そして、これらの接続端子が、電極構造C1を構成している。つまり、半導体素子X1として駆動IC29が機能することとなる。
【0070】
サーマルヘッドZ1は、半導体素子X1の電極4が電極構造C1を構成することから、駆動IC29とサーマルヘッド基板23との接続強度を向上させることができ、長期信頼性の向上したサーマルヘッドZ1とすることができる。
【0071】
次に、本発明の一実施形態に係るサーマルプリンタZ2について、図11を参照しつつ説明する。図11は、本実施形態のサーマルプリンタZ2の概略構成図である。
【0072】
図11に示すように、本実施形態のサーマルプリンタZ2は、上述のサーマルヘッドZ1、搬送機構40、プラテンローラ50、電源装置60および制御装置70を備えている。サーマルヘッドZ1は、サーマルプリンタZ2の筐体に設けられた取付部材80の取付面80aに取り付けられている。なお、このサーマルヘッドZ1は、発熱部15の配列方向が、後述する記録媒体Pの搬送方向Sに直交する方向、言い換えると主走査方向であり、図11においては紙面に直交する方向に沿うようにして、取付部材80に取り付けられている。
【0073】
搬送機構40は、感熱紙、インクが転写される受像紙等の記録媒体Pを図11の矢印S方向に搬送して、サーマルヘッドZ1の複数の発熱部15上に搬送するためのものであり、搬送ローラ43,45,47,49を有している。搬送ローラ43,45,47,49は、例えば、ステンレス等の金属からなる円柱状の軸体43a,45a,47a,49aを、ブタジエンゴム等からなる弾性部材43b,45b,47b,49bにより被覆して構成することができる。なお、図示しないが、記録媒体Pがインクが転写される受像紙等の場合は、記録媒体PとサーマルヘッドZ1の発熱部15との間に、記録媒体Pとともにインクフィルムを搬送するようになっている。
【0074】
プラテンローラ50は、記録媒体PをサーマルヘッドZ1の発熱部15上に押圧するためのものであり、記録媒体Pの搬送方向Sに直交する方向に沿って延びるように配置され、記録媒体Pを発熱部15上に押圧した状態で回転可能となるように両端部が支持されている。プラテンローラ50は、例えば、ステンレス等の金属からなる円柱状の軸体50aを、ブタジエンゴム等からなる弾性部材50bにより被覆して構成することができる。
【0075】
電源装置60は、上記のようにサーマルヘッドZ1の発熱部15を発熱させるための電流および駆動IC29を動作させるための電流を供給するためのものである。制御装置70は、上記のようにサーマルヘッドZ1の発熱部15を選択的に発熱させるために、駆動IC29の動作を制御する制御信号を駆動IC29に供給するためのものである。
【0076】
本実施形態に係るサーマルプリンタZ2は、図11に示すように、プラテンローラ50によって記録媒体PをサーマルヘッドZ1の発熱部15上に押圧しつつ、搬送機構40によって記録媒体Pを発熱部15上に搬送しながら、電源装置60および制御装置70によって発熱部9を選択的に発熱させることで、記録媒体Pに所定の印画を行うことができる。なお、記録媒体Pが受像紙等の場合は、図示しないが記録媒体Pとともに搬送されるインクフィルムの昇華性インクを記録媒体Pに熱拡散することによって、記録媒体Pへの印
画を行うことができる。
<第2の実施形態>
図12、13を用いて本発明の第2の実施形態に係る電極構造C2を備える半導体素子X2について説明する。半導体素子X2は、シード層12の径が、厚み方向の上方へ向かうにつれて小さくなっており、突出部20がD1方向に断面視して三角形状である。
【0077】
半導体素子X2の突出部20は、Cuめっき層14の第1部位14aからシード層12(密着層8)にわたって連続的に設けられている。そして、Cuめっき層14の第1部位14aの径がD2方向の上方へ向かうにつれて小さくなっており、シード層12の端部がD1方向に断面視して、三角形状となっている。そのため、突出部20は、Cuめっき層14の第1部位14aおよびシード層12により形成されており、Cuめっき層14の第1部位14aおよびシード層12は、一体的に突出部20を形成している。それにより、突出部20は、D1方向に断面視して、三角形状となっている。なお、半導体素子X2は、図6(f)の工程の後に、シード層12(密着層8)も同様に図6(f)の工程のようにエッチングすることにより作製することができる。
【0078】
半導体素子X2は、Cuめっき層14の第1部位14aおよびシード層12により一体的に形成された突出部20が三角形状を有していることから、シェア強度の向上した電極構造C2とすることができ、電極4とCuめっき層14とが剥離する可能性を低減することができる。それゆえ、半導体素子X2のシェア強度を向上させることができる。
【0079】
なお、Cuめっき層14の第1部位14aおよびシード層12により一体的に形成された突出部20が全体的に三角形状を有する例を示したが、突出部20がCuめっき層14からシード層12にわたって連続的に設けなくてもよい。つまり、第1部位14aおよびシード層12の突出部20がそれぞれ三角形状を有しており、三角形状の斜辺が連続して設けられていなくともよい。
【0080】
また、半導体素子X2は、突出部20がCuめっき層14およびシード層12にかけて連続的に設けられていることから、θとθ´とが同程度の角度を有することとなる。そのため、突出部20の上部にNiめっき層16が設けられた場合においても、Niめっき層16の封止性を高めることができる。なお、θとθ´とが同程度ではなく、θよりもθ´の角度が大きくてもよく、小さくてもよい。
【0081】
なお、後述する半導体素子X3のように、半導体素子X2のシード層12を第1部位14aよりも突出させてもよい。その場合においても、Niめっき層16とシード層12とが、直接接続されることとなり、Niめっき層16とシード層12との接続強度を向上させることができ、半導体素子X2のシェア強度を向上させることができる。
<第3の実施形態>
図14を用いて本発明の第3の実施形態に係る電極構造C3を備える半導体素子X3を説明する。半導体素子X3は、断面視して、第1部位14aの突出部20が矩形状である点、および平面視して、シード層の面積が第1部位14aの面積よりも大きい点が電極構造C1を備える半導体素子X1と異なり、その他の構成は同様である。
【0082】
ここで、半導体素子X3において、シード層12は、Tiを含む密着層8の上にCuを含む下地層10を積層して形成しているが、下地層10上にCuめっき層14を形成しているため、下地層10とCuめっき層14とが一体となる。それゆえ、半導体素子X3において、シード層12は密着層8を示すこととする。
【0083】
図14(b)で示すように、平面視して、シード層12の面積が第1部位14aの面積よりも大きいことから、半導体素子X3のシェア強度をさらに向上させることができる。
【0084】
また、シード層12の端部が、第2めっき層であるNiめっき層16により被覆されている。ここで、シード層12に含まれるTiとNiめっき層16に含まれるNiとの接続強度が保護層6とNiめっき層16との接続強度よりも高いことから、半導体素子X3のシェア強度を向上させることができる。
【0085】
なお、半導体素子X3では、第1部位14aの突出部20、およびシード層12の突出部20をともに断面視して矩形状とした例を示したが、第1部位14aの突出部20のみ矩形状としてもよく、またシード層12の突出部20のみを矩形状としてもよい。
【0086】
以上、本発明の一実施形態について説明したが、本発明は上記実施形態に限定されるものではなく、その趣旨を逸脱しない限りにおいて種々の変更が可能である。例えば、実施形態X1〜3を任意に組み合わせてもよい。
【0087】
半導体素子X1が平面視して、第1部位14aの面積が第2部位14bの面積よりも大きい例として、D1方向およびD3方向に大きい例を示したが、D1方向にのみ大きくてもよい。その場合においても、D1方向のシェア強度を向上させることができる。
【0088】
なお、半導体素子X1を用いた半導体装置Y1、およびサーマルヘッドZ1の例について説明したが、この半導体素子X1に代えて、半導体素子X2、3のいずれかを用いて半導体装置Y1、およびサーマルヘッドZ1を構成してもよい。また、サーマルプリンタZ2においても同様である。
【0089】
また、平面視して、矩形状の電極構造を例示したが、円形状の電極構造でもよい。その場合においてもシェア強度の向上した電極構造とすることができる。
【符号の説明】
【0090】
C1〜3 電極構造
X1〜3 半導体素子
Y1、2 半導体装置
Z1 サーマルヘッド
Z2 サーマルプリンタ
2 基体
4 電極
6 保護層
8 密着層
10 下地層
12 シード層
14 Cuめっき層
14a 第1部位
14b 第2部位
16 Niめっき層
18 Auめっき層
20 突出部
【特許請求の範囲】
【請求項1】
基体と、
該基体上に設けられた電極と、
該電極上に設けられためっき層と、を備え、
該めっき層は、第1部位と、該第1部位上に位置する第2部位とを有しており、
平面視して、前記第1部位の面積が前記第2部位の面積よりも大きいことを特徴とする電極構造。
【請求項2】
前記電極上にシード層をさらに備え、
前記めっき層が前記シード層上に配置されており、
平面視して、前記シード層の面積が、前記めっき層の前記第1部位の面積よりも大きい、請求項1に記載の電極構造。
【請求項3】
前記めっき層の前記第1部位の径が、厚み方向の上方へ向かうにつれて小さくなる、請求項1または2に記載の電極構造。
【請求項4】
前記シード層の径が、厚み方向の上方へ向かうにつれて小さくなる、請求項2または3に記載の電極構造。
【請求項5】
前記めっき層を第1めっき層とするとき、該第1めっき層を被覆する第2めっき層をさらに備え、
前記シード層の一部が、前記第2めっき層により被覆されている、請求項2乃至4のいずれかに記載の電極構造。
【請求項6】
請求項1乃至5のいずれかに記載の電極構造を備えた半導体素子。
【請求項7】
配線電極を有する実装基板と、
請求項6に記載の半導体素子と、を備え、
前記実装基板の前記配線電極と、前記半導体素子の前記電極とが電気的に接続されている半導体装置。
【請求項8】
請求項7に記載の半導体装置と、
前記実装基板上に設けられた発熱部と、を備え、
前記配線電極が、前記発熱部と電気的に接続されているサーマルヘッド。
【請求項9】
請求項8に記載のサーマルヘッドと、
前記発熱部上に記録媒体を搬送する搬送機構と、
前記発熱部上に前記記録媒体を押圧するプラテンローラとを備えるサーマルプリンタ。
【請求項1】
基体と、
該基体上に設けられた電極と、
該電極上に設けられためっき層と、を備え、
該めっき層は、第1部位と、該第1部位上に位置する第2部位とを有しており、
平面視して、前記第1部位の面積が前記第2部位の面積よりも大きいことを特徴とする電極構造。
【請求項2】
前記電極上にシード層をさらに備え、
前記めっき層が前記シード層上に配置されており、
平面視して、前記シード層の面積が、前記めっき層の前記第1部位の面積よりも大きい、請求項1に記載の電極構造。
【請求項3】
前記めっき層の前記第1部位の径が、厚み方向の上方へ向かうにつれて小さくなる、請求項1または2に記載の電極構造。
【請求項4】
前記シード層の径が、厚み方向の上方へ向かうにつれて小さくなる、請求項2または3に記載の電極構造。
【請求項5】
前記めっき層を第1めっき層とするとき、該第1めっき層を被覆する第2めっき層をさらに備え、
前記シード層の一部が、前記第2めっき層により被覆されている、請求項2乃至4のいずれかに記載の電極構造。
【請求項6】
請求項1乃至5のいずれかに記載の電極構造を備えた半導体素子。
【請求項7】
配線電極を有する実装基板と、
請求項6に記載の半導体素子と、を備え、
前記実装基板の前記配線電極と、前記半導体素子の前記電極とが電気的に接続されている半導体装置。
【請求項8】
請求項7に記載の半導体装置と、
前記実装基板上に設けられた発熱部と、を備え、
前記配線電極が、前記発熱部と電気的に接続されているサーマルヘッド。
【請求項9】
請求項8に記載のサーマルヘッドと、
前記発熱部上に記録媒体を搬送する搬送機構と、
前記発熱部上に前記記録媒体を押圧するプラテンローラとを備えるサーマルプリンタ。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【公開番号】特開2013−45843(P2013−45843A)
【公開日】平成25年3月4日(2013.3.4)
【国際特許分類】
【出願番号】特願2011−181687(P2011−181687)
【出願日】平成23年8月23日(2011.8.23)
【出願人】(000006633)京セラ株式会社 (13,660)
【Fターム(参考)】
【公開日】平成25年3月4日(2013.3.4)
【国際特許分類】
【出願日】平成23年8月23日(2011.8.23)
【出願人】(000006633)京セラ株式会社 (13,660)
【Fターム(参考)】
[ Back to top ]