この発明は、電子デバイス用の基板（３）の下側（５）から基板（３）を少なくとも部分的に通って基板（３）の上側（４）に向かうビアホール（９）またはビア（７）を形成する方法を提供する。この方法は、ビアホール（９）の第１の縦方向部分（１１）をエッチングするステップと、ビアホール（９）の第２の縦方向部分（１２）をエッチングするステップとを含み、それにより、第１の縦方向部分（１１）および第２の縦方向部分（１２）はビアホール（９）を実質的に形成し、ビアホール（９）に狭窄部（２３）が形成される。狭窄部（２３）はビアホール（９）の開口部（２４）を規定し、この方法は、狭窄部（２３）がエッチングマスクとして機能している状態でエッチングすることによってビアホール（９）を開けるステップをさらに含む。ビアは、ビアホールを導電性材料で少なくとも部分的に充填することによって形成される。ビアを含む電気デバイス用の基板も提供される。
（もっと読む）

【課題】生産性を極端に落とすことなく、開口の形状悪化を抑止するエッチング方法を提供する。
【解決手段】半導体基板１上に絶縁層２を介して形成されたパッド電極３を被覆するように前記半導体基板１の表面に支持体５を接着する工程と、前記半導体基板１の裏面から前記パッド電極３の表面に到達するようにビアホールを形成する工程とを有するものにおいて、前記半導体基板１に対して前記絶縁層２が露出しない位置まで第１の開口を形成する第１のエッチング工程と、前記半導体基板１に対して前記絶縁層２が露出する位置まで第２の開口８を形成する第２のエッチング工程とを、全ての開口に対して行うと共に、前記第２のエッチング工程は前記第１のエッチング工程よりも前記半導体基板に印加される交流電圧の周波数を低くする。 （もっと読む）

【課題】ウェットエッチング処理工程を含まず、塩素系ガスの専用処理設備を必要としない、安価な装置構成で処理可能な、クロム膜のパターニング方法を提供する。
【解決手段】基材１０上にクロム膜１１’を形成するクロム膜形成工程と、クロム膜１１’の上に、後のパターニング工程における酸素プラズマ条件で除去されないマスク材料膜１２’を形成するマスク材料膜形成工程と、マスク材料１２’膜をパターニングして所定のマスクパターン１２を形成するマスクパターン形成工程と、マスクパターン１２が設けられていない部分のクロム膜を、載置されるステージを加熱して酸素プラズマ条件の温度範囲とし且つ塩素原子を含まない酸素プラズマに晒して酸化クロムとして昇華除去するパターニング工程と、を有するように構成して、所定のクロムパターン１１を得る。 （もっと読む）

【課題】トレンチゲート形成において、ペアスペースパターンの位置ずれの生じないパターン形成方法を提供する。
【解決手段】被加工層１上に、第３〜第１マスク層１３，１２，１１を順次積層する。第１マスク層上に第４マスク層を形成し、第４マスク層をマスクにして第１マスク層をラインパターン形状に成形する。第１マスク層のライン幅方向両側に、サイドウオール層２１ａを形成してから第１マスク層を除去する。一対のサイドウオール層をマスクにして第２マスク層を一対のラインパターン形状に成形する。第３マスク層上に第５マスク層を形成し、第５マスク層をマスクにして一対の開口部を第３マスク層に設ける。第３マスク層をマスクにして被加工層に一対の溝部を設ける。 （もっと読む）

【課題】金属酸化物材料、とりわけ、二価金属の酸化物または三価金属の酸化物、更には酸化亜鉛系材料のエッチング時にエッチングされた面を平坦にでき、エッチング残渣を抑制し、かつ、電極材料の腐食がない好適なエッチング液組成物を提供する。
【解決手段】エッチング液組成物は、蓚酸の部分中和物または完全中和物を含有する。蓚酸は分子内にカルボキシル基を２つ含有する二価の酸であるが、その一部が中和反応により一部または全部が置換されている。このような部分中和または完全中和を行った蓚酸を金属酸化物材料のエッチング液組成物として用いることにより、エッチングされた面が平坦になり、かつ、蓚酸による金属酸化物材料のエッチング時に発生するエッチング残渣の発生を抑制することが可能となる。更に、エッチング液のｐＨ上昇に伴って、金属酸化物材料とともにエッチング液に接触する金属材料の腐食を抑制する効果がある。 （もっと読む）

【課題】半導体デバイスの小型化要求を満たす寸法の開口部を形成する基板処理方法において、マスク層の厚さを増大させることができる基板処理方法を提供する。
【解決手段】ＳｉＮ膜５１、ＢＡＲＣ膜５２及びフォトレジスト膜５３が順に積層され、フォトレジスト膜５３はＢＡＲＣ膜５２の一部を露出させる開口部５４を有するウエハＷを処理する基板処理方法であって、デポ性ガスであるＣＨ_３ＦガスとＳＦ_６ガスの混合ガスから生成されたプラズマによって開口部５４を有するフォトレジスト膜５３の上部表面にデポを堆積して厚さを増大させるマスク層厚さ増大ステップを有する。 （もっと読む）

【課題】エッチング後のフォトレジストの剥離において、残渣による基板の汚染を防止し、残渣除去のための工程やコストを削減することが可能なエッチング方法を提供する。
【解決手段】本発明に係るエッチング方法は、フォトレジスト層をマスクとして用いた基板のエッチングにおいて、基板上に、中間層を設ける工程Ａと、中間層上に、フォトレジスト層をパターン形成する工程Ｂと、フォトレジスト層を介して中間層をパターニングする工程Ｃと、フォトレジスト層及び中間層をマスクとして、基板に対してエッチングを行う工程Ｄと、フォトレジスト層上に、剥離層を設ける工程Ｅと、剥離層を剥がすことで、同時にフォトレジスト層及び中間層を基板から剥離する工程Ｆと、を順に有し、少なくとも工程Ｆの時点において、剥離層とフォトレジスト層との界面αにおける粘着力が、基板と中間層との界面βにおける粘着力よりも高くなるように、中間層及び剥離層を設ける。 （もっと読む）

【課題】本発明は液晶表示装置用アレイ基板製造用のエッチングテープを提供する。
【解決手段】本発明のエッチングテープは、ベースシート及びベースシート上にゲルタイプのエッチング物質が塗布されて形成されたエッチング物質層を含む。このエッチングテープは、透明絶縁基板上にゲート電極、ストレージキャパシターの第１電極、ゲート配線を形成する段階、ゲート絶縁膜、アクティブ層、オーミック接触層、ソース電極及びドレーン電極を形成し、誘電体層及びストレージキャパシターの第２電極を形成し、データ配線を形成する段階、画素電極を形成し、ゲートパッド電極を形成し、データパッド電極を形成する段階、保護層を形成する段階及びゲートパッド電極上に形成された保護層とデータパッド電極上に形成された保護層をエッチングすることでコンタクトホールを形成する段階を含む液晶表示装置用アレイ基板の製造方法に利用される。 （もっと読む）

【解決手段】半導体素子の製造方法および半導体素子。接続パッド（７）がＳＯＩ基板（１）の絶縁層（２）に配置される。接続パッドの上部に形成されるコンタクトホール開口部（９）は、その側壁及び接続パッド上に、上縁が頂部金属（１２）に接触する金属膜（１１）を備える。 （もっと読む）

【課題】コンタクト配線を形成する際の短縮（shortening）を抑制して、コンタクト配線の開放（open）の発生を防止でき、信頼性を向上できる半導体装置およびその製造方法を提供する。
【解決手段】半導体装置は、ゲート絶縁膜24と、ゲート電極GCと、活性化領域層AAと、層間絶縁膜22と、コンタクト配線SC1,SC2とを具備し、前記コンタクト配線SC1,SC2の平面形状は、長手方向に沿った端部が円弧である第１，第２領域S1,S2と、前記第１，第２領域を長手方向に沿って連結する第３領域S3とにより構成され、前記第１，第２領域の長手方向の長さａと、前記第３領域の長手方向の長さｂと、前記第１，第２領域の短手方向の幅ｒと、前記第３領域の短手方向の幅ｗとは、
ｂ／ａ＞０．５
ｗ／ｒ＞０．５
なる関係を満たす。 （もっと読む）

【課題】リソグラフィの露光解像限界を超えた寸法を有するパターンの形成において、工程数の削減が可能な半導体装置の製造方法を提供する。
【解決手段】この半導体装置の製造方法は、半導体基板上に形成された被加工膜上に第１のマスク材膜を形成し、前記第１のマスク材膜上にレジストパターンを形成し、前記レジストパターンを覆うように前記第１のマスク材膜上に所定の膜厚の第２のマスク材膜を形成し、前記第２のマスク材膜をエッチバックして前記レジストパターン及び前記第１のマスク材膜を露出させ、エッチバックされた前記第２のマスク材膜を残したまま、露出した前記レジストパターン及び前記第１のマスク材膜を同時に加工し、前記第１のマスク材膜下に露出する前記被加工膜部を加工する。 （もっと読む）

【課題】膜パターンが倒れないように半導体装置を製造する方法を提供する。
【解決手段】半導体装置の製造方法は、基板上にＳｉＯ_２膜の膜パターンを形成する工程と、ＳｉＯ_２膜の膜パターンを両側面から挟むように複数のＳｉ膜の膜パターンを形成する工程と、ＳｉＯ_２膜の膜パターンの上面と、複数のＳｉ膜の膜パターンの上面と露出した側面とを被覆するようにレジスト膜を形成する工程と、ＳｉＯ_２膜の膜パターンの上面が露出するまでレジスト膜の一部を除去する工程と、レジスト膜が除去された後に、露出したＳｉＯ_２膜の膜パターンをウェット処理により除去する工程と、ＳｉＯ_２膜の膜パターンが除去された後に、レジスト膜の残部をドライ処理により除去する工程と、を備える。 （もっと読む）

【課題】加工精度を緩和し、配線抵抗を低減し、または、基板に平行方向に記録層を積層して高性能・高集積度化し、工程数を削減した不揮発性記憶装置及びその製造方法を提供する。
【解決手段】要素メモリ層を複数積層した不揮発性記憶装置において、要素メモリ層のそれぞれは、複数の第１配線５０と、第２配線７０と、第１配線５０と第２配線７０との間に設けられ、記録層を含む積層構造体６０と、を有し、第１及び第２配線の少なくともいずれか一方は、配線どうしの間隔が狭い部分と広い部分とを有する。これら配線どうしの間隔が狭い部分と広い部分とは、交互に配列している。そして、配線どうしの間隔が広い部分に配線に接続された接続部（第１接続部５２、第２接続部７２）が設けられている。記録層には、例えば、抵抗変化材料や相変化メモリ材料を用いることができる。積層構造体６０は、バリア層やヒータ層、各種の整流素子を含むことができる。 （もっと読む）

基板中に狭いビアを形成するための方法および装置を提供する。従来型のリソグラフィによって、パターンリセスを基板中にエッチングする。パターンリセスの側壁および底部を含んでいる基板の表面の上方に薄いコンフォーマル層を形成する。コンフォーマル層の厚さは、パターンリセスの実効的な幅を縮小する。下方にある基板を暴露させるために、異方性エッチングによってパターンリセスの底からコンフォーマル層を除去する。次に、マスクとしてパターンリセスの側壁を覆っているコンフォーマル層を使用して基板をエッチングする。次に、ウェットエッチャントを使用してコンフォーマル層を除去する。
（もっと読む）

【課題】生産性が向上し、かつ寸法精度が良い金属配線の製造方法、ＴＦＴの製造方法、及びそれを用いて製造されたＴＦＴを提供すること。
【解決手段】本発明にかかる金属配線の製造方法では、まず、主成分金属に、主成分金属より酸化物の生成エネルギーが低い添加金属が添加された第２の金属膜３０を成膜する。そして、第２の金属膜３０を酸化させて金属酸化物を形成し、第２の金属膜３０の表面に酸化層３２を形成する。次に、酸化層３２上にフォトレジスト３１を形成して、第１のドライエッチング条件により、酸化層３２をエッチングする。そして、第１のドライエッチング条件の場合と比較して、主成分金属の金属酸化物に対する選択比が高い第２のドライエッチング条件により、下層の第２の金属膜３０をエッチングする。 （もっと読む）

【課題】側壁プロセスを用いた場合において、被処理層に最終的に形成されるパターン寸法の面内ばらつきを抑制することができる半導体装置製造方法および最適寸法設定プログラムを提供する。
【解決手段】本発明は、側壁プロセスにおけるパターン変換工程においてそれぞれ形成される各パターンの面内寸法ばらつき量から面内寸法ばらつき量の合計量を求め、該求めた面内寸法ばらつき量の合計量から、面内寸法ばらつき量が少なくなるような各パターンの仕上がり寸法を設定するため、側壁プロセスを用いた場合において、被処理層に最終的に形成されるパターン寸法の面内ばらつきを抑制することができるという効果を奏する。 （もっと読む）

自己組織化ブロック共重合体を使用して、ラインアレイにおいて、サブリソグラフィーでナノスケールの微細構造を作製するための方法、ならびに、これらの方法から形成される膜およびデバイスが提供される。
（もっと読む）

【課題】埋め込み金属配線の形成時に、イン-サイチュウ(in-situ)で平坦化を行うことができ、層間絶縁膜形成の回数を減らし、製造工程にかかる時間及び費用を減らすことができる半導体素子の製造方法を提供する。
【解決手段】半導体基板１００上の第１の層間絶縁膜１０２にコンタクトプラグ１０４を形成する。第１の層間絶縁膜及びコンタクトプラグの上部にエッチング停止膜１０６ａ及びハードマスクパターンを形成する。ハードマスクパターンに沿ってエッチング停止膜をパターニングし、露出された第１の層間絶縁膜及びコンタクトプラグをエッチングしてコンタクトプラグの上部の第１の層間絶縁膜にトレンチを形成する。金属膜を形成後、エッチング停止膜までシリカ研磨剤とセリア研磨剤を混合したスラリーを用いて平坦化を行い、金属配線１１４ａを形成する。エッチング停止膜を除去し、第２の層間絶縁膜１１６を形成する。 （もっと読む）

【課題】ビアもしくはトレンチへの埋め込みに好適であり、所望のパターンに基づいた形成が容易であり、エッチング耐性に優れるレジスト下層膜を与えるレジスト下層膜形成用組成物及びこの組成物を用いたデュアルダマシン構造の形成方法を提供する。
【解決手段】本レジスト下層膜形成用組成物は、（Ａ）アリール基を有する重合体、（Ｂ）アセチレン基を有する界面活性剤、及び、（Ｃ）溶剤を含有する。更に、（Ｄ）酸発生剤、（Ｅ）架橋剤等を含有することができる。 （もっと読む）

【課題】高精度なドライエッチングを行うことができる半導体装置及びその製造方法を提供する。
【解決手段】半導体装置の製造方法は、開口幅が小さい密集した複数の開口からなる密集パターンと、開口幅が前記密集パターンの前記開口幅よりも大きい開口からなる幅広パターンとを有し、前記幅広パターンの開口側の角度が１８０度未満の角近傍に切欠部を設けたレジスト膜を、エッチング対象上に形成する工程と、前記レジスト膜をマスクとして用いて前記エッチング対象に対しドライエッチングを行い、前記レジスト膜の前記密集パターン及び前記幅広パターンを転写する工程とを含む。 （もっと読む）