【課題】多孔質絶縁膜を含む半導体装置に関し、配線間容量が低く絶縁性の高い半導体装置及びその製造方法を提供する。
【解決手段】下地基板上に形成された多孔質絶縁材料を含む絶縁膜４４，４８と、絶縁膜４４，４８の少なくとも表面側に形成された溝６０に埋め込まれ、銅を含む配線６４ｂと、絶縁膜４８上及び配線６４ｂ上に形成され、含窒素複素環化合物を含む絶縁材料のバリア絶縁膜６６とを有する。 （もっと読む）

【課題】半導体基板同士の接合工程の歩留まりを向上させることが可能な接合方法を提供することにある。
【解決手段】各半導体基板１，２それぞれに対して、半導体基板１，２において接合相手の半導体基板２，１に対向させる面側に絶縁層１２，２２を形成する絶縁層形成工程と、絶縁層１２，２２の表面をＣＭＰにより平坦化する第１の平坦化工程と、絶縁層１２，２２に貫通孔１２ｃ，２２ｃを形成する貫通孔形成工程と、貫通孔１２ｃ，２２ｃの内側に貫通配線１５，２５を形成する貫通配線形成工程と、貫通配線形成工程の後に絶縁層１２，２２の表面側をＣＭＰにより平坦化する第２の平坦化工程を行った後に、絶縁層１２，２２の表面上に接合用パッド１４，２４を形成する接合用パッド形成工程を行い、その後、接合用パッド１４，２４同士を常温接合する接合工程を行う。 （もっと読む）

【課題】コンタクト配線を形成する際の短縮（shortening）を抑制して、コンタクト配線の開放（open）の発生を防止でき、信頼性を向上できる半導体装置およびその製造方法を提供する。
【解決手段】半導体装置は、ゲート絶縁膜24と、ゲート電極GCと、活性化領域層AAと、層間絶縁膜22と、コンタクト配線SC1,SC2とを具備し、前記コンタクト配線SC1,SC2の平面形状は、長手方向に沿った端部が円弧である第１，第２領域S1,S2と、前記第１，第２領域を長手方向に沿って連結する第３領域S3とにより構成され、前記第１，第２領域の長手方向の長さａと、前記第３領域の長手方向の長さｂと、前記第１，第２領域の短手方向の幅ｒと、前記第３領域の短手方向の幅ｗとは、
ｂ／ａ＞０．５
ｗ／ｒ＞０．５
なる関係を満たす。 （もっと読む）

【目的】膜切れの無い均一なシード膜を形成する半導体装置の製造方法を提供することを目的とする。
【構成】本発明の一態様の半導体装置の製造方法は、基体上に絶縁膜を形成する工程（Ｓ１０２）と、絶縁膜に開口部を形成する工程（Ｓ１０４）と、開口部内に光触媒膜を形成する工程（Ｓ１１０）と、Ｃｕを含有する溶液に光触媒膜を浸漬させた状態で光触媒膜に紫外線を照射する工程（Ｓ１１２）と、開口部内に電解めっき法によりＣｕを埋め込む工程（Ｓ１１４）と、を備えたことを特徴とする。 （もっと読む）

【課題】基板の表面における液切れを促進し、液溜まりを少なくできるようにした半導体装置の製造方法及び半導体装置を提供する。
【解決手段】ウエーハＷの表面であって、横方向に向かってそれぞれ延びる複数本の第１スクライブラインＳＬ１と、縦方向に向かってそれぞれ延びる複数本の第２スクライブラインＳＬ２とにより囲まれた領域にチップを形成する際に、第１スクライブラインＳＬ１上に対して断面視で凹んだ溝部３を第２スクライブラインＳＬ２上に形成する工程、を含む。ディップ式の装置を用いたウェット処理工程において、ウエーハＷを引き上げる際に、ウエーハＷ表面に付着している液体は溝部３に流れ込み、溝部３を通って下方に流れるので、ウエーハＷ表面から液体を速やかに取り除くことができる。 （もっと読む）

基板を処理するための方法および装置が提供される。基板上に多孔性誘電体層が形成される。いくつかの実施形態では、誘電体を緻密な誘電体層によって覆うことができる。誘電体層がパターン形成され、基板の上に緻密な誘電体層が共形的に堆積される。緻密な共形の誘電体層は、多孔性誘電体層の孔を、孔に浸入する可能性がある化学種と接触しないように密封する。緻密な共形の封孔誘電体層の、フィールド領域とパターン開口部の底部とを覆う部分が、指向性の選択的なエッチングによって除去される。
（もっと読む）

【課題】 膜をパターン形成する方法及びこれらの得られた構造を提供する。
【解決手段】 実施形態において、基板、例えば、ダマシン層の上にアモルファス炭素マスクを形成する。アモルファス炭素マスクの上にスペーサ層を堆積させ、スペーサ層をエッチングして、スペーサを形成するとともにアモルファス炭素マスクをさらす。アモルファス炭素マスクを選択的にスペーサまで除去して、基板層をさらす。ギャップ充填層がスペーサの周りに堆積されて、基板層を覆うがスペーサをさらす。スペーサを除去して、選択的に基板の上にギャップ充填マスクを形成する。ギャップ充填マスクのパターンは、一実施態様においては、ダマシン層に転写されて、ＩＭＤの少なくとも一部を除去するとともにエアギャップを形成する。 （もっと読む）

【課題】 容量低減とビア加工マージンの確保を効率的に達成する。
【解決手段】 複数の配線層を有する半導体装置であって、所定領域を有する第１配線層２６と、第１配線層の上層に位置する第２配線層４７と、第１配線層と第２配線層との間に設けられる層間絶縁膜３６と、層間絶縁膜と第１配線層の配線との間に設けられるバリア絶縁膜（２９，３１）とを有し、所定領域における配線上部のバリア絶縁膜の厚さは、所定領域以外の領域における配線上部のバリア絶縁膜の厚さよりも厚く、所定領域においては隣接する配線間にエアギャップ３５が形成され、所定領域以外においては隣接する配線間にエアギャップが形成されない。 （もっと読む）

【課題】研磨粒子によるパターン形成不良を抑制して、高い歩留まりでデュアルダマシン配線を形成可能な半導体装置の製造方法を得ることを目的とする。
【解決手段】本発明における半導体装置の製造方法は、半導体基板１の上面上に絶縁膜６、配線溝パターン８を形成したハードマスク７を形成する。次に、配線溝パターン８を埋め込むように第１のレジスト膜９を形成し、ハードマスク７上の第１のレジスト膜９を除去して平坦化する。次に、第１のレジスト膜９の表面を除去し、第１のレジスト膜９の表面を洗浄する。次に、接続孔パターン１４を形成した第２のレジスト膜１３を形成し、第１のレジスト膜９および絶縁膜６の表層に接続孔パターン１４を転写する。次に、ハードマスク７の配線溝パターン８をマスクとして、絶縁膜６をエッチングして配線溝８および接続孔１４を形成する。次に、絶縁膜６に形成された配線溝８および接続孔１４に金属を埋め込む。 （もっと読む）

【課題】半導体装置の製造方法において、簡便な手法で半導体基板の端面と裏面側の周縁部とをクリーニングすること。
【解決手段】シリコン基板５０の縁部を保持する工程と、シリコン基板５０の裏面Aの周縁部Rにブラシ１２を摺接させることにより、シリコン基板５０の裏面Aに付着している堆積物を除去する工程とを有し、上記の堆積物を除去する工程において、ブラシ１２の一部をシリコン基板５０の裏面Aからはみ出させる半導体装置の製造方法による。 （もっと読む）

薄化中央部分（２）をもつ半導体ウェーハ（１２）は、第１の側（３）および第２の側（４）、ならびに半導体ウェーハ（１２）の半径方向屈曲耐性を増大させるための少なくとも１つの補強構造体を有する。補強構造体は、前記１つの補強構造体の内面（９）から補強構造体の外面（８）に向かう流体流れのための少なくとも１つの通路（１０）を備える。通路（１０）は、半導体ウェーハ（１２）の上方から来るｚ方向で、半導体ウェーハ（１２）の表面、例えば第１の側（３）に本質的に垂直である方向で製造される。
（もっと読む）

【課題】金属キャップの横方向の成長を無くし、その選択的成長を良好に調整することが可能な配線構造の製造方法を提供する。
【解決手段】本発明の製造方法は、誘電体層30にダマシン構造を形成する工程と、導体50’として銅または銅合金によりダマシン構造を充填する工程と、導体50’の上表面を誘電体層30の上表面よりも低くするために、硝酸，次亜塩酸，或いはクロム酸からなる酸性の環境内で行われる洗浄処理により、導体50’の表面を陥凹させる工程と、導体50’の表面を陥凹させた後に、金属コバルト，コバルトタングステン，コバルトタングステンリン化物またはコバルトタングステンホウ化物からなるコバルト含有キャップ54を、凹んだ導体50’上に選択的成長によって形成する工程と、コバルト含有キャップ54と誘電体層30を覆ってエッチング停止層56を形成する工程と、からなる。 （もっと読む）

【課題】製造工程を大幅に削減することができ、導電層の製膜時間を短縮することができるほか、容易に大面積化をはかることが可能で、かつ、様々な基板に関して導電層を具備することができる配線用基板及び配線基板の提供。
【解決手段】湿式無電解メッキ法を用いて基板上に導電層を形成し、部分的に導電層を除去する。 （もっと読む）

【課題】ガスクラスターイオンビーム処理プロセスの適用により、集積回路の相互接続構造に使用される、銅の相互接続配線層の表面上で、層をキャップ化する、改良された集積相互接続、集積回路の構造を形成する方法ならびに機器である。
【解決手段】
銅の拡散が抑制され、電気泳動寿命が向上し、選択金属キャップ化技術の使用、およびそれに付随した問題が解消される。銅のキャップ化処理、清浄化処理、エッチング処理、および膜形成処理用の、ガスクラスターイオンビーム処理モジュールを含む、各種クラスターツール構成について示した。 （もっと読む）

【課題】本発明は、位置精度の高いバンプを形成することを目的とする。
【解決手段】（ａ）集積回路１２が形成された半導体基板１０であって、集積回路１２と電気的に接続された電極１４と、電極１４の表面の外形に対して相対的な位置が固定されたマーク１６と、を有する半導体基板１０を用意する。（ｂ）開口３０を有し、開口３０が電極１４の表面と重なるメッキレジスト２８を形成する。その後、（ｃ）開口３０が、電極１４の表面上で予め設定された領域内にあるかどうかを、マーク１６を基準にして検査する。その後、（ｄ）メッキによって、開口３０内であって電極１４上に金属層３４を形成する。（ｃ）工程で、開口３０が予め設定された領域内にはないことが検出されたときには、メッキレジスト２８を剥離し、（ｂ）及び（ｃ）工程を再び行う。 （もっと読む）

【課題】十分に低いリーク電流、高い電気的ストレス耐性、及び高いエッチング耐性を有する絶縁膜を半導体基板の表面に堆積する、半導体装置の製造方法、並びに、その絶縁膜を備える半導体装置を提供する。
【解決手段】シリコンソースと酸化剤とを交互に供給して半導体基板の表面にシリコン酸化膜を堆積する、半導体装置の製造方法であって、前記シリコンソースの供給を、前記半導体基板へ前記シリコンソースの分子が吸着飽和することなく吸着量が増加する供給条件で行い、前記酸化剤の供給を、前記半導体基板に吸着された前記シリコンソースの分子中に不純物が残存する供給条件で行う。 （もっと読む）

【課題】１３０ｎｍ、９０ｎｍおよび６５ｎｍテクニカル・ノードのプロセス等に適用されるＣｕ-ＣＭＰ工程においては、Ｃｕ配線の腐食を防止する目的で防食剤を添加したスラリが主流となっている。ところが、防食剤を添加したスラリを用いたＣｕ-ＣＭＰ工程について、本願発明者らが検討したところによると、防食剤はＣｕと錯体を形成する場合が多く、異物としてウェハ上に多量に残留し歩留の低下や、Ｃｕ配線におけるＴＤＤＢ特性といった信頼度を劣化させる要因となることが明らかとなった。
【解決手段】本願発明は、ポストＣＭＰ洗浄において、ウエハのデバイス面をほぼ水平上向きで、当該面に薬液又は純水等の洗浄液体を供給するとともに、ウエハを水平面内で、ほぼその中心の周りで自転させながらウエット洗浄するときに、その自転速度をデバイス面上における洗浄液体の厚さがほぼ均一になる程度に低速にするものである。 （もっと読む）

【課題】半導体と導電体とが接触する箇所におけるコンタクト不良やリーク不良を低減して、素子の歩留まりを向上させること。
【解決手段】ＳＯＩ基板２２の表面層に素子構造を形成し、その表面にマスク酸化膜を形成し、マスクの開口幅を変えることにより、埋め込み絶縁層２４に達する素子分離用トレンチ３１と、埋め込み絶縁層２４に達しない活性部トレンチ３５を同時に形成する。ＣＶＤ法により素子分離用トレンチ３１の内周面に第１酸化膜３２を堆積するとともに、活性部トレンチ３５を第１酸化膜３２で埋める。ポリシリコン膜３３で素子分離用トレンチ３１を埋める。ポリシリコン膜３３の、基板表面上の部分をエッチバックにより除去する。ＢＰＳＧ膜３６を堆積し、素子分離用トレンチ３１の上部を塞ぐ。層間絶縁膜５０にコンタクトホールを形成し、埋め込みプラグ５１，５２，５６を介して金属配線５３，５４，５５と半導体とのコンタクトを取る。 （もっと読む）

パターン形成されたシリコンウエハに加工しあるいは特徴を形成する方法および装置であって、パルス幅が１ｐｓから１０００ｐｓの間の第１のパルス状レーザビーム（４）を用いてウエハ上の表面層の一部を除去し、波長が２００ｎｍから１１００ｎｍの間の第２のパルス状レーザビーム（５）を用いて表面層の下にあるバルクシリコン（１）の一部をウエハから除去することを含む。再付着したシリコンはエッチングによってウエハから除去することができる。 （もっと読む）

【課題】半導体装置とその製造方法において、製造コストの上昇を抑えつつ、歩留まりを向上させること。
【解決手段】シリコン（半導体）基板１と、シリコン基板１に形成される素子分離絶縁膜６と、シリコン基板１の上、及び素子分離絶縁膜６の上に形成され、素子分離絶縁膜６の上に側面１３ｅを有する導電パターン１３ａと、素子分離絶縁膜６の上、導電パターン１３ａの上、及び導電パターン１３ａの側面１３ｅに形成される絶縁膜１６とを有し、導電パターン１３ａの側面１３ｅにノッチ１３ｗが形成された半導体装置による。 （もっと読む）