半導体装置の製造方法
【目的】膜切れの無い均一なシード膜を形成する半導体装置の製造方法を提供することを目的とする。
【構成】本発明の一態様の半導体装置の製造方法は、基体上に絶縁膜を形成する工程（Ｓ１０２）と、絶縁膜に開口部を形成する工程（Ｓ１０４）と、開口部内に光触媒膜を形成する工程（Ｓ１１０）と、Ｃｕを含有する溶液に光触媒膜を浸漬させた状態で光触媒膜に紫外線を照射する工程（Ｓ１１２）と、開口部内に電解めっき法によりＣｕを埋め込む工程（Ｓ１１４）と、を備えたことを特徴とする。
【構成】本発明の一態様の半導体装置の製造方法は、基体上に絶縁膜を形成する工程（Ｓ１０２）と、絶縁膜に開口部を形成する工程（Ｓ１０４）と、開口部内に光触媒膜を形成する工程（Ｓ１１０）と、Ｃｕを含有する溶液に光触媒膜を浸漬させた状態で光触媒膜に紫外線を照射する工程（Ｓ１１２）と、開口部内に電解めっき法によりＣｕを埋め込む工程（Ｓ１１４）と、を備えたことを特徴とする。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に係り、例えば、絶縁膜に形成された開口部内に銅（Ｃｕ）膜を形成する工程を有する半導体装置の製造方法に関する。
【背景技術】
【０００２】
近年、半導体集積回路（ＬＳＩ）の高集積化、及び高性能化に伴って新たな微細加工技術が開発されている。特に、最近はＬＳＩの高速化を達成するために、配線材料を従来のアルミ（Ａｌ）合金から低抵抗の銅（Ｃｕ）或いはＣｕ合金（以下、まとめてＣｕと称する。）に代える動きが進んでいる。Ｃｕは、Ａｌ合金配線の形成において頻繁に用いられたドライエッチング法による微細加工が困難であるので、溝加工が施された絶縁膜上にＣｕ膜を堆積し、溝内に埋め込まれた部分以外のＣｕ膜を化学機械研磨（ＣＭＰ）により除去して埋め込み配線を形成する、いわゆるダマシン（ｄａｍａｓｃｅｎｅ）法が主に採用されている。Ｃｕ膜はスパッタ法などで薄いシード層を形成した後に電解めっき法により数１００ｎｍ程度の厚さの積層膜を形成することが一般的である（例えば、特許文献１参照）。さらに、多層Ｃｕ配線を形成する場合は、特に、デュアルダマシン構造と呼ばれる配線形成方法を用いることもできる。かかる方法では、下層配線上に絶縁膜を堆積し、所定のヴィアホール（孔）及び上層配線用のトレンチ（配線溝）を形成した後に、ヴィアホールとトレンチに配線材料となるＣｕを同時に埋め込み、さらに、上層の不要なＣｕをＣＭＰにより除去し平坦化することにより埋め込み配線を形成する。
【０００３】
そして、最近は層間絶縁膜として比誘電率の低い低誘電率材料膜（ｌｏｗ−ｋ膜）を用いることが検討されている。すなわち、比誘電率ｋが、約４．２のシリコン酸化膜（ＳｉＯ２膜）から比誘電率ｋが２．６以下の低誘電率材料膜（ｌｏｗ−ｋ膜）を用いることにより、配線間の寄生容量を低減することが試みられている。特に、低誘電率化のために絶縁膜中に微細な空孔を有する、いわゆる多孔性絶縁膜を用いたプロセスが開発されている。そして、上述したダマシン法によりＣｕ配線を形成する際に、Ｃｕがｌｏｗ−ｋ膜中へと拡散することを防止するためにバリアメタル膜がＣｕとｌｏｗ−ｋ膜との間に形成される。
【０００４】
ここで、ヴィアホールやトレンチ内に電解めっき法でＣｕ膜を埋め込むには、カソード極となるシード膜が必要となるが、高集積化に伴ってヴィアホール径やトレンチ幅が狭くなると、それに伴いシード膜を薄くかつ均一に形成する必要がある。シード膜が薄くなるに伴ない、スパッタ法では、特に溝の側面において膜が形成されない領域が生じ、所謂膜切れが起こってしまうといった問題があった。膜切れが起こってしまうとその部分ではＣｕがめっきされないので埋め込み不良の原因となってしまう。膜切れのない均一なシード膜を形成するためには、ＣＶＤ、エレクトログラフティング技術などが考慮されるものの、密着性などに問題があり、実現に至っていない。
【特許文献１】特開２００７−３１７７０２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明は、上述した問題点を克服し、膜切れの無い均一なＣｕ膜を形成できる半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の一態様の半導体装置の製造方法は、基体上に絶縁膜を形成する工程と、前記絶縁膜に開口部を形成する工程と、前記開口部内に光触媒膜を形成する工程と、銅（Ｃｕ）を含有する溶液に前記光触媒膜を浸漬させた状態で前記光触媒膜にエネルギーを照射して前記開口部内の前記光触媒膜上にＣｕを堆積させる工程と、を備えたことを特徴とする。
【発明の効果】
【０００７】
本発明によれば、光触媒膜の光電変換作用により開口部内に膜切れの無い均一なＣｕ膜を形成することができる。
【発明を実施するための最良の形態】
【０００８】
実施の形態１．
実施の形態１では、光触媒膜を露出面側から形成する場合について説明する。以下、図面を用いて、実施の形態１について説明する。
【０００９】
図１は、実施の形態１における半導体装置の製造方法の要部を表すフローチャートである。図１において、本実施の形態では、ｌｏｗ−ｋ膜形成工程（Ｓ１０２）と、開口部形成工程（Ｓ１０４）と、ガス抜き及びアニール工程（Ｓ１０６）と、チタン（Ｔｉ）膜形成工程（Ｓ１０８）と、酸化チタン（ＴｉＯ２）膜形成工程（Ｓ１１０）と、紫外線照射工程（Ｓ１１２）と、電解めっき及びアニール工程（Ｓ１１４）と、研磨工程（Ｓ１１６）と、拡散防止膜形成工程（Ｓ１１８）と、ｌｏｗ−ｋ膜形成工程（Ｓ１２０）と、開口部形成工程（Ｓ１２２）と、ガス抜き及びアニール工程（Ｓ１２４）と、Ｔｉ膜形成工程（Ｓ１２６）と、ＴｉＯ２膜形成工程（Ｓ１２８）と、紫外線照射工程（Ｓ１３０）と、電解めっき及びアニール工程（Ｓ１３２）と、研磨工程（Ｓ１３４）という一連の工程を実施する。
【００１０】
図２は、図１のフローチャートに対応して実施される工程を表す工程断面図である。
図２では、図１のｌｏｗ−ｋ膜形成工程（Ｓ１０２）からＴｉＯ２膜形成工程（Ｓ１１０）までを示している。それ以降の工程は後述する。
【００１１】
図２（ａ）において、ｌｏｗ−ｋ膜形成工程（Ｓ１０２）として、基板２００の上に多孔質の低誘電率絶縁性材料を用いたｌｏｗ−ｋ膜２２０を例えば１２０ｎｍの厚さで形成する。ｌｏｗ−ｋ膜２２０を形成することで、比誘電率ｋが３．５よりも低い層間絶縁膜を得ることができる。ｌｏｗ−ｋ膜２２０の材料として、例えば、ＳｉＯＣが挙げられる。形成方法は、例えば、化学気相成長（ＣＶＤ）法を用いればよいが、ＣＶＤ法に限らず、例えば、溶液をスピンコートし熱処理して薄膜を形成するＳＯＤ（ｓｐｉｎ ｏｎ ｄｉｅｌｅｃｔｒｉｃ ｃｏａｔｉｎｇ）法を用いることができる。例えば、比誘電率が２．５未満の低誘電率絶縁材料となるポリメチルシロキサンを成分としたＬＫＤ（Ｌｏｗ−Ｋ Ｄｉｅｌｅｃｔｒｉｃ ｍａｔｅｒｉａｌ：ＪＳＲ製）を用いてｌｏｗ−ｋ膜２２０を形成することもできる。ｌｏｗ−ｋ膜２２０の材料としては、ＣＶＤ法で形成したＳｉＯＣやＳＯＤ法によるポリメチルシロキサンの他に、例えば、ポリシロキサン、ハイドロジェンシロセスキオキサン、メチルシロセスキオキサンなどのシロキサン骨格を有する膜、ポリアリーレンエーテル、ポリベンゾオキサゾール、ポリベンゾシクロブテンなどの有機樹脂を主成分とする膜、および多孔質シリカ膜などのポーラス膜からなる群から選択される少なくとも一種を用いて形成しても構わない。かかるｌｏｗ−ｋ膜２２０の材料では、比誘電率が２．５未満の低誘電率を得ることができる。例えば、スピナーで成膜し、このウェハをホットプレート上で窒素雰囲気中でのベークを行った後、最終的にホットプレート上で窒素雰囲気中ベーク温度よりも高温でキュアを行なうことにより形成することができる。ｌｏｗ−ｋ材料や形成条件などを適宜調節することにより、所定の物性値を有する多孔質の絶縁膜が得られる。また、基板２００として、例えば、直径３００ミリのシリコンウェハを用いる。ここでは、下層配線層やデバイス部分の形成を省略している。
【００１２】
図２（ｂ）において、開口部形成工程（Ｓ１０４）として、リソグラフィー工程とドライエッチング工程でダマシン配線を作製するための配線溝構造である開口部１５０をｌｏｗ−ｋ膜２２０内に形成する。例えば、６０ｎｍの幅で開口する。図示していないレジスト塗布工程、露光工程等のリソグラフィー工程を経てｌｏｗ−ｋ膜２２０の上にレジスト膜が形成された基板２００に対し、露出したｌｏｗ−ｋ膜２２０を異方性エッチング法により除去して開口部１５０を形成すればよい。異方性エッチング法を用いることで、基板２００の表面に対し、略垂直に開口部１５０を形成することができる。例えば、一例として、反応性イオンエッチング法により開口部１５０を形成すればよい。
【００１３】
次に、ガス抜き及びアニール工程（Ｓ１０６）として、開口部１５０が形成された基板２００に対し減圧下でガス抜き（デガス）を行う。例えば、２５０℃の温度条件で３０秒間行う。これにより、水（Ｈ２Ｏ）や酸素（Ｏ２）を排出する。続いて、水素（Ｈ２）雰囲気下において３５０℃でアニール処理を行う。
【００１４】
図２（ｃ）において、Ｔｉ膜形成工程（Ｓ１０８）として、開口部１５０及びｌｏｗ−ｋ膜２２０表面にＴｉ膜２４０を形成する。物理気相成長（ｐｈｙｓｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ：ＰＶＤ）法の１つであるスパッタ法を用いるスパッタリング装置内でＴｉ膜２４０を例えば膜厚５ｎｍ堆積し、Ｔｉ膜２４０を形成する。形成方法としては、ＰＶＤ法に限らず、原子層気相成長（ａｔｏｍｉｃ ｌａｙｅｒ ｄｅｐｏｓｉｔｉｏｎ：ＡＬＤ、あるいは、ａｔｏｍｉｃ ｌａｙｅｒ ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ：ＡＬＣＶＤ）法やＣＶＤ法などを用いることができる。ＰＶＤ法を用いる場合より被覆率を良くすることができる。また、Ｔｉ膜２４０の代わりに、ジルコニウム（Ｚｒ）膜を用いてもよい。
【００１５】
図２（ｄ）において、ＴｉＯ２膜形成工程（Ｓ１１０）として、Ｏ２雰囲気下でＴｉ膜２４０が表面に形成された基板２００を例えば４００℃以下で加熱することで、Ｔｉ膜２４０の表面側の一部に光触媒膜となるＴｉＯ２膜２４２を形成する。このようにして開口部１５０内の側面と底面に光触媒膜を形成する。ここでは、Ｔｉ膜２４０を全部酸化させるのではなく、表面の一部を酸化させる。これにより、アナターゼ型の結晶構造を有するＴｉＯ２膜２４２を形成することができる。アナターゼ型とすることでルチル型と異なり導電性を確保することができる。また、Ｔｉ膜２４０を残すことでＣｕに対するバリア性を確保することができる。ここでは、開口部１５０外の表面と開口部１５０内の側面と底面にそれぞれＴｉＯ２膜２４２が散りばめられるように形成されているが、少なくとも開口部１５０内の側面にＴｉＯ２膜２４２を散りばめられればよい。また、Ｔｉ膜２４０の代わりにＺｒ膜を用いた場合にはかかる処理によりアナターゼ型の結晶構造を有する酸化ジルコニウム（ＺｒＯ）膜をＺｒ膜表面の一部に形成することができる。かかるＺｒＯも光触媒膜として用いることができる。
【００１６】
図３は、図１のフローチャートに対応して実施される工程を表す工程断面図である。
図３では、図１の紫外線照射工程（Ｓ１１２）から拡散防止膜形成工程（Ｓ１１８）までを示している。それ以降の工程は後述する。
【００１７】
図３（ａ）において、紫外線照射工程（Ｓ１１２）として、Ｃｕを含有する溶液にＴｉＯ２膜２４２を浸漬させた状態でＴｉＯ２膜２４２に紫外線を照射する。ＴｉＯ２膜２４２に紫外線を照射することで、開口部１５０内壁にＣｕのシード膜２５０を形成することができる。ここでは、次の工程の電解めっき工程（Ｓ１１４）で用いるめっき槽内でＴｉＯ２膜２４２に紫外線を照射する。
【００１８】
図４は、実施の形態１における電解めっき装置内で紫外線照射を行う場合の装置構成の一例を示す概念図である。図４において、電解めっきに用いるめっき液５０２が入っためっき槽５００にホルダー５２０に表面を下向きに保持された基板３００を回転させながら入槽させる。また、入槽させる際に、基板３００とめっき液５０２との間に空気が残らないように基板を所定の角度だけ傾けた状態で入槽させるとなおよい。ここでの基板３００は、上述した各工程を実施後のＴｉＯ２膜２４２が形成された基板を用いる。基板３００表面側の負極、及び基板３００と対向する位置に配置されたアノード電極５１０間には電圧が印加されないようにスイッチ５４０をＯＦＦにしておく。かかる状態で、めっき槽５００内に配置された紫外線ランプ５３０からＴｉＯ２膜２４２に紫外線５３２を照射する。また、基板３００を回転させているため、均一に紫外線をＴｉＯ２膜２４２に照射することができる。
【００１９】
図５は、実施の形態１における紫外線ランプの一例を示す概念図である。紫外線ランプ５３０は、基板３００表面全体に紫外線５３２が当たるように図５に示すような棒状ランプが複数回折り返す形状にすると好適である。或いは、渦巻き形状としても好適である。基板３００とアノード電極５１０間に隙間を空けておくことで次の電解めっき工程における電流を流すことができる。
【００２０】
図６は、実施の形態１におけるシード膜形成のプロセスを説明するための概念図である。ＴｉＯ２膜２４２に紫外線５３２が照射されると光触媒作用により光電変換される。光電変換により電子が放射され、めっき液５０２中のＣｕイオンがＣｕとなって開口部１５０内壁および基板３００の表面に堆積する。ＴｉＯ２膜２４２における光電変換には３．２ｅＶのエネルギーが必要となるがこれを波長に換算すると４００ｎｍ程度となるため、エネルギー線として波長が４００ｎｍ以下の紫外線を照射することでＣｕを堆積させることができる。その際、ＴｉＯ２膜２４２は等方的に電子が放射されるのでＴｉＯ２膜２４２が隙間を空けてまばらに形成されていても開口部１５０内壁および基板３００の表面に均一にＣｕを堆積させることができる。このようにして、Ｃｕのシード膜２５０を例えば１５ｎｍ形成する。紫外線照射でシード膜２５０を形成することで薄くかつ膜切れのない均一な膜を形成することができる。
【００２１】
図３（ｂ）において、電解めっき及びアニール工程（Ｓ１１４）として、シード膜２５０をカソード極とした電解めっきによる電気化学成長法により、Ｃｕ膜２６０を開口部１５０内及び基板２００表面に堆積させる。ここでは、例えば膜厚３００ｎｍのＣｕ膜２６０を堆積させる。かかる電解めっき法により開口部１５０全体が埋まるようにＣｕを埋め込む。そして、Ｃｕ膜２６０を堆積させた後にデガス処理とアニール処理を行なう。デガス処理は、減圧下で、例えば、２５０℃の温度条件で３０秒間行う。これにより、Ｈ２ＯやＯ２を排出する。続いて、Ｈ２雰囲気下において例えば３５０℃でアニール処理を６０秒間行ってＣｕを還元する。
【００２２】
図７は、図４に示す装置で電解めっきを行う場合を説明するための概念図である。図７において、シード膜２５０が形成された後にめっき槽５００内で引き続き電解めっきを行う。スイッチ５４０をＯＮにして、アノード電極５１０を陽極（アノード）、めっき面となる基板３００のシード膜２５０を陰極（カソード）として所定の電流密度の電流を流し、電解めっきを行なう。紫外線ランプ５３０はアノードとカソード間の電流を妨げないように隙間が形成されており、また、基板３００は回転させているので、均一にＣｕをシード膜２５０上にめっきすることができる。
【００２３】
ここで、言い換えれば、実施の形態１では、電解めっき処理の前半で通電せずに紫外線照射を行って開口部１５０内壁にシード膜２５０を形成し、後半で、通電して開口部１５０の残りを完全に埋め込む。ここでは、電解めっき法により開口部１５０全体を埋め込んでいるが、配線幅が狭い場合には紫外線照射時のＣｕの堆積により開口部全体を埋め込んでも構わない。
【００２４】
図３（ｃ）において、研磨工程（Ｓ１１６）として、ＣＭＰ法によって、基板２００の表面を研磨して、開口部以外に表面に堆積したシード膜２５０を含むＣｕ膜２６０とＴｉＯ２膜２４２を含むＴｉ膜２４０を研磨除去して、図３（ｃ）に示すように平坦化する。以上のようにして、ダマシン配線を形成することができる。多層配線を形成するべく、次に、上層側の配線を形成する場合について説明する。
【００２５】
図３（ｄ）において、拡散防止膜形成工程（Ｓ１１８）として、ＣＶＤ法を用いて、平坦化された基板２００表面に拡散防止膜２２２を例えば３０ｎｍ形成する。拡散防止膜２２２の材料として、例えば、炭窒化シリコン（ＳｉＣＮ）を用いればよい。拡散防止膜２２２を形成することで、上層の絶縁膜への下層のＣｕ配線中のＣｕの拡散を防止することができる。
【００２６】
図８は、図１の研磨工程（Ｓ１３４）が終了した段階での半導体装置の工程断面図である。上層側の配線を形成する各工程は、上述した下層配線層の形成方法と同様である。まず、ｌｏｗ−ｋ膜形成工程（Ｓ１２０）として、拡散防止膜２２２上にｌｏｗ−ｋ膜２７０を例えば２１０ｎｍの厚さで形成する。ｌｏｗ−ｋ膜２７０は、ヴィアプラグ層と上層配線層の層間絶縁膜となる。
【００２７】
次に、開口部形成工程（Ｓ１２２）として、リソグラフィー工程とドライエッチング工程でデュアルダマシン配線を作製するためのヴィアホールとトレンチをｌｏｗ−ｋ膜２７０内に形成する。例えば、ヴィアホールを６０ｎｍの径でトレンチ幅も６０ｎｍで開口する。どちらを先に形成しても構わない。いずれも図示していないレジスト塗布工程、露光工程等のリソグラフィー工程を経てｌｏｗ−ｋ膜２７０の上にレジスト膜が形成された基板２００に対し、露出したｌｏｗ−ｋ膜２７０を異方性エッチング法により除去して形成すればよい。ヴィアホールを形成する際には、拡散防止膜２２２をエッチングストッパとして開口すればよい。そして、ｌｏｗ−ｋ膜２７０中のヴィアホール下で露出した拡散防止膜２２２をエッチングすることで下層配線へと続くヴィアホールを完成することができる。
【００２８】
次に、ガス抜き及びアニール工程（Ｓ１２４）として、ヴィアホールとトレンチが形成された基板２００に対し減圧下でデガス処理を行う。例えば、２５０℃の温度条件で３０秒間行う。そして、Ｔｉ膜形成工程（Ｓ１２６）として、ヴィアホールとトレンチ内及びｌｏｗ−ｋ膜２７０表面にＴｉ膜２４４を形成する。形成方法は、Ｔｉ膜２４０と同様で構わない。また、ここでもＴｉ膜２４４の代わりに、ジルコニウム（Ｚｒ）膜を用いてもよい。
【００２９】
次に、ＴｉＯ２膜形成工程（Ｓ１２８）として、Ｏ２雰囲気下でＴｉ膜２４４が表面に形成された基板２００を例えば４００℃以下で加熱することで、Ｔｉ膜２４４の表面側の一部に光触媒膜となるＴｉＯ２膜２４６を形成する。このようにしてヴィアホールとトレンチ内の側面と底面に光触媒膜を形成する。ここでも、Ｔｉ膜２４４を全部酸化させるのではなく、表面の一部を酸化させる。これにより、アナターゼ型の結晶構造を有するＴｉＯ２膜２４６を形成することができる。また、Ｔｉ膜２４４の代わりにＺｒ膜を用いた場合にはかかる処理によりアナターゼ型の結晶構造を有する酸化ジルコニウム（ＺｒＯ）膜をＺｒ膜表面の一部に形成することができる。かかるＺｒＯも光触媒膜として用いることができる。
【００３０】
そして、紫外線照射工程（Ｓ１３０）として、電解めっき用のめっき液にＴｉＯ２膜２４６を浸漬させた状態でＴｉＯ２膜２４６に紫外線を照射する。ＴｉＯ２膜２４６に紫外線を照射することで図示しないＣｕのシード膜を例えば１５ｎｍ形成する。そして、電解めっき及びアニール工程（Ｓ１３２）として、めっき槽内で引き続き、シード膜をカソード極として、電解めっきによる電気化学成長法によりＣｕ膜２６２をヴィアホール及びトレンチ内及び基板２００表面に堆積させる。そして、Ｃｕ膜２６２を堆積させた後にデガス処理とアニール処理を行なう。デガス処理は、減圧下で、例えば、２５０℃の温度条件で３０秒間行う。これにより、Ｈ２ＯやＯ２を排出する。続いて、Ｈ２雰囲気下において例えば３５０℃でアニール処理を６０秒間行ってＣｕを還元する。そして、研磨工程（Ｓ１３４）として、ＣＭＰ法によって、基板２００の表面を研磨して、開口部以外に表面に堆積したシード膜を含むＣｕ膜２６２とＴｉＯ２膜２４６を含むＴｉ膜２４４を研磨除去して、図８に示すように平坦化する。以上のようにして、ヴィアプラグと上層配線を同時に埋め込んだデュアルダマシン配線を形成することができる。
【００３１】
以上のようにして、多層配線を形成後、図示しないＳｉＣキャップ膜を形成し、その後、パッシベ−ション膜として、ｄ−ＴＥＯＳ、ｐ−ＳｉＮを形成する。そして、更にＡｌパッドを形成することにより、Ｃｕを大気に触れさせること無くＡｌ電極を多層配線構造の表層に形成すればよい。
【００３２】
実施の形態２．
実施の形態１では、Ｔｉ膜２４０，２４４の露出面（表面）側の一部を酸化させることによりＴｉＯ２膜２４２，２４６を形成したが、これに限るものではない。実施の形態２では、絶縁膜側（裏面側）の一部を酸化させることによりＴｉＯ２膜２４２，２４６を形成する場合について説明する。半導体装置の製造方法の要部工程を表すフローチャートは、図１と同様である。また、ＴｉＯ２膜形成工程（Ｓ１１０）及びＴｉＯ２膜形成工程（Ｓ１２８）の内容以外は、実施の形態１で説明した内容と同様である。
【００３３】
図９は、実施の形態２におけるＴｉＯ２膜形成工程（Ｓ１１０）と研磨工程（Ｓ１３４）終了後の半導体装置の工程断面図である。
【００３４】
図９（ａ）において、ＴｉＯ２膜形成工程（Ｓ１１０）として、図１のＴｉ膜形成工程（Ｓ１０８）後の状態からＯ２を供給せずにＴｉ膜２４０が表面に形成された基板２００を例えば４００℃以下で加熱することで、Ｔｉ膜２４０のｌｏｗ−ｋ膜２２０側の一部に光触媒膜となるＴｉＯ２膜２４２を形成する。
【００３５】
図１０は、実施の形態２におけるＴｉＯ２膜の形成の様子を説明するための概念図である。ＴｉＯ２膜２４２は、Ｔｉ膜２４０がｌｏｗ−ｋ膜２２０中の酸化成分によりｌｏｗ−ｋ膜２２０側から酸化されることによって形成される。例えば、加熱された状態でｌｏｗ−ｋ膜２２０中のＨ２ＯやＯ２がＴｉ膜２４０と接触することでＴｉＯ２膜２４２が形成される。ここでは、開口部１５０の側壁にＴｉＯ２膜２４２が散らばって形成される。ｌｏｗ−ｋ膜２２０中の酸化成分によりＴｉ膜２４０の一部を酸化させることでＯ２コストを低減することができる。
【００３６】
そして、以下、紫外線照射工程（Ｓ１１２）からＴｉ膜形成工程（Ｓ１２６）までが実施の形態１と同様に実施される。そして、ＴｉＯ２膜形成工程（Ｓ１２８）も実施の形態２におけるＴｉＯ２膜形成工程（Ｓ１１０）と同様に実施される。そして、残りの紫外線照射工程（Ｓ１３０）から研磨工程（Ｓ１３４）が実施の形態１と同様に実施される。以上のように各工程を実施することにより図９（ｂ）に示す多層配線を形成することができる。
【００３７】
実施の形態２では、開口部１５０の底面にＴｉＯ２膜２４２が形成されないが、上述したように、ＴｉＯ２膜２４２は、紫外線が照射されると等方的に電子を放射するため、開口部１５０の底面にＴｉＯ２膜２４２が形成されなくても、実施の形態１と同様、シード膜２５０を膜切れなく均一に形成することができる。
【００３８】
実施の形態３．
実施の形態１，２では、Ｔｉ膜２４０，２４４を形成後、一部を酸化させることでＴｉＯ２膜２４２，２４６を形成したが、これに限るものではない。実施の形態３では、他の方法でＴｉＯ２膜２４２，２４６を形成する場合について説明する。半導体装置の製造方法の要部工程を表すフローチャートは、図１と同様である。また、ＴｉＯ２膜形成工程（Ｓ１１０）及びＴｉＯ２膜形成工程（Ｓ１２８）の内容以外は、実施の形態１で説明した内容と同様である。
【００３９】
図１１は、実施の形態３におけるＴｉＯ２膜形成工程（Ｓ１１０）と研磨工程（Ｓ１３４）終了後の半導体装置の工程断面図である。
【００４０】
図１１（ａ）において、ＴｉＯ２膜形成工程（Ｓ１１０）として、図１のＴｉ膜形成工程（Ｓ１０８）後の状態から、スパッタ法の一種であるＳＩＳ（Ｓｅｌｆ ｉｏｎｉｚｅｄ Ｓｐｕｔｔｅｒ）法を用いて、Ｔｉ膜２４０上の一部に光触媒膜となるＴｉＯ２膜２４２を形成する。このように、スパッタ法でＴｉＯ２膜２４２を形成しても好適である。
【００４１】
或いは、Ｔｉ膜形成工程（Ｓ１０８）でＴｉ膜２４０を形成する際に、Ｏ２ガスを微量流すことで、Ｔｉ膜２４０上の一部或いはＴｉ膜２４０中の一部に光触媒膜となるＴｉＯ２膜２４２を形成しても好適である。かかる場合には、Ｔｉ膜形成工程（Ｓ１０８）とＴｉＯ２膜形成工程（Ｓ１１０）とを同時に行うことになる。よって、工程数を減らすことができる。
【００４２】
以上のようにＴｉＯ２膜形成工程（Ｓ１１０）を実施しても、実施の形態１と同様、開口部１５０の側壁及び底面にＴｉＯ２膜２４２が散らばって形成される。そして、以下、紫外線照射工程（Ｓ１１２）からＴｉ膜形成工程（Ｓ１２６）までが実施の形態１と同様に実施される。そして、ＴｉＯ２膜形成工程（Ｓ１２８）も実施の形態３におけるＴｉＯ２膜形成工程（Ｓ１１０）と同様に実施される。そして、残りの紫外線照射工程（Ｓ１３０）から研磨工程（Ｓ１３４）が実施の形態１と同様に実施される。以上のように各工程を実施することにより図１１（ｂ）に示す多層配線を形成することができる。
【００４３】
実施の形態３におけるＴｉＯ２膜形成工程（Ｓ１１０）によって、ＴｉＯ２膜２４２を形成しても実施の形態１と同様にシード膜２５０を膜切れなく均一に形成することができる。
【００４４】
以上、具体例を参照しつつ実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。
【００４５】
また、層間絶縁膜の膜厚や、開口部のサイズ、形状、数などについても、半導体集積回路や各種の半導体素子において必要とされるものを適宜選択して用いることができる。
【００４６】
その他、本発明の要素を具備し、当業者が適宜設計変更しうる全ての半導体装置の製造方法は、本発明の範囲に包含される。
【００４７】
また、説明の簡便化のために、半導体産業で通常用いられる手法、例えば、フォトリソグラフィプロセス、処理前後のクリーニング等は省略しているが、それらの手法が含まれ得ることは言うまでもない。
【図面の簡単な説明】
【００４８】
【図１】実施の形態１における半導体装置の製造方法の要部を表すフローチャートである。
【図２】図１のフローチャートに対応して実施される工程を表す工程断面図である。
【図３】図１のフローチャートに対応して実施される工程を表す工程断面図である。
【図４】実施の形態１における電解めっき装置内で紫外線照射を行う場合の装置構成の一例を示す概念図である。
【図５】実施の形態１における紫外線ランプの一例を示す概念図である。
【図６】実施の形態１におけるシード膜形成のプロセスを説明するための概念図である。
【図７】図４に示す装置で電解めっきを行う場合を説明するための概念図である。
【図８】図１の研磨工程（Ｓ１３４）が終了した段階での半導体装置の工程断面図である。
【図９】実施の形態２におけるＴｉＯ２膜形成工程（Ｓ１１０）と研磨工程（Ｓ１３４）終了後の半導体装置の工程断面図である。
【図１０】実施の形態２におけるＴｉＯ２膜の形成の様子を説明するための概念図である。
【図１１】実施の形態３におけるＴｉＯ２膜形成工程（Ｓ１１０）と研磨工程（Ｓ１３４）終了後の半導体装置の工程断面図である。
【符号の説明】
【００４９】
１５０ 開口部、２００，３００ 基板、２２０ ｌｏｗ−ｋ膜、２４０，２４４ Ｔｉ膜、２４２，２４６ ＴｉＯ２膜、２５０ シード膜、２６０ Ｃｕ膜、５０２ めっき液、５３２ 紫外線
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に係り、例えば、絶縁膜に形成された開口部内に銅（Ｃｕ）膜を形成する工程を有する半導体装置の製造方法に関する。
【背景技術】
【０００２】
近年、半導体集積回路（ＬＳＩ）の高集積化、及び高性能化に伴って新たな微細加工技術が開発されている。特に、最近はＬＳＩの高速化を達成するために、配線材料を従来のアルミ（Ａｌ）合金から低抵抗の銅（Ｃｕ）或いはＣｕ合金（以下、まとめてＣｕと称する。）に代える動きが進んでいる。Ｃｕは、Ａｌ合金配線の形成において頻繁に用いられたドライエッチング法による微細加工が困難であるので、溝加工が施された絶縁膜上にＣｕ膜を堆積し、溝内に埋め込まれた部分以外のＣｕ膜を化学機械研磨（ＣＭＰ）により除去して埋め込み配線を形成する、いわゆるダマシン（ｄａｍａｓｃｅｎｅ）法が主に採用されている。Ｃｕ膜はスパッタ法などで薄いシード層を形成した後に電解めっき法により数１００ｎｍ程度の厚さの積層膜を形成することが一般的である（例えば、特許文献１参照）。さらに、多層Ｃｕ配線を形成する場合は、特に、デュアルダマシン構造と呼ばれる配線形成方法を用いることもできる。かかる方法では、下層配線上に絶縁膜を堆積し、所定のヴィアホール（孔）及び上層配線用のトレンチ（配線溝）を形成した後に、ヴィアホールとトレンチに配線材料となるＣｕを同時に埋め込み、さらに、上層の不要なＣｕをＣＭＰにより除去し平坦化することにより埋め込み配線を形成する。
【０００３】
そして、最近は層間絶縁膜として比誘電率の低い低誘電率材料膜（ｌｏｗ−ｋ膜）を用いることが検討されている。すなわち、比誘電率ｋが、約４．２のシリコン酸化膜（ＳｉＯ２膜）から比誘電率ｋが２．６以下の低誘電率材料膜（ｌｏｗ−ｋ膜）を用いることにより、配線間の寄生容量を低減することが試みられている。特に、低誘電率化のために絶縁膜中に微細な空孔を有する、いわゆる多孔性絶縁膜を用いたプロセスが開発されている。そして、上述したダマシン法によりＣｕ配線を形成する際に、Ｃｕがｌｏｗ−ｋ膜中へと拡散することを防止するためにバリアメタル膜がＣｕとｌｏｗ−ｋ膜との間に形成される。
【０００４】
ここで、ヴィアホールやトレンチ内に電解めっき法でＣｕ膜を埋め込むには、カソード極となるシード膜が必要となるが、高集積化に伴ってヴィアホール径やトレンチ幅が狭くなると、それに伴いシード膜を薄くかつ均一に形成する必要がある。シード膜が薄くなるに伴ない、スパッタ法では、特に溝の側面において膜が形成されない領域が生じ、所謂膜切れが起こってしまうといった問題があった。膜切れが起こってしまうとその部分ではＣｕがめっきされないので埋め込み不良の原因となってしまう。膜切れのない均一なシード膜を形成するためには、ＣＶＤ、エレクトログラフティング技術などが考慮されるものの、密着性などに問題があり、実現に至っていない。
【特許文献１】特開２００７−３１７７０２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明は、上述した問題点を克服し、膜切れの無い均一なＣｕ膜を形成できる半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の一態様の半導体装置の製造方法は、基体上に絶縁膜を形成する工程と、前記絶縁膜に開口部を形成する工程と、前記開口部内に光触媒膜を形成する工程と、銅（Ｃｕ）を含有する溶液に前記光触媒膜を浸漬させた状態で前記光触媒膜にエネルギーを照射して前記開口部内の前記光触媒膜上にＣｕを堆積させる工程と、を備えたことを特徴とする。
【発明の効果】
【０００７】
本発明によれば、光触媒膜の光電変換作用により開口部内に膜切れの無い均一なＣｕ膜を形成することができる。
【発明を実施するための最良の形態】
【０００８】
実施の形態１．
実施の形態１では、光触媒膜を露出面側から形成する場合について説明する。以下、図面を用いて、実施の形態１について説明する。
【０００９】
図１は、実施の形態１における半導体装置の製造方法の要部を表すフローチャートである。図１において、本実施の形態では、ｌｏｗ−ｋ膜形成工程（Ｓ１０２）と、開口部形成工程（Ｓ１０４）と、ガス抜き及びアニール工程（Ｓ１０６）と、チタン（Ｔｉ）膜形成工程（Ｓ１０８）と、酸化チタン（ＴｉＯ２）膜形成工程（Ｓ１１０）と、紫外線照射工程（Ｓ１１２）と、電解めっき及びアニール工程（Ｓ１１４）と、研磨工程（Ｓ１１６）と、拡散防止膜形成工程（Ｓ１１８）と、ｌｏｗ−ｋ膜形成工程（Ｓ１２０）と、開口部形成工程（Ｓ１２２）と、ガス抜き及びアニール工程（Ｓ１２４）と、Ｔｉ膜形成工程（Ｓ１２６）と、ＴｉＯ２膜形成工程（Ｓ１２８）と、紫外線照射工程（Ｓ１３０）と、電解めっき及びアニール工程（Ｓ１３２）と、研磨工程（Ｓ１３４）という一連の工程を実施する。
【００１０】
図２は、図１のフローチャートに対応して実施される工程を表す工程断面図である。
図２では、図１のｌｏｗ−ｋ膜形成工程（Ｓ１０２）からＴｉＯ２膜形成工程（Ｓ１１０）までを示している。それ以降の工程は後述する。
【００１１】
図２（ａ）において、ｌｏｗ−ｋ膜形成工程（Ｓ１０２）として、基板２００の上に多孔質の低誘電率絶縁性材料を用いたｌｏｗ−ｋ膜２２０を例えば１２０ｎｍの厚さで形成する。ｌｏｗ−ｋ膜２２０を形成することで、比誘電率ｋが３．５よりも低い層間絶縁膜を得ることができる。ｌｏｗ−ｋ膜２２０の材料として、例えば、ＳｉＯＣが挙げられる。形成方法は、例えば、化学気相成長（ＣＶＤ）法を用いればよいが、ＣＶＤ法に限らず、例えば、溶液をスピンコートし熱処理して薄膜を形成するＳＯＤ（ｓｐｉｎ ｏｎ ｄｉｅｌｅｃｔｒｉｃ ｃｏａｔｉｎｇ）法を用いることができる。例えば、比誘電率が２．５未満の低誘電率絶縁材料となるポリメチルシロキサンを成分としたＬＫＤ（Ｌｏｗ−Ｋ Ｄｉｅｌｅｃｔｒｉｃ ｍａｔｅｒｉａｌ：ＪＳＲ製）を用いてｌｏｗ−ｋ膜２２０を形成することもできる。ｌｏｗ−ｋ膜２２０の材料としては、ＣＶＤ法で形成したＳｉＯＣやＳＯＤ法によるポリメチルシロキサンの他に、例えば、ポリシロキサン、ハイドロジェンシロセスキオキサン、メチルシロセスキオキサンなどのシロキサン骨格を有する膜、ポリアリーレンエーテル、ポリベンゾオキサゾール、ポリベンゾシクロブテンなどの有機樹脂を主成分とする膜、および多孔質シリカ膜などのポーラス膜からなる群から選択される少なくとも一種を用いて形成しても構わない。かかるｌｏｗ−ｋ膜２２０の材料では、比誘電率が２．５未満の低誘電率を得ることができる。例えば、スピナーで成膜し、このウェハをホットプレート上で窒素雰囲気中でのベークを行った後、最終的にホットプレート上で窒素雰囲気中ベーク温度よりも高温でキュアを行なうことにより形成することができる。ｌｏｗ−ｋ材料や形成条件などを適宜調節することにより、所定の物性値を有する多孔質の絶縁膜が得られる。また、基板２００として、例えば、直径３００ミリのシリコンウェハを用いる。ここでは、下層配線層やデバイス部分の形成を省略している。
【００１２】
図２（ｂ）において、開口部形成工程（Ｓ１０４）として、リソグラフィー工程とドライエッチング工程でダマシン配線を作製するための配線溝構造である開口部１５０をｌｏｗ−ｋ膜２２０内に形成する。例えば、６０ｎｍの幅で開口する。図示していないレジスト塗布工程、露光工程等のリソグラフィー工程を経てｌｏｗ−ｋ膜２２０の上にレジスト膜が形成された基板２００に対し、露出したｌｏｗ−ｋ膜２２０を異方性エッチング法により除去して開口部１５０を形成すればよい。異方性エッチング法を用いることで、基板２００の表面に対し、略垂直に開口部１５０を形成することができる。例えば、一例として、反応性イオンエッチング法により開口部１５０を形成すればよい。
【００１３】
次に、ガス抜き及びアニール工程（Ｓ１０６）として、開口部１５０が形成された基板２００に対し減圧下でガス抜き（デガス）を行う。例えば、２５０℃の温度条件で３０秒間行う。これにより、水（Ｈ２Ｏ）や酸素（Ｏ２）を排出する。続いて、水素（Ｈ２）雰囲気下において３５０℃でアニール処理を行う。
【００１４】
図２（ｃ）において、Ｔｉ膜形成工程（Ｓ１０８）として、開口部１５０及びｌｏｗ−ｋ膜２２０表面にＴｉ膜２４０を形成する。物理気相成長（ｐｈｙｓｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ：ＰＶＤ）法の１つであるスパッタ法を用いるスパッタリング装置内でＴｉ膜２４０を例えば膜厚５ｎｍ堆積し、Ｔｉ膜２４０を形成する。形成方法としては、ＰＶＤ法に限らず、原子層気相成長（ａｔｏｍｉｃ ｌａｙｅｒ ｄｅｐｏｓｉｔｉｏｎ：ＡＬＤ、あるいは、ａｔｏｍｉｃ ｌａｙｅｒ ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ：ＡＬＣＶＤ）法やＣＶＤ法などを用いることができる。ＰＶＤ法を用いる場合より被覆率を良くすることができる。また、Ｔｉ膜２４０の代わりに、ジルコニウム（Ｚｒ）膜を用いてもよい。
【００１５】
図２（ｄ）において、ＴｉＯ２膜形成工程（Ｓ１１０）として、Ｏ２雰囲気下でＴｉ膜２４０が表面に形成された基板２００を例えば４００℃以下で加熱することで、Ｔｉ膜２４０の表面側の一部に光触媒膜となるＴｉＯ２膜２４２を形成する。このようにして開口部１５０内の側面と底面に光触媒膜を形成する。ここでは、Ｔｉ膜２４０を全部酸化させるのではなく、表面の一部を酸化させる。これにより、アナターゼ型の結晶構造を有するＴｉＯ２膜２４２を形成することができる。アナターゼ型とすることでルチル型と異なり導電性を確保することができる。また、Ｔｉ膜２４０を残すことでＣｕに対するバリア性を確保することができる。ここでは、開口部１５０外の表面と開口部１５０内の側面と底面にそれぞれＴｉＯ２膜２４２が散りばめられるように形成されているが、少なくとも開口部１５０内の側面にＴｉＯ２膜２４２を散りばめられればよい。また、Ｔｉ膜２４０の代わりにＺｒ膜を用いた場合にはかかる処理によりアナターゼ型の結晶構造を有する酸化ジルコニウム（ＺｒＯ）膜をＺｒ膜表面の一部に形成することができる。かかるＺｒＯも光触媒膜として用いることができる。
【００１６】
図３は、図１のフローチャートに対応して実施される工程を表す工程断面図である。
図３では、図１の紫外線照射工程（Ｓ１１２）から拡散防止膜形成工程（Ｓ１１８）までを示している。それ以降の工程は後述する。
【００１７】
図３（ａ）において、紫外線照射工程（Ｓ１１２）として、Ｃｕを含有する溶液にＴｉＯ２膜２４２を浸漬させた状態でＴｉＯ２膜２４２に紫外線を照射する。ＴｉＯ２膜２４２に紫外線を照射することで、開口部１５０内壁にＣｕのシード膜２５０を形成することができる。ここでは、次の工程の電解めっき工程（Ｓ１１４）で用いるめっき槽内でＴｉＯ２膜２４２に紫外線を照射する。
【００１８】
図４は、実施の形態１における電解めっき装置内で紫外線照射を行う場合の装置構成の一例を示す概念図である。図４において、電解めっきに用いるめっき液５０２が入っためっき槽５００にホルダー５２０に表面を下向きに保持された基板３００を回転させながら入槽させる。また、入槽させる際に、基板３００とめっき液５０２との間に空気が残らないように基板を所定の角度だけ傾けた状態で入槽させるとなおよい。ここでの基板３００は、上述した各工程を実施後のＴｉＯ２膜２４２が形成された基板を用いる。基板３００表面側の負極、及び基板３００と対向する位置に配置されたアノード電極５１０間には電圧が印加されないようにスイッチ５４０をＯＦＦにしておく。かかる状態で、めっき槽５００内に配置された紫外線ランプ５３０からＴｉＯ２膜２４２に紫外線５３２を照射する。また、基板３００を回転させているため、均一に紫外線をＴｉＯ２膜２４２に照射することができる。
【００１９】
図５は、実施の形態１における紫外線ランプの一例を示す概念図である。紫外線ランプ５３０は、基板３００表面全体に紫外線５３２が当たるように図５に示すような棒状ランプが複数回折り返す形状にすると好適である。或いは、渦巻き形状としても好適である。基板３００とアノード電極５１０間に隙間を空けておくことで次の電解めっき工程における電流を流すことができる。
【００２０】
図６は、実施の形態１におけるシード膜形成のプロセスを説明するための概念図である。ＴｉＯ２膜２４２に紫外線５３２が照射されると光触媒作用により光電変換される。光電変換により電子が放射され、めっき液５０２中のＣｕイオンがＣｕとなって開口部１５０内壁および基板３００の表面に堆積する。ＴｉＯ２膜２４２における光電変換には３．２ｅＶのエネルギーが必要となるがこれを波長に換算すると４００ｎｍ程度となるため、エネルギー線として波長が４００ｎｍ以下の紫外線を照射することでＣｕを堆積させることができる。その際、ＴｉＯ２膜２４２は等方的に電子が放射されるのでＴｉＯ２膜２４２が隙間を空けてまばらに形成されていても開口部１５０内壁および基板３００の表面に均一にＣｕを堆積させることができる。このようにして、Ｃｕのシード膜２５０を例えば１５ｎｍ形成する。紫外線照射でシード膜２５０を形成することで薄くかつ膜切れのない均一な膜を形成することができる。
【００２１】
図３（ｂ）において、電解めっき及びアニール工程（Ｓ１１４）として、シード膜２５０をカソード極とした電解めっきによる電気化学成長法により、Ｃｕ膜２６０を開口部１５０内及び基板２００表面に堆積させる。ここでは、例えば膜厚３００ｎｍのＣｕ膜２６０を堆積させる。かかる電解めっき法により開口部１５０全体が埋まるようにＣｕを埋め込む。そして、Ｃｕ膜２６０を堆積させた後にデガス処理とアニール処理を行なう。デガス処理は、減圧下で、例えば、２５０℃の温度条件で３０秒間行う。これにより、Ｈ２ＯやＯ２を排出する。続いて、Ｈ２雰囲気下において例えば３５０℃でアニール処理を６０秒間行ってＣｕを還元する。
【００２２】
図７は、図４に示す装置で電解めっきを行う場合を説明するための概念図である。図７において、シード膜２５０が形成された後にめっき槽５００内で引き続き電解めっきを行う。スイッチ５４０をＯＮにして、アノード電極５１０を陽極（アノード）、めっき面となる基板３００のシード膜２５０を陰極（カソード）として所定の電流密度の電流を流し、電解めっきを行なう。紫外線ランプ５３０はアノードとカソード間の電流を妨げないように隙間が形成されており、また、基板３００は回転させているので、均一にＣｕをシード膜２５０上にめっきすることができる。
【００２３】
ここで、言い換えれば、実施の形態１では、電解めっき処理の前半で通電せずに紫外線照射を行って開口部１５０内壁にシード膜２５０を形成し、後半で、通電して開口部１５０の残りを完全に埋め込む。ここでは、電解めっき法により開口部１５０全体を埋め込んでいるが、配線幅が狭い場合には紫外線照射時のＣｕの堆積により開口部全体を埋め込んでも構わない。
【００２４】
図３（ｃ）において、研磨工程（Ｓ１１６）として、ＣＭＰ法によって、基板２００の表面を研磨して、開口部以外に表面に堆積したシード膜２５０を含むＣｕ膜２６０とＴｉＯ２膜２４２を含むＴｉ膜２４０を研磨除去して、図３（ｃ）に示すように平坦化する。以上のようにして、ダマシン配線を形成することができる。多層配線を形成するべく、次に、上層側の配線を形成する場合について説明する。
【００２５】
図３（ｄ）において、拡散防止膜形成工程（Ｓ１１８）として、ＣＶＤ法を用いて、平坦化された基板２００表面に拡散防止膜２２２を例えば３０ｎｍ形成する。拡散防止膜２２２の材料として、例えば、炭窒化シリコン（ＳｉＣＮ）を用いればよい。拡散防止膜２２２を形成することで、上層の絶縁膜への下層のＣｕ配線中のＣｕの拡散を防止することができる。
【００２６】
図８は、図１の研磨工程（Ｓ１３４）が終了した段階での半導体装置の工程断面図である。上層側の配線を形成する各工程は、上述した下層配線層の形成方法と同様である。まず、ｌｏｗ−ｋ膜形成工程（Ｓ１２０）として、拡散防止膜２２２上にｌｏｗ−ｋ膜２７０を例えば２１０ｎｍの厚さで形成する。ｌｏｗ−ｋ膜２７０は、ヴィアプラグ層と上層配線層の層間絶縁膜となる。
【００２７】
次に、開口部形成工程（Ｓ１２２）として、リソグラフィー工程とドライエッチング工程でデュアルダマシン配線を作製するためのヴィアホールとトレンチをｌｏｗ−ｋ膜２７０内に形成する。例えば、ヴィアホールを６０ｎｍの径でトレンチ幅も６０ｎｍで開口する。どちらを先に形成しても構わない。いずれも図示していないレジスト塗布工程、露光工程等のリソグラフィー工程を経てｌｏｗ−ｋ膜２７０の上にレジスト膜が形成された基板２００に対し、露出したｌｏｗ−ｋ膜２７０を異方性エッチング法により除去して形成すればよい。ヴィアホールを形成する際には、拡散防止膜２２２をエッチングストッパとして開口すればよい。そして、ｌｏｗ−ｋ膜２７０中のヴィアホール下で露出した拡散防止膜２２２をエッチングすることで下層配線へと続くヴィアホールを完成することができる。
【００２８】
次に、ガス抜き及びアニール工程（Ｓ１２４）として、ヴィアホールとトレンチが形成された基板２００に対し減圧下でデガス処理を行う。例えば、２５０℃の温度条件で３０秒間行う。そして、Ｔｉ膜形成工程（Ｓ１２６）として、ヴィアホールとトレンチ内及びｌｏｗ−ｋ膜２７０表面にＴｉ膜２４４を形成する。形成方法は、Ｔｉ膜２４０と同様で構わない。また、ここでもＴｉ膜２４４の代わりに、ジルコニウム（Ｚｒ）膜を用いてもよい。
【００２９】
次に、ＴｉＯ２膜形成工程（Ｓ１２８）として、Ｏ２雰囲気下でＴｉ膜２４４が表面に形成された基板２００を例えば４００℃以下で加熱することで、Ｔｉ膜２４４の表面側の一部に光触媒膜となるＴｉＯ２膜２４６を形成する。このようにしてヴィアホールとトレンチ内の側面と底面に光触媒膜を形成する。ここでも、Ｔｉ膜２４４を全部酸化させるのではなく、表面の一部を酸化させる。これにより、アナターゼ型の結晶構造を有するＴｉＯ２膜２４６を形成することができる。また、Ｔｉ膜２４４の代わりにＺｒ膜を用いた場合にはかかる処理によりアナターゼ型の結晶構造を有する酸化ジルコニウム（ＺｒＯ）膜をＺｒ膜表面の一部に形成することができる。かかるＺｒＯも光触媒膜として用いることができる。
【００３０】
そして、紫外線照射工程（Ｓ１３０）として、電解めっき用のめっき液にＴｉＯ２膜２４６を浸漬させた状態でＴｉＯ２膜２４６に紫外線を照射する。ＴｉＯ２膜２４６に紫外線を照射することで図示しないＣｕのシード膜を例えば１５ｎｍ形成する。そして、電解めっき及びアニール工程（Ｓ１３２）として、めっき槽内で引き続き、シード膜をカソード極として、電解めっきによる電気化学成長法によりＣｕ膜２６２をヴィアホール及びトレンチ内及び基板２００表面に堆積させる。そして、Ｃｕ膜２６２を堆積させた後にデガス処理とアニール処理を行なう。デガス処理は、減圧下で、例えば、２５０℃の温度条件で３０秒間行う。これにより、Ｈ２ＯやＯ２を排出する。続いて、Ｈ２雰囲気下において例えば３５０℃でアニール処理を６０秒間行ってＣｕを還元する。そして、研磨工程（Ｓ１３４）として、ＣＭＰ法によって、基板２００の表面を研磨して、開口部以外に表面に堆積したシード膜を含むＣｕ膜２６２とＴｉＯ２膜２４６を含むＴｉ膜２４４を研磨除去して、図８に示すように平坦化する。以上のようにして、ヴィアプラグと上層配線を同時に埋め込んだデュアルダマシン配線を形成することができる。
【００３１】
以上のようにして、多層配線を形成後、図示しないＳｉＣキャップ膜を形成し、その後、パッシベ−ション膜として、ｄ−ＴＥＯＳ、ｐ−ＳｉＮを形成する。そして、更にＡｌパッドを形成することにより、Ｃｕを大気に触れさせること無くＡｌ電極を多層配線構造の表層に形成すればよい。
【００３２】
実施の形態２．
実施の形態１では、Ｔｉ膜２４０，２４４の露出面（表面）側の一部を酸化させることによりＴｉＯ２膜２４２，２４６を形成したが、これに限るものではない。実施の形態２では、絶縁膜側（裏面側）の一部を酸化させることによりＴｉＯ２膜２４２，２４６を形成する場合について説明する。半導体装置の製造方法の要部工程を表すフローチャートは、図１と同様である。また、ＴｉＯ２膜形成工程（Ｓ１１０）及びＴｉＯ２膜形成工程（Ｓ１２８）の内容以外は、実施の形態１で説明した内容と同様である。
【００３３】
図９は、実施の形態２におけるＴｉＯ２膜形成工程（Ｓ１１０）と研磨工程（Ｓ１３４）終了後の半導体装置の工程断面図である。
【００３４】
図９（ａ）において、ＴｉＯ２膜形成工程（Ｓ１１０）として、図１のＴｉ膜形成工程（Ｓ１０８）後の状態からＯ２を供給せずにＴｉ膜２４０が表面に形成された基板２００を例えば４００℃以下で加熱することで、Ｔｉ膜２４０のｌｏｗ−ｋ膜２２０側の一部に光触媒膜となるＴｉＯ２膜２４２を形成する。
【００３５】
図１０は、実施の形態２におけるＴｉＯ２膜の形成の様子を説明するための概念図である。ＴｉＯ２膜２４２は、Ｔｉ膜２４０がｌｏｗ−ｋ膜２２０中の酸化成分によりｌｏｗ−ｋ膜２２０側から酸化されることによって形成される。例えば、加熱された状態でｌｏｗ−ｋ膜２２０中のＨ２ＯやＯ２がＴｉ膜２４０と接触することでＴｉＯ２膜２４２が形成される。ここでは、開口部１５０の側壁にＴｉＯ２膜２４２が散らばって形成される。ｌｏｗ−ｋ膜２２０中の酸化成分によりＴｉ膜２４０の一部を酸化させることでＯ２コストを低減することができる。
【００３６】
そして、以下、紫外線照射工程（Ｓ１１２）からＴｉ膜形成工程（Ｓ１２６）までが実施の形態１と同様に実施される。そして、ＴｉＯ２膜形成工程（Ｓ１２８）も実施の形態２におけるＴｉＯ２膜形成工程（Ｓ１１０）と同様に実施される。そして、残りの紫外線照射工程（Ｓ１３０）から研磨工程（Ｓ１３４）が実施の形態１と同様に実施される。以上のように各工程を実施することにより図９（ｂ）に示す多層配線を形成することができる。
【００３７】
実施の形態２では、開口部１５０の底面にＴｉＯ２膜２４２が形成されないが、上述したように、ＴｉＯ２膜２４２は、紫外線が照射されると等方的に電子を放射するため、開口部１５０の底面にＴｉＯ２膜２４２が形成されなくても、実施の形態１と同様、シード膜２５０を膜切れなく均一に形成することができる。
【００３８】
実施の形態３．
実施の形態１，２では、Ｔｉ膜２４０，２４４を形成後、一部を酸化させることでＴｉＯ２膜２４２，２４６を形成したが、これに限るものではない。実施の形態３では、他の方法でＴｉＯ２膜２４２，２４６を形成する場合について説明する。半導体装置の製造方法の要部工程を表すフローチャートは、図１と同様である。また、ＴｉＯ２膜形成工程（Ｓ１１０）及びＴｉＯ２膜形成工程（Ｓ１２８）の内容以外は、実施の形態１で説明した内容と同様である。
【００３９】
図１１は、実施の形態３におけるＴｉＯ２膜形成工程（Ｓ１１０）と研磨工程（Ｓ１３４）終了後の半導体装置の工程断面図である。
【００４０】
図１１（ａ）において、ＴｉＯ２膜形成工程（Ｓ１１０）として、図１のＴｉ膜形成工程（Ｓ１０８）後の状態から、スパッタ法の一種であるＳＩＳ（Ｓｅｌｆ ｉｏｎｉｚｅｄ Ｓｐｕｔｔｅｒ）法を用いて、Ｔｉ膜２４０上の一部に光触媒膜となるＴｉＯ２膜２４２を形成する。このように、スパッタ法でＴｉＯ２膜２４２を形成しても好適である。
【００４１】
或いは、Ｔｉ膜形成工程（Ｓ１０８）でＴｉ膜２４０を形成する際に、Ｏ２ガスを微量流すことで、Ｔｉ膜２４０上の一部或いはＴｉ膜２４０中の一部に光触媒膜となるＴｉＯ２膜２４２を形成しても好適である。かかる場合には、Ｔｉ膜形成工程（Ｓ１０８）とＴｉＯ２膜形成工程（Ｓ１１０）とを同時に行うことになる。よって、工程数を減らすことができる。
【００４２】
以上のようにＴｉＯ２膜形成工程（Ｓ１１０）を実施しても、実施の形態１と同様、開口部１５０の側壁及び底面にＴｉＯ２膜２４２が散らばって形成される。そして、以下、紫外線照射工程（Ｓ１１２）からＴｉ膜形成工程（Ｓ１２６）までが実施の形態１と同様に実施される。そして、ＴｉＯ２膜形成工程（Ｓ１２８）も実施の形態３におけるＴｉＯ２膜形成工程（Ｓ１１０）と同様に実施される。そして、残りの紫外線照射工程（Ｓ１３０）から研磨工程（Ｓ１３４）が実施の形態１と同様に実施される。以上のように各工程を実施することにより図１１（ｂ）に示す多層配線を形成することができる。
【００４３】
実施の形態３におけるＴｉＯ２膜形成工程（Ｓ１１０）によって、ＴｉＯ２膜２４２を形成しても実施の形態１と同様にシード膜２５０を膜切れなく均一に形成することができる。
【００４４】
以上、具体例を参照しつつ実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。
【００４５】
また、層間絶縁膜の膜厚や、開口部のサイズ、形状、数などについても、半導体集積回路や各種の半導体素子において必要とされるものを適宜選択して用いることができる。
【００４６】
その他、本発明の要素を具備し、当業者が適宜設計変更しうる全ての半導体装置の製造方法は、本発明の範囲に包含される。
【００４７】
また、説明の簡便化のために、半導体産業で通常用いられる手法、例えば、フォトリソグラフィプロセス、処理前後のクリーニング等は省略しているが、それらの手法が含まれ得ることは言うまでもない。
【図面の簡単な説明】
【００４８】
【図１】実施の形態１における半導体装置の製造方法の要部を表すフローチャートである。
【図２】図１のフローチャートに対応して実施される工程を表す工程断面図である。
【図３】図１のフローチャートに対応して実施される工程を表す工程断面図である。
【図４】実施の形態１における電解めっき装置内で紫外線照射を行う場合の装置構成の一例を示す概念図である。
【図５】実施の形態１における紫外線ランプの一例を示す概念図である。
【図６】実施の形態１におけるシード膜形成のプロセスを説明するための概念図である。
【図７】図４に示す装置で電解めっきを行う場合を説明するための概念図である。
【図８】図１の研磨工程（Ｓ１３４）が終了した段階での半導体装置の工程断面図である。
【図９】実施の形態２におけるＴｉＯ２膜形成工程（Ｓ１１０）と研磨工程（Ｓ１３４）終了後の半導体装置の工程断面図である。
【図１０】実施の形態２におけるＴｉＯ２膜の形成の様子を説明するための概念図である。
【図１１】実施の形態３におけるＴｉＯ２膜形成工程（Ｓ１１０）と研磨工程（Ｓ１３４）終了後の半導体装置の工程断面図である。
【符号の説明】
【００４９】
１５０ 開口部、２００，３００ 基板、２２０ ｌｏｗ−ｋ膜、２４０，２４４ Ｔｉ膜、２４２，２４６ ＴｉＯ２膜、２５０ シード膜、２６０ Ｃｕ膜、５０２ めっき液、５３２ 紫外線
【特許請求の範囲】
【請求項１】
基体上に絶縁膜を形成する工程と、
前記絶縁膜に開口部を形成する工程と、
前記開口部内に光触媒膜を形成する工程と、
銅（Ｃｕ）を含有する溶液に前記光触媒膜を浸漬させた状態で前記光触媒膜にエネルギー線を照射して前記開口部内の前記光触媒膜上にＣｕを堆積させる工程と、
を備えたことを特徴とする半導体装置の製造方法。
【請求項２】
前記光触媒膜として、酸化チタン（ＴｉＯ２）膜を用いることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記溶液は、電解めっき液であり、電解めっき法により前記開口部内全体をＣｕで埋め込む工程をさらに備えたことを特徴とする請求項１又は２記載の半導体装置の製造方法。
【請求項４】
前記光触媒膜を形成する前に、前記開口部内にチタン（Ｔｉ）膜を形成する工程をさらに備え、
前記ＴｉＯ２膜は、前記Ｔｉ膜が前記絶縁膜中の酸化成分により前記絶縁膜側から酸化されることによって形成されることを特徴とする請求項２記載の半導体装置の製造方法。
【請求項５】
前記ＴｉＯ２膜は、アナターゼ型の結晶構造を有することを特徴とする請求項２又は４記載の半導体装置の製造方法。
【請求項１】
基体上に絶縁膜を形成する工程と、
前記絶縁膜に開口部を形成する工程と、
前記開口部内に光触媒膜を形成する工程と、
銅（Ｃｕ）を含有する溶液に前記光触媒膜を浸漬させた状態で前記光触媒膜にエネルギー線を照射して前記開口部内の前記光触媒膜上にＣｕを堆積させる工程と、
を備えたことを特徴とする半導体装置の製造方法。
【請求項２】
前記光触媒膜として、酸化チタン（ＴｉＯ２）膜を用いることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記溶液は、電解めっき液であり、電解めっき法により前記開口部内全体をＣｕで埋め込む工程をさらに備えたことを特徴とする請求項１又は２記載の半導体装置の製造方法。
【請求項４】
前記光触媒膜を形成する前に、前記開口部内にチタン（Ｔｉ）膜を形成する工程をさらに備え、
前記ＴｉＯ２膜は、前記Ｔｉ膜が前記絶縁膜中の酸化成分により前記絶縁膜側から酸化されることによって形成されることを特徴とする請求項２記載の半導体装置の製造方法。
【請求項５】
前記ＴｉＯ２膜は、アナターゼ型の結晶構造を有することを特徴とする請求項２又は４記載の半導体装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【公開番号】特開２０１０−３７６７（Ｐ２０１０−３７６７Ａ）
【公開日】平成２２年１月７日（２０１０．１．７）
【国際特許分類】
【出願番号】特願２００８−１５９６７４（Ｐ２００８−１５９６７４）
【出願日】平成２０年６月１８日（２００８．６．１８）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
【公開日】平成２２年１月７日（２０１０．１．７）
【国際特許分類】
【出願日】平成２０年６月１８日（２００８．６．１８）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
[ Back to top ]