【課題】欠陥の発生を防止し且つ電気的特性に優れた強誘電体キャパシタを用いた半導体装置の製造方法を提供する。
【解決手段】第１の導電層４０を形成し、第１の導電層４０の表面に酸化膜１０を形成し、酸化膜１０を大気にさらし、酸化膜１０を、減圧下且つ第１の温度で減圧加熱処理し、減圧加熱処理された酸化膜１０を大気にさらすことなく、減圧下且つ第１の温度よりも低い第２の温度で、非晶質の第１の誘電体層４１を酸化膜１０上に形成し、第１の温度よりも高い第３の温度で、非晶質の第１の誘電体層４１を結晶化する。 （もっと読む）

【課題】Ｃｕ表面の酸化銅の除去および層間絶縁膜に付着したＣｕ含有物残渣の除去を効率良く確実に行うことができる基板処理方法を提供すること。
【解決手段】基板上のＣｕ配線構造におけるＣｕ表面の酸化銅膜および層間絶縁膜に付着したＣｕ含有物残渣を有機酸含有ガスを用いて除去するにあたり、基板温度が相対的に低温の第１の温度になるように基板を加熱しつつ基板に有機酸ガスを含む処理ガスを供給してＣｕ含有物残渣のエッチング除去を行う第１工程と、基板温度が前記第１の温度よりも高温の第２の温度になるように基板を加熱しつつ基板に有機酸ガスを含む処理ガスを供給して前記Ｃｕ表面の酸化銅膜を還元を主体とする反応により除去する第２工程とを行う。 （もっと読む）

【課題】ＶＬＳＩ技術及びＵＬＳＩ技術において多段相互接続は、アスペクト比の高いバイアや他の相互接続が注意深く処理されることを要する。これらの相互接続の確実な形成技術を提供する。
【解決手段】窒素と水素を含有する化合物、一般にアンモニアを使用し、次層を上へ堆積するに先立ち相対的に低い温度で酸化物又は他の汚染物質を還元する、プラズマ還元プロセスを提供する。酸化物の層の典型的な物理的スパッタ洗浄プロセスと比較して、層の粘着特性が改善され酸素の存在が減少する。このプロセスは、デュアルダマシン構造、とりわけ銅が応用されている場合の複雑な要求に特に有効であろう。 （もっと読む）

【課題】半導体装置の性能を向上させる。
【解決手段】半導体基板１に形成したｎチャネル型ＭＩＳＦＥＴＱｎのソース・ドレイン用のｎ^＋型半導体領域７ｂおよびゲート電極ＧＥ１上と、ｐチャネル型ＭＩＳＦＥＴＱｐのソース・ドレイン用のｐ^＋型半導体領域８ｂおよびゲート電極ＧＥ２上とに、ニッケル白金シリサイドからなる金属シリサイド層１３ｂをサリサイドプロセスで形成する。その後、半導体基板１全面上に引張応力膜ＴＳＬ１を形成してから、ｐチャネル型ＭＩＳＦＥＴＱｐ上の引張応力膜ＴＳＬ１をドライエッチングで除去し、半導体基板１全面上に圧縮応力膜ＣＳＬ１を形成してからｎチャネル型ＭＩＳＦＥＴＱｎ上の圧縮応力膜ＣＳＬ１をドライエッチングで除去する。金属シリサイド層１３ｂにおけるＰｔ濃度は、表面が最も高く、表面から深い位置になるほど低くなっている。 （もっと読む）

【課題】ニッケル系メタル・シリサイドとコンタクト用メタル間でのコンタクト抵抗の低抵抗化がホールの微細化に伴って、困難になるという問題がることが、本願発明者の検討により明らかとなった。
【解決手段】本願の一つの発明は、ニッケル系メタル・シリサイドによりソース・ドレイン領域等のシリサイデーションを施したＭＩＳＦＥＴを有する半導体集積回路装置の製造方法において、プリ・メタル絶縁膜に設けられたコンタクト・ホールにバリア・メタルを形成する前に、シリサイド膜の上面に対して、窒素水素間結合を有するガスを主要なガス成分の一つとして含む非プラズマ還元性気相雰囲気中で、熱処理を実行するものである。 （もっと読む）

【目的】従来よりも比抵抗の低いＷ膜のプラグ或いは配線が得られる半導体装置の製造方法を提供することを目的とする。
【構成】本発明の一態様の半導体装置の製造方法は、基体上に絶縁膜を形成する工程（Ｓ１０４）と、前記絶縁膜に開口部を形成する工程（Ｓ１０６）と、前記開口部の少なくとも底面に、ルテニウム（Ｒｕ）膜を形成する工程（Ｓ１１２）と、前記Ｒｕ膜が形成された前記開口部内に、水素（Ｈ_２）還元による化学気相成長（ＣＶＤ）法によりタングステン（Ｗ）膜を埋め込む工程（Ｓ１１４）と、を備えたことを特徴とする。 （もっと読む）

【課題】容量素子の酸素雰囲気中での焼結を制限を設けず実施した場合も、スタックコンタクトの信頼性や製造歩留まりを向上できる半導体装置およびその製造方法を提供する。
【解決手段】半導体装置は、半導体基板1と、その上に形成された第１の層間絶縁膜1,2および第２の層間絶縁膜3,4,5と、第１の層間絶縁膜1,2中に形成された第１のプラグ8bおよび第２のプラグ8aと、第２の層間絶縁膜3,4,5中に形成され第１のプラグ8bと接続された容量素子たるメモリセル30と、第２の層間絶縁膜3,4,5中に形成され第２のプラグ8aと接続された第３のプラグ19とを備え、第２のプラグ8aの中央部の上面は第１の層間絶縁膜1,2の上面よりも半導体基板1側に位置するように構成する。 （もっと読む）

【課題】線幅やホール径が小さな凹部や高アスペクト比の凹部に対して十分な埋め込みを行うことが可能な成膜方法を提供する。
【解決手段】凹部６を有する絶縁層４が表面に形成された被処理体Ｗに対して薄膜を形成する成膜方法において、前記凹部内の表面を含めて前記被処理体の表面にＴｉを含むバリヤ層１２を形成するバリヤ層形成工程と、前記バリヤ層上にＲｕを含むシード層１６を形成するシード層形成工程と、前記シード層上に前記シード層に対する導通性を補助するためにＣｕを含む補助シード層１６４を形成する補助シード層形成工程とを有する。 （もっと読む）

【目的】配線抵抗の上昇を抑制したまま、ＥＭ特性を改善させる半導体装置或いはその製造方法を提供することを目的とする。
【構成】本発明の一態様の半導体装置の製造方法は、基体上に絶縁膜を形成する工程（Ｓ１０４）と、絶縁膜に開口部を形成する工程（Ｓ１０６）と、開口部内に、ケイ化物の形成エネルギーがＣｕケイ化物の形成エネルギーよりも小さい金属含有膜を形成する工程（Ｓ１０８）と、前記金属含有膜が形成された開口部内に銅（Ｃｕ）膜を埋め込む工程（Ｓ１１２）と、Ｃｕ膜上に、３００℃未満の温度でＣｕとＳｉとを含有する化合物膜を選択的に形成する工程（Ｓ１２０）と、を備えたことを特徴とする。 （もっと読む）

【課題】電極パッドの異常を容易に発見することが可能である。
【解決手段】半導体装置は、半導体基板１０と、前記半導体基板の第１領域における第１表面から前記第１表面に対向する第２表面まで空けられた第１貫通孔８０内に形成された第１貫通電極２５と、前記半導体基板の前記第１表面において、前記第１貫通電極に接して形成された第１電極パッド２８と、前記第１電極パッドと離間して形成され、前記第１電極パッドと対向する第２電極パッド２９と、前記半導体基板の前記第２表面上に形成され、前記第１貫通電極と電気的に接続された外部端子２７と、前記半導体基板の前記第１表面において、前記半導体基板の前記第１領域と異なる第２領域における前記第１表面から前記第２表面まで空けられた第２貫通孔８０上に形成され、電気的に浮遊した第３電極パッド２８と、を具備する。 （もっと読む）

【課題】Ａｌ合金膜の腐食を抑制でき、透明導電膜との接触電気抵抗も低減された表示デバイスを製造する。
【解決手段】下記（１）〜（４）の工程によってＡｌ合金膜を透明導電膜と直接接触させる。（１）Ａｌよりも貴な金属元素を含むＡｌ合金膜を形成する第１の工程、（２）フォトリソグラフィおよびドライエッチングによってコンタクトホールを形成する第２の工程、（３）フォトリソグラフィで生成したフォトレジストの剥離を行なう第３の工程、（４）透明導電膜を形成する第４の工程と、をこの順序で包含し、第２の工程は、オーバーエッチングにおけるガスの流量比を、ＳＦ₆／（ＳＦ₆＋Ｏ₂）の比率で３０％以下に制御して前記Ａｌ合金膜の表面をＡｌの酸化物で覆う工程を含み、第３の工程は、ｐＨ１０．５以上のアルカリ溶液に接触させて前記Ａｌの酸化物を除去する工程を含む。 （もっと読む）

【課題】比誘電率の低い層間絶縁膜を用いた半導体装置において、プラズマ処理時の層間絶縁膜へのダメージを軽減でき、ダメージ層を除去する際に形成されるアンダーカットを抑制する。
【解決手段】基板上に比誘電率の低い材料からなる絶縁膜４を形成する。次に、前記絶縁膜上にチャンバ内でＳｉＯＣＨ膜５を形成し、前記チャンバ内にプラズマを発生させた状態で徐々に膜中のカーボン濃度を減らし、前記ＳｉＯＣＨ膜上に連続的にＳｉＯ_２膜６を形成する。前記ＳｉＯＣＨ膜と前記ＳｉＯ_２膜をハードマスクに用いて前記絶縁膜をプラズマ処理し、前記絶縁膜に溝７，８を形成する。その後、前記絶縁膜に形成した溝のエッチング表面をウェットエッチングし、プラズマ処理によるダメージ層と加工残渣物を除去する。 （もっと読む）

【課題】低抵抗な電極部を有し、且つパターニング工程数の削減可能な半導体装置及びその製造方法を提供する。
【解決手段】拡散層が形成された半導体基板の上に第１の金属層を形成する工程と、前記第１の金属層の上に開口部を有する絶縁層を形成する工程と、前記絶縁層の開口部において、前記第１の金属層の上に第２の金属層を形成する工程と、前記絶縁層を除去する工程と、前記第２の金属層の露出面に前記第２の金属層よりもイオン化傾向の小さい金属を含む第３の金属層を被覆する工程と、前記第３の金属層をマスクとして前記第１の金属層を除去することにより、前記第１の金属層と前記第２の金属層と前記第３の金属層とを有する電極配線を形成する工程と、を備えたことを特徴とする半導体装置の製造方法が提供される。 （もっと読む）

【課題】多層配線構造において、下層金属配線への接続用スルーホール内にボイドが発生することを防止する半導体装置の製造方法を提供する。
【解決手段】半導体基板上に金属配線３を形成し、全面に層間絶縁膜４を形成する。絶縁膜内にスルーホールを形成する。スパッタエッチングにより、スルーホール開口部に傾斜部を設け断面を大きくするとともに金属配線の表面の酸化Ａｌを除去する。半導体基板を冷却し、基板温度２０℃〜４０℃で、スルーホールの内面を含む全面に第１のチタン膜６、窒化チタン膜７、第２のチタン膜８、第１のＡｌ層９ａを形成する。続いて基板を加熱して第２のＡｌ層９ｂをリフローしながら形成した後、第３のＡｌ層９ｃを形成する。 （もっと読む）

【課題】ダマシン配線構造を有する半導体装置に形成される配線表面の酸化物部を選択的に除去する。
【解決手段】ダマシン配線構造を有する半導体装置を製造するに際し、配線表面を、Ｘｅのプラズマで逆スパッタリングする。本発明によれば、Ｘｅのプラズマガスで逆スパッタリングすることにより、配線表面の酸化物部等を選択的に効率よく除去でき、ダマシン配線構造において、上下配線間のコンタクト抵抗の増大を回避できる。また、配線の上に形成されたＣＦなどの絶縁膜へのダメージを抑制でき、絶縁膜の誘電率変動も抑制できる。 （もっと読む）

【課題】同一の処理室で、自然酸化膜が除去された後にシリコン基板の界面の酸素を確実に除去する。
【解決手段】ＮＨ_３及びＮ_２及びＮＦ_３を導入し、シリコン基板５の酸化表面にＮＨｘＦｙを作用させることで（ＮＨ_４）_２ＳｉＦ_６を生成し、シリコン基板５を所定温度に制御することにより（ＮＨ_４）_２ＳｉＦ_６を昇華させてシリコン基板５の表面の酸化膜を除去し、続けてＮＨ_３及びＮ_２及びＮＦ_３を導入し、温度が維持された状態でシリコン基板の表面にＦラジカルを作用させてシリコン層をエッチングする。 （もっと読む）

【課題】キャパシタ誘電体膜の劣化を防止しながら、金属配線間を絶縁膜で所望に埋め込むことができる半導体装置の製造方法を提供すること。
【解決手段】シリコン基板（半導体基板）１の上方に下地絶縁膜９を形成する工程と、キャパシタQ1、Q2を下地絶縁膜９の上に形成する工程と、キャパシタQ1、Q2を覆う第１層間絶縁膜６８を形成する工程と、第１、第２配線溝３０、３３と、該配線溝３０、３３の底部から下に延びる第１、第２コンタクトホール３１、３４とを第１層間絶縁膜６８に形成する工程と、第１、第２配線溝３０、３３と第１、第２コンタクトホール３１、３４とに第１拡散防止膜３５と第１銅膜３６（第１導電体）とを埋め込む工程と、水素を含まない還元性ガス中において第１銅膜３６をアニールする工程とを有することを特徴とする半導体装置の製造方法による。 （もっと読む）

【課題】低抵抗の導電部を備える、信頼性の高い半導体装置を提供する。
【解決手段】ビアホール３６ａ内及び配線溝３６ｂ内に、バリア層３７を介して、ＣｎＭｎを含有する第１導電層３８、及びＣｕを主成分とする第２導電層３９を形成し、清浄化後、低温酸化を行い、第１，第２導電層３８，３９表面にＣｕ酸化物層４０を形成する。その後、キャップ層の形成を行い、その状態で高温条件の熱処理を行うことで、第１，第２導電層３８，３９内のＭｎをＣｕ酸化物層４０に拡散させ、キャップ層との界面に、Ｃｕ酸化物層４０にＭｎが含有された化合物層を形成する。これにより、第１，第２導電層３８，３９内のＭｎを減少させることが可能になり、さらに、キャップ層の密着性を向上させることが可能になる。 （もっと読む）

第１の薄膜メタライゼーション層と第２の薄膜メタライゼーション層とを電気的に接続する回路ビアの形成のための手法が述べられる。ビアの形成では、第１のメタライゼーション層の陽極酸化に先立って、ビア接続領域に配置される陽極酸化バリア及び／又は補助パッドを使用する。バリアを形成するために使用される材料は、陽極酸化の際に陽極酸化液を実質的に透過せず、導電層とバリアとの間に酸化物が形成されることを阻止するものである。補助パッドは非陽極酸化性であり、陽極酸化の際に、パッドを通じて電流が流れることを実質的に防止するためにバリアによって覆われる。陽極酸化の後に、バリアは除去される。補助パッドが充分な導電性を有する場合には、バリアの除去後に第１のメタライゼーション層上に残存されてもよい。第２のメタライゼーション層が陽極酸化層上に配置され、ビア接続領域において第１の導電層と電気的に接触する。
（もっと読む）

【課題】半導体装置に設けられた半導体部品等の電極パッドとそれに接続されるべくインクジェット法により形成される配線との電気的な接続を好適に確保することのできる半導体装置、及びその半導体装置の製造方法を提供する。
【解決手段】半導体装置の第２電極パッド１５に電気的に接続される金属配線膜１９が、銀微粒子を分散媒に分散させた導電性インクからなる液滴（液層２５Ｌ）の配置及び乾燥により形成される。このとき、第２電極パッド１５の表面のメッキ層２１に銀微粒子の結合層からなる中間層２３Ｄを形成した後、中間層２３Ｄを覆うかたちに上記分散媒を撥液する撥液材料を含む撥液層２４を積層する。これにより、金属配線膜１９は、その乾燥焼成を通じて中間層２３Ｄと物理的に接続するようになり、撥液層２４を間に挟みつつ第２電極パッド１５と物理的に接続され、すなわち電気的にも接続されるようになる。 （もっと読む）