【課題】配線抵抗およびビア抵抗のばらつきを配線層全体として抑制できる半導体装置およびその製造方法を提供する。
【解決手段】ビア深さＢＤＥの深い第１のビアホールＶＨ内の導電層（配線層ＩＬ２）と配線層ＩＬ１との接触部の抵抗は、ビア深さＢＤＥの浅い第２のビアホールＶＨ内の導電層（配線層ＩＬ２）と配線層ＩＬ１との接触部の抵抗よりも小さくなっている。 （もっと読む）

【課題】ボンディングする際に、電極パッドの下方に加わるストレスに対しての耐性が強く、且つ配線の配置が容易な半導体装置を提供する。
【解決手段】半導体基板１上に形成された多層配線層２を貫通し半導体基板１に達する支柱５ａ，５ｂにより、多層配線層２上に形成される電極パッド４の４隅のうち、少なくとも隣接する２隅を下方から支え、支柱５ａ，５ｂ間に複数の梁６ａ，６ｂ，６ｃを接続し、梁６ａ，６ｂ間に部材７ａ，７ｂ，７ｃ，７ｄを接続する。 （もっと読む）

【目的】Ｃｕ配線上に形成されるＣｕとＳｉとを含有する化合物膜の余剰ＳｉがＣｕ配線中へと拡散することを防止した半導体装置を提供することを目的とする。
【構成】本発明の一態様の半導体装置は、ＳｉとＯとが他より多く含まれる領域を有するＣｕ配線となるＣｕ膜２６０，２６２と、Ｃｕ膜２６０，２６２上に選択的に形成された、ＣｕとＳｉとを含有する選択キャップ膜２８０と、Ｃｕ膜２６０，２６２の側面側に形成された層間絶縁膜２２０と、を備えたことを特徴とする。 （もっと読む）

【課題】安定した利得が得られるアンテナ素子を備えた半導体装置、通信モジュールおよび電子機器を提供すること。
【解決手段】半導体装置１０は、能動素子が形成された能動面１ａを有する半導体基板１と、能動面１ａ上に少なくとも１層以上の絶縁性樹脂層を介して設けられた第１の配線層８と、第１の配線層８に形成されたスロットアンテナ１１と、スロットアンテナ１１に接続された共振用キャパシタ１３とを備え、スロットアンテナ１１は、矩形状の開口部１１ｂを有する平面型のアンテナ素子である。 （もっと読む）

【課題】暗電流及び白点欠陥などの特性をさらに改善し、感度向上及び混色低減が可能な固体撮像装置とカメラを提供する。
【解決手段】半導体基板１０の複数の画素が集積された受光面において画素ごとにフォトダイオードＰＤが形成され、フォトダイオードを被覆して半導体基板上に絶縁膜（１５，１６,１７,２０,２１,２２，２５，２６，２７，３０，３１）が形成され、絶縁膜中に埋め込まれて配線（１９，２４，２９）が形成され、少なくともフォトダイオードの形成領域を被覆して、配線の内の最下層の配線から半導体基板に近い側に離間して炭化シリコンからなるエッチングストッパ膜ＳＴが形成され、フォトダイオードの上方部分において絶縁膜に凹部Ｈがエッチングストッパ膜に達するように形成され、凹部に埋め込まれて絶縁膜より高い屈折率を有する光導波路（３６，３７）が形成されている構成とする。 （もっと読む）

【課題】 シリコン基板および該シリコン基板上に設けられた低誘電率膜と配線との積層構造からなる低誘電率膜配線積層構造部を備えた半導体装置において、低誘電率膜が剥離しにくいようにする。
【解決手段】 シリコン基板１の上面の周辺部を除く領域には低誘電率膜４と配線５との積層構造からなる低誘電率膜配線積層構造部３が設けられている。低誘電率膜配線積層構造部３の周側面は封止膜１５によって覆われている。これにより、低誘電率膜４が剥離しにくい構造となっている。この場合、シリコン基板１の下面には、該下面をクラック等から保護するために、下層保護膜１８が設けられている。 （もっと読む）

【課題】微細ピッチで配列するに好ましい垂直配線構造を持つ半導体集積回路装置を提供する。
【解決手段】半導体集積回路装置は、回路が形成された半導体基板と、前記半導体基板上に複数層積層された機能素子アレイと、前記機能素子アレイの信号線を前記半導体基板上の回路に接続するための垂直配線とを備え、前記垂直配線は、ストライプ状溝が形成されたあとの絶縁層の前記ストライプ状溝の長手方向に分散的に配置されたメタル層の積み重ね構造として構成されている。 （もっと読む）

【課題】本発明は、パターン形成された導電性金属層、およびパターン形成された障壁誘電体層との間に改善された接着性を与えるものである。
【解決手段】本発明は、パターン形成された導電性金属層、通常は銅層、およびパターン形成された障壁誘電体層との間の改善された接着に関する。
改善された接着性を有するこの構造は、パターン形成された障壁誘電体層とパターン形成された導電性金属層との間に接着層を含んでいる。この接着層は、銅のバルク電気抵抗率を増加することなしに、金属層と障壁層との間の接着力を、向上させる。改善された接着性を有する構造を作る方法は、パターン形成された導電性金属層を有機金属前駆体に熱的に暴露させ、少なくとも、パターン形成された導電性金属層の表面上に、接着層を堆積させる工程を含んでいる。 （もっと読む）

【課題】配線パターン間の合わせズレが小さな技術を提供する。
【解決手段】下層配線用絶縁膜に下層配線膜を設けるＡ工程と、ビア用絶縁膜および上層配線用絶縁膜を積層して設けるＢ工程と、該絶縁膜にビアを形成するＣ工程と、該ビアにビアフィル材を充填するＥ工程と、レジスト膜に上層配線用のパターンを構成するＦ工程とを具備する半導体装置の製造方法において、下層配線用絶縁膜に位置整合用メタル膜を設け、前記位置整合用メタル膜上の絶縁膜に位置整合用ビアを形成し、前記位置整合用ビアにビアフィル材を充填し、前記位置整合用メタル膜およびレジスト膜に位置整合用開口部を構成し、前記位置整合用開口部と該位置整合用開口部の真下に構成されている前記位置整合用メタル膜および／または前記位置整合用ビアに充填されたビアフィル材とを観測し、得られた位置情報を基にして前記上層配線用のパターンが正しく形成されているか否かを判定する。 （もっと読む）

【課題】絶縁膜形成用組成物を提供すること。
【解決手段】絶縁膜形成用組成物は、ポリマーＡと、ポリマーＢと、溶媒Ａ及び大気圧における沸点が溶媒Ａよりも低い溶媒Ｂと、を含み、かつ、以下の式（ｉ）及び（ｉｉ）を満たす。
前記ポリマーＡの溶媒Ａへの溶解度＞前記ポリマーＡの前記溶媒Ｂへの溶解度
・・・（ｉ）
前記ポリマーＢの溶媒Ａへの溶解度＜前記ポリマーＢの前記溶媒Ｂへの溶解度
・・・（ｉｉ） （もっと読む）

【課題】バリア層をさらに薄くしても、配線本体側からの銅の拡散や、絶縁膜側からの珪素の拡散に対する障壁作用を十分に保持して、絶縁膜の絶縁性確保、また配線の低抵抗化を実現することができ、それによって配線の線幅を減少させることができ、ＬＳＩの集積度も向上させることができるようにする。
【解決手段】この発明の銅配線は、シリコン基板の表面上に設けられ、珪素と酸素と炭素とを炭化水素基の形態で含むＳｉＯＣ絶縁層１０と、ＳｉＯＣ絶縁層１０上に形成され、添加元素の酸化物を含む銅合金からなるバリア層１５と、そのバリア層１５に接して形成され、銅を主成分としてなる配線本体１６とを備え、バリア層１５は、添加元素と炭素と水素とを含む酸化物からなり、その添加元素の原子濃度が最大となる当該バリア層内の厚さ方向の位置で、炭素と水素の各原子濃度が極大となる。 （もっと読む）

【課題】信頼性の高い不揮発性半導体メモリを提供できる。
【解決手段】本発明の例に関わる不揮発性半導体メモリは、複数のメモリセルが配置されるメモリセルアレイ領域１００と、メモリセルアレイ領域１００の周囲を取り囲む周辺回路領域と、周辺回路領域とメモリセルアレイ領域１００との境界部分であるセルアレイ隣接領域１０５と、メモリセルアレイ領域１００内に層間絶縁膜を介して設けられる複数の第１導電線ＳＬと、セルアレイ隣接領域１０５内に層間絶縁膜を介して設けられる複数の第２導電線Ｍ２とを具備し、複数の第２導電線Ｍ２はその配線内にスリット５０が形成されていることを備える。 （もっと読む）

【課題】 渦巻き形状の薄膜誘導素子を備えたＣＳＰと呼ばれる半導体装置において、シリコン基板に発生する渦電流に起因する薄膜誘導素子の渦電流損を低減する。
【解決手段】 シリコン基板１と薄膜誘導素子９との間には低誘電率膜５が設けられている。これにより、シリコン基板１に発生する渦電流に起因する薄膜誘導素子９の渦電流損を低減することができる。 （もっと読む）

【課題】信号処理速度が速く、かつ、配線膜の信頼性が高い半導体装置を提供することである。
【解決手段】膜２に凹部３を形成する凹部形成工程を具備する半導体装置の製造方法において、
前記凹部形成工程の後、電磁波硬化性薬剤を該凹部の内面側に設ける電磁波硬化性薬剤在工程と、前記電磁波硬化性薬剤在工程の後、電磁波を照射して該電磁波硬化性薬剤を硬化させる硬化工程とを具備する。 （もっと読む）

【課題】本発明は、NiSi(ニッケルシリサイド)を有する半導体デバイスの製造プロセスにおいて、ドライプロセス後の残渣を効果的に除去することが可能な残渣除去液を提供する。
【解決手段】ニッケルシリサイド（NiSi）を含む半導体基板をドライエッチング及び／又はアッシングした後に存在する残渣の除去液であって、（ａ）pKaが10以上のアミンのフッ化物塩、及びフッ化テトラアルキルアンモニウムを含むテトラアルキルアンモニウム塩からなる群より選ばれる少なくとも1種、（ｂ）酸、及び（ｃ）水を含み、該（ａ）の濃度が１５重量％以上であり、ｐＨが６〜９である残渣除去液に関する。 （もっと読む）

【課題】低い誘電率と優れた機械強度を有し、面性が良好な絶縁膜を形成できる膜形成用組成物（塗布液）を提供すること。さらには該組成物を用いた電子デバイスを提供すること。
【解決手段】下記式（１）で表される置換スチレン誘導体の重合体を含有することを特徴とする膜形成用組成物。
（もっと読む）

【課題】 シリコン基板および該シリコン基板上に設けられた低誘電率膜と配線との積層構造からなる低誘電率膜配線積層構造部を備えた半導体装置において、低誘電率膜が剥離しにくいようにする。
【解決手段】 シリコン基板１の上面の周辺部を除く領域には低誘電率膜４と配線５との積層構造からなる低誘電率膜配線積層構造部３が設けられている。低誘電率膜配線積層構造部３の上面には第１のパッシベーション膜７が設けられている。そして、第１のパッシベーション膜７および低誘電率膜配線積層構造部３の側面は第２のパッシベーション膜９によって覆われている。これにより、低誘電率膜４が剥離しにくい構造となっている。 （もっと読む）

【課題】基板の凹凸を維持しながら、堆積技術よりも低コスト、かつ、高スループットでコンフォーマルな膜を成膜し、パターンを形成するパターン形成方法を提供すること。
【解決手段】凹凸を有した下地層上に、この下地層の凹凸に沿って触媒膜３を成膜する工程と、触媒膜３上に、流動性材料を塗布して塗布膜４を成膜する工程と、塗布膜４を触媒膜３に沿って反応させ、塗布膜４内に、溶剤に対して不溶な不溶化層５を形成する工程と、溶剤を用いて塗布膜４の未反応部分を除去し、不溶化層５を残す工程と、を具備する。 （もっと読む）

【課題】配線形成過程に起きる膜物性値変化を、再現性と簡便性とを両立して追跡できる技術を提供することである。
【解決手段】基板上に膜が順に複数積層されてなる複合膜における任意の膜Ｃ_ｋの比誘電率を求める方法であって、前記基板上に前記複合膜を設ける複合膜成膜工程と、前記基板上に前記任意の膜Ｃ_ｋ以外の膜を一つずつ設ける単一膜成膜工程と、前記複合膜成膜工程で得た複合膜の比誘電率ｋ（複合膜）を求める工程と、前記単一膜成膜工程で得た膜Ｃ_ｋ以外の単一膜の比誘電率ｋ（単一膜）を各々求める工程と、前記複合膜成膜工程で得た複合膜の厚さｄ（複合膜）を求める工程と、前記複合膜成膜工程で得た複合膜における各々の膜の厚さｄ（単一膜）を求める工程とを具備する。 （もっと読む）

【課題】半導体素子の性能劣化を引き起こすことなく、小型化が可能かつ高信頼性を有する安価なウエハレベルＣＳＰの半導体パッケージを提供する。
【解決手段】半導体パッケージ１００であって、半導体基板の第１の面に配置された電極パッド１０６と、前記半導体基板の第２の面から該電極パッドが露出するように、該電極パッド直下の該半導体基板内に開けられた貫通孔と、前記半導体基板の第２の面と該貫通孔の内側面とを覆い、前記電極パッドが露出するように配置された電気絶縁膜と、該電気絶縁膜を介して、前記貫通孔の内側面及び前記電極パッドの露出部を覆うように配置され、該電極パッドと電気的に接続された金属薄膜からなる貫通電極１０８と、該貫通電極と前記半導体基板の第２の面１０１ｂに設けられた外部配線領域とを接続するために貫通電極から延長された外部配線１０９と、該外部配線領域に外部端子と接続するための接続部１１１と、を有する。 （もっと読む）