【課題】寄生バイポーラトランジスタのゲインを低下することにより、誤動作や動作特性の変動が少ない半導体装置及びその製造方法を得る。
【解決手段】シリコン層３の上面上には、シリコン酸化膜６が部分的に形成されている。シリコン酸化膜６上には、ポリシリコンから成るゲート電極７が部分的に形成されている。ゲート電極７の下方に存在する部分のシリコン酸化膜６は、ゲート絶縁膜として機能する。ゲート電極７の側面には、シリコン酸化膜８を挟んで、シリコン窒化膜９が形成されている。シリコン酸化膜８及びシリコン窒化膜９は、シリコン酸化膜６上に形成されている。ゲート長方向に関するシリコン酸化膜８の幅Ｗ１は、シリコン酸化膜６の膜厚Ｔ１よりも大きい。 （もっと読む）

【課題】 ＭＯＳＦＥＴのゲート電極を基板の周囲において引き出すゲート引き出し配線の引き出し部は、素子領域内と同等の効率で機能するＭＯＳＦＥＴのトランジスタセルＣを配置することができない非動作領域となる。つまり、ゲート引き出し配線を、例えばチップの４辺に沿って配置すると、非動作領域が増加し、素子領域の面積拡大や、チップ面積の縮小に限界があった。
【解決手段】 ゲート引き出し配線と、ゲート引き出し配線と保護ダイオードとを接続する導電体とを、チップの同一辺に沿って曲折しない一直線状に配置する。又これらの上に重畳して延在し、これらと保護ダイオードを接続する第１ゲート電極層の曲折部を１以下とする。更に保護ダイオードを導電体またはゲート引き出し配線と隣接して配置し、保護ダイオードの一部をゲートパッド部に近接して配置する。 （もっと読む）

【課題】 層間絶縁膜を挟んでゲート電極と容量電極が対向してできる容量の占有面積を小さくする。
【解決手段】 チャネル領域上の層間絶縁膜が周囲よりも膜厚が薄く、その部分で容量電極がゲート電極と対向して容量を形成している半導体装置。 （もっと読む）

【課題】異常な過電圧から内部回路を確実に保護することができる過電圧保護回路を提供する。
【解決手段】過電圧保護回路２Ａは、整流素子Ｄ１０と、互いに並列に接続された第１段から第ｎ段（ｎは２以上の整数）のスイッチング素子ＮＭ_１〜ＮＭ_ｎとを備える。スイッチング素子ＮＭ_１〜ＮＭ_ｎは、整流素子Ｄ１０の出力端からの出力電圧が印加される第１から第ｎの制御端をそれぞれ有する。また、スイッチング素子ＮＭ_１〜ＮＭ_ｎの各々は、第１端子３及び第２端子４にそれぞれ接続された被制御端を有する。整流素子Ｄ１０は、第１端子３から過電圧が入力されたとき、スイッチング素子ＮＭ_１〜ＮＭ_ｎをオン状態にする制御電圧を出力する。 （もっと読む）

【課題】半導体チップに部分的に大きな電流が流れるのを抑制する技術を提供することを目的とする。
【解決手段】半導体装置は、ゲート電極５を有する半導体チップ１と、半導体チップ１の表面に設けられ、当該表面にかかる応力を検出する応力検出用素子７とを備える。そして、半導体装置は、応力検出用素子７で検出された応力に基づいて、ゲート電極５に印加される制御信号を制御する。また、平面視において半導体チップ１の中央部にかかる応力を検出する応力検出用素子７が、第１応力検出用素子７−１として設けられ、平面視において半導体チップ１の外周部にかかる応力を検出する応力検出用素子７が、第２応力検出用素子７−２として設けられることが好ましい。 （もっと読む）

【課題】正確にメインセルに流れる電流を検出することができると共に、電流検出の直線性を向上させられ、高い電圧が用いられる場合でもその影響を受け難い半導体装置を提供する。
【解決手段】センスセルの両側にメインセルを配置し、センスセルのエミッタがメインセルのエミッタに挟まれた構造にする。これにより、センスセルのエミッタに流れる電流密度とセンスセルのエミッタに流れる電流密度とを近づけることができ、ミラー比がメインセルとセンスセルそれぞれのエミッタの長手方向における長さの比に近くなる。また、センスセルのエミッタに流れる電流密度とセンスセルのエミッタに流れる電流密度とを近づけられるため、スイッチング時や大電流が流れる時に流れる単位面積当たりの電流量がメインセル側と比較してセンスセル側において大きくなることを抑制できる。このため、電流の偏りを抑制することができ、破壊耐量を向上させることができる。 （もっと読む）

【課題】被測定素子の配置密度を高めることが可能な半導体装置を提供する。
【解決手段】異なる層に設けられた列配線Ｍ１および行配線Ｍ２からなる単位アレイ配線２１と、異なる層に設けられた列配線Ｍ３および行配線Ｍ４からなる単位アレイ配線２２とを、互いに異なる層に設ける。複数の単位アレイ配線２１，２２には、それぞれ、複数の被測定素子１１，１２のいずれか一つを接続する。複数の単位アレイ配線２１，２２どうしを部分的に重ね合わせて（オーバーラップさせて）配置することにより、被測定素子１１，１２の配置密度を高めることが可能となる。 （もっと読む）

【課題】一つのＴＥＧで複数方向の位置ずれを検出できるようにする。
【解決手段】この半導体装置は、ＴＥＧ３００を有している。ＴＥＧ３００は、プラグ及び配線のいずれか一方である第１要素と、プラグ及び配線の他方である第２要素を有している。第２要素は、互いに異なる方向から第１要素に面しており、第１要素から離間している。本実施形態において、第１要素はプラグ３２０であり、第２要素は配線３３０である。プラグ３２０は、コンタクトであってもよいし、ビアであってもよい。またプラグ３２０は、配線３３０の上に位置していてもよいし、下に位置していてもよい。 （もっと読む）

【課題】 温度検出素子を備えた半導体装置において、温度検出素子が半導体素子の発熱を検出する時間を短縮する。
【解決手段】Ｐ型領域とＮ型領域を有する温度検出素子を備えた半導体装置を提供する。この半導体装置の温度検出素子のＰ型領域は、Ｐ型コンタクト部と、Ｐ型コンタクト部から第１方向に延びるＰ型接合部とを有しており、Ｎ型領域は、Ｎ型コンタクト部と、Ｎ型コンタクト部からＰ型接合部に沿って第１方向と逆方向に延びると共にＰ型接合部と接合しているＮ型接合部とを有するＮ型領域とを有している。Ｐ型接合部の第１方向に直交する第２方向の幅は、Ｐ型コンタクト部の第２方向の幅よりも狭く、Ｎ型接合部の第２方向の幅は、Ｎ型コンタクト部の第２方向の幅よりも狭い。 （もっと読む）

【課題】段間の整合状態を観測して整合回路の調整を行うことのできる高周波半導体モジュールを提供する。
【解決手段】複数の半導体増幅素子７、８を直列に接続して増幅を行う多段型の高周波半導体モジュールであって、パッケージ３内に配置される回路基板４、５，６に、半導体増幅素子７、８間の段間における高周波信号をモニタするためのモニタ回路を具備する。 （もっと読む）

【課題】高誘電率の絶縁膜を有するｎチャネル型トランジスタやｐチャネル型トランジスタを有する半導体装置の製造方法において、ｎチャネル型トランジスタのゲート絶縁膜の側面への異物の付着を抑制する。
【解決手段】半導体基板の主表面上の、ｐ型不純物領域ＰＷＬに機能用ｎチャネル型トランジスタが、ｎ型不純物領域ＮＷＬに機能用ｐチャネル型トランジスタが形成される。ｐ型不純物領域ＰＷＬの、平面視における機能用ｎチャネル型トランジスタ以外の領域に形成される複数の第１の周辺用トランジスタは、周辺用ｎ型ゲート構造体と周辺用ｐ型ゲート構造体とが混在するように形成される。 （もっと読む）

【課題】内部電源と、該内部電源に電源を供給する補償容量部を有する半導体装置では、コンデンサの容量値が配置場所で変化するため、容量値の見積もりが煩雑になるという問題を解決する。
【解決手段】内部電源と、該内部電源に電源を供給する補償容量部を有する半導体装置の補償容量部のレイアウト配置の際に、補償容量部を構成する領域に拡散層の矩形領域を配置する。また、該拡散層の矩形領域の各辺に対し、各辺の中心が直行する箇所に矩形開口部を設ける。また、該拡散層の矩形領域の中心線近傍に沿ってゲート電極を直行するように形成する。また、該拡散層の該矩形領域の四隅に上層の金属層と接続するためのコンタクトを形成する。また、該ゲート電極と該拡散層の矩形開口部の重なる箇所にゲート電極と上層の金属層を接続するコンタクトを形成する。また、該ゲート電極が直行する箇所で容量を形成する。また、補償容量の単位セルを構成する。 （もっと読む）

【課題】ヒューズ（ＦＵＳＥ）を備えた半導体装置の信頼性を向上する。
【解決手段】半導体基板１１の主面上に形成にされた多層配線を構成する層Ｍ１〜Ｍ６のうちの層Ｍ４に設けられた電気溶断型の救済用のヒューズ４ａおよび試験用のヒューズ４ｂと、ヒューズ４ａの近傍であって層Ｍ２および層Ｍ６に設けられた一対の導電板１０ａと、ヒューズ４ｂの近傍であって層Ｍ３および層Ｍ５に設けられた一対の導電板１０ｂとから構成する。ヒューズ４ｂと導電板１０ｂとの間が、ヒューズ４ａと導電板１０ａとの間より近いものとする。 （もっと読む）

【課題】ＥＳＤ保護回路の配線部の寄生容量を低減する。
【解決手段】一つの実施形態によれば、ＥＳＤ保護回路は、複数のダイオードから構成されるＥＳＤ保護ダイオード、第一の空隙部、及び第二の空隙部が設けられる。ＥＳＤ保護ダイオードは、信号線と低電位側電源の間に設けられ、信号線に印加される静電気が入力される。第一の空隙部は、信号線と複数のダイオードの少なくともいずれか１つを接続する第一の配線と複数のダイオードが形成される半導体基板の間に設けられる。第二の空隙部は、複数のダイオードの間を接続する第二の配線と半導体基板の間に設けられる。 （もっと読む）

【課題】安定した特性のヒューズ素子を有する半導体装置を提供する。
【解決手段】半導体装置１００は、基板１０と、基板１０の上方に形成され、空洞部２０を画成する被覆構造体３０と、空洞部２０に収容されたヒューズ素子４０ａ，４０ｂ，４０ｃと、を含み、被覆構造体３０は、導電層を有し、ヒューズ素子４０ａ，４０ｂ，４０ｃの材質は、導電層の材質と同じである。 （もっと読む）

【課題】裏面ＦＩＢ加工における場所特定を容易にする。
【解決手段】半導体装置は、第１方向および前記第１方向に直交する第２方向の平面内に広がる第１導電型の半導体基板６０の表面上に形成された回路部６５と、前記半導体基板内の表面側に形成され、前記回路部を構成し、素子として機能する、前記第１導電型と異なる第２導電型の複数のウェル６１と、前記半導体基板内の表面側に形成され、前記回路部を構成せず、素子として機能しない、前記第２導電型の複数のダミーウェル６２と、を具備する。 （もっと読む）

【課題】半導体装置を高集積化する。
【解決手段】本実施形態の半導体装置は、絶縁体内に設けられ、半導体集積回路を含んでいる半導体基板７０と、絶縁体の開口部ＰＯＰを介してその上面が露出するパッド９０と、パッド９０下方において半導体基板７０のキャパシタ領域９１内に設けられる複数のキャパシタ１と、を具備し、キャパシタ１は、所定の被覆率を満たすように、パッド９０下方のキャパシタ領域９１内に設けられ、キャパシタ１の２つの電極にそれぞれ接続されるコンタクト１８Ａ，１８Ｇは、開口部ＰＯＰと上下に重ならない位置に設けられている。 （もっと読む）

【課題】ＳｉＧｅ装置を取り囲んで、ＳｉＧｅのエピタキシャル成長時にマイクロローディング効果を軽減できるように特別に設計されたＳｉＧｅ埋め込みダミーパターンを備えた改良されたＳｉＧｅ装置を提供する。
【解決手段】マイクロローディング効果を軽減するためのダミーパターンを備えた半導体装置は、内部領域２００と外部領域４００の間に中間環状領域３００が設けられた半導体基板１と、基板上、内部領域２００に設けられたＳｉＧｅ装置１００と、基板上、中間環状領域３００に設けられた複数のダミーパターン２０とを含む。複数のダミーパターン２０のうち少なくとも１つがＳｉＧｅを含む。 （もっと読む）

【課題】送信端子および受信端子に求められる特性を考慮して設計されたＦＥＴを有する高周波半導体スイッチを提供する。
【解決手段】高周波半導体スイッチ１０は、複数の電界効果型トランジスタ５０を有する。複数の電界効果型トランジスタ５０は、それぞれ、基板１００に間隔を置いて形成されたソース領域１３０およびドレイン領域１４０と、当該間隔上であって基板１００上に形成されたゲート１６０と、基板１００上に形成されソース領域に接続されるソースコンタクト１７２と、基板１００上に形成されドレイン領域１４０に接続されるドレインコンタクト１８２とを含む。受信端子側に接続される受信端子側トランジスタ５０ａのソースコンタクト１７２およびドレインコンタクト１８２間の距離Ｌｒは、送信端子側に接続される送信端子側トランジスタ５０ｃのソースコンタクト１７２およびドレインコンタクト１８２間の距離Ｌｔよりも長い。 （もっと読む）

【課題】本発明の実施形態は、高パワーの高周波信号に対する耐圧を維持しながら小型化が可能な半導体装置を提供する。
【解決手段】実施形態に係る半導体装置は、絶縁膜の上の半導体層に設けられたＦＥＴを含むスイッチ回路を有する半導体装置であって、前記ＦＥＴのソース領域とドレイン領域との間に、前記ソース領域から前記ドレイン領域に向かう方向に並んで設けられた第１のゲート電極および第２のゲート電極と、前記第１のゲート電極と前記第２のゲート電極との間の中間領域に電気的に接続された制御端子と、を備える。前記ＦＥＴは、前記第１のゲート電極および前記第２のゲート電極に供給されるゲート電圧によりＯＮ／ＯＦＦ制御され、前記ＦＥＴがＯＮ状態にある時、前記制御端子をアース電位とし、前記ＦＥＴがＯＦＦ状態にある時、前記制御端子を正電位または負電位とする。 （もっと読む）