【課題】ＥＳＤ保護回路の面積を増大させることなく、サージに対する耐性に優れた半導体集積回路を実現する。
【解決手段】半導体集積回路は、互いに隣接する入出力セル１及び入出力セル２間には、アノードが入出力端子３に接続され、且つ、カソードが入出力端子７に接続されたサイリスタ１３と、カソードが入出力端子３に接続され、且つ、アノードが入出力端子７に接続されたサイリスタ１４とが構成されている。 （もっと読む）

【課題】ボンディングワイヤのループインダクタンスを低減した半導体パッケージを提供する。
【解決手段】所定の方向に交互に配置された信号用パッドおよび補助パッドのそれぞれが複数設けられた半導体装置と、信号用ボンドフィンガー、電源電圧用ボンドフィンガーおよび接地電位用ボンドフィンガーのそれぞれが複数設けられたパッケージ基板と、を有する。複数の信号用パッドのそれぞれが複数の信号用ボンドフィンガーのそれぞれと第１のワイヤを介して接続され、複数の電源電圧用ボンドフィンガーおよび複数の接地電位用ボンドフィンガーのそれぞれが複数の補助パッドのそれぞれと第２のワイヤを介して接続されている。第１のワイヤが、電源電圧用ボンドフィンガーに接続された第２のワイヤと接地電位用ボンドフィンガーに接続された第２のワイヤとの間に配置されている。 （もっと読む）

【課題】様々なオン抵抗の素子を容易に製造することができる半導体装置、半導体集合部材及び半導体装置の製造方法を提供する。
【解決手段】実施形態に係る半導体装置は、素子部と、第１の電極部と、第２の電極部と、延出部と、を備える。素子部は、基板に設けられる。第１の電極部は、素子部の上に設けられ、素子部と導通する。第２の電極部は、素子部の上において第１の電極部と離間して設けられ、素子部と導通する。延出部は、素子部の上に設けられ、第１の電極部及び第２の電極部の周縁部から基板の周縁部に向けて延出して設けられる。 （もっと読む）

【課題】異なる電位に対応する複数の外部電源配線間に間隔部分を有する半導体装置に対して，所定電源ピン数のテスタにより短絡試験を行う場合において，より多くの半導体装置の短絡試験を同時に行うことができる半導体装置を提供する。
【解決手段】半導体装置は，コア回路と，該コア回路の周囲に配置され且つコア回路と外部装置間の信号を入出力する複数の入出力回路と，複数の入出力回路のうちの第一の入出力回路グループに第一の電位の電源を供給する第一の電源配線と，複数の入出力回路のうちの第二の入出力回路グループに第二の電位の電源を供給し且つ第一の電源配線と間隔をあけて直列に延びる第二の電源配線と，第三の電位の電源を供給する第三の電源配線とを備え，第三の電源配線から延びる配線パターンが，第一の電源配線と第二の電源配線間の間隔部分に設けられる。 （もっと読む）

【課題】 ウエハ内にテスト専用チップを設けることなく、一度に測定できるチップ数を増加させてテスト時間の短縮化を図る。
【解決手段】 複数の半導体チップ１１が形成された半導体ウエハ１０と、複数の半導体チップ１１の各々に形成された複数のボンディングパッド１２と、複数のボンディングパッド１２の各々に設けられた双方向バッファ２０と、複数の半導体チップ１１の双方向バッファ２０を共通に接続する共通バス２１を有する半導体装置のテスト方法である。複数の半導体チップの中からベース半導体チップ１３を予め選択し、ベース半導体チップ１３のボンディングパッド１２にプローブ針を接触させ、複数の半導体チップ１１に対して共通バス２１を介して信号を供給し、複数の半導体チップ１１の電気的特性を測定する。 （もっと読む）

【課題】 カップリングノイズを低減すること。
【解決手段】 半導体装置は、第１の回路と、第２の回路と、第１の配線と、一対のシールド線とを含む。第１の回路は、所定電圧を発生する電圧発生回路を含み、所定電圧を出力端に出力する。第１の配線は、第１の回路の出力端を第２の回路の入力端に結線する。一対のシールド線は、第１の配線を挟むように配置され、一方には電圧発生回路および第２の回路の少なくとも一方を駆動する電源電位が供給され、他方には電圧発生回路および第２の回路の少なくとも一方を駆動する接地電位が供給される。 （もっと読む）

【課題】出力バッファのスイッチングに伴う電源ノイズがストローブ出力バッファに伝搬することを防止する。
【解決手段】データ信号ＤＱ０を出力するデータ出力バッファＯＢ０と、データ出力バッファＯＢ０に電源電位ＶＤＤＱを供給する電源パッド１１０ｖ１と、電源パッド１１０ｖ１に接続される電源配線１２０ｖ１と、ストローブ信号ＤＱＳを出力するストローブ出力バッファＯＢｄｑｓと、ストローブ出力バッファＯＢｄｑｓに電源電位ＶＤＤＱを供給する電源パッド１１０ｖ２とを有し、電源配線１２０ｖ１と電源パッド１１０ｖ２は、互いに電気的に独立している。これにより、データ出力バッファＯＢ０のスイッチングに伴う電源ノイズがストローブ出力バッファＯＢｄｑｓに伝搬しないことから、ストローブ信号ＤＱＳの信号品質を高めることが可能となる。 （もっと読む）

【課題】内部回路の動作時における電源ノイズの影響を抑え、少ピン化および小面積化を実現する半導体装置を提供することである。
【解決手段】第１の内部回路１０２に対する電源線ＰＬ１と第２の内部回路１０４に対する電源線ＰＬ２とは共通のピン端子３０ａに接続され、第１の内部回路１０２に対する接地線ＳＬ１と第２の内部回路１０４に対する接地線ＳＬ２とは共通のピン端子３０ｂに接続される。第１の内部回路１０２の動作時に電源線ＰＬ１上に発生した電源ノイズは、電源線ＰＬ１に介挿され、ゲートが接地線ＳＬ１に接続されたＰチャネルＭＯＳトランジスタＰ１および電源線ＰＬ１および接地線ＳＬ１の間に設けられたキャパシタＣ１により吸収される。接地線ＳＬ１上に発生した電源ノイズは、接地線ＳＬ１に介挿され、ゲートが電源線ＰＬ１に接続されたＮチャネルＭＯＳトランジスタＮ１およびキャパシタＣ１により吸収される。 （もっと読む）

【課題】信号配線リソースを確保しながら、チップ中心部のＩＲドロップを少なくすることのできる半導体集積回路および電源配線方法を提供する。
【解決手段】実施形態の半導体集積回路は、チップ内に等間隔で配線される下層電源配線１と直交する方向に所定の間隔で配線される上層電源配線が、下層電源配線との接続用のビア３が配線中央部にのみ配置された上層電源配線２Ａと、配線中央部を除く領域に上層電源配線２Ａへの配置個数よりも多数のビア３が配置された上層電源配線２Ｂとの対により構成され、上層電源配線２Ａの上層電源配線２Ｂに対する配線幅の比が、配線中央部を除く領域では、上層電源配線２Ａの上層電源配線２Ｂに対する供給電流比の逆数であり、配線中央部では、供給電流比の逆数よりも大きい。 （もっと読む）

【課題】外部電源電圧を降圧するレギュレータを内蔵することによるチップ面積の増大を抑え且つ降圧電圧の安定化を実現できる半導体集積回路を提供する。
【解決手段】外部電源電圧（Ｖｅｘｔ）よりも低い内部電源電圧（Ｖｉｎｔ）で動作する内部回路を持つ半導体集積回路において、内部電源電圧を生成するレギュレータ（１５０〜１５７）を、バッファ及び保護素子を配置するための第２の領域（２）に配置することにより、降圧電源回路のオンチップ化による面積オーバヘッドを低減する。降圧電圧を伝達するループ状の電源幹線（Ｌ２０）を用い、電源幹線に外付け安定化容量を接続するための電極パッドを設ける等により、低消費電力を更に促進する。 （もっと読む）

【課題】入力回路ブロックの入力配線と出力回路ブロックの出力配線を短くする。
【解決手段】半導体集積回路装置３０において、入力回路ブロック３２用の外部接続用電極Ｐ２及びＰ３は、入力回路ブロック３２と出力回路ブロック３３との間に複数配置されており、出力回路ブロック３３用の外部接続用電極Ｐ１及びＰ４は、出力回路ブロック３３とリード電極３４及び３５との間に複数配置されており、金属細線Ｗｂ１及びＷｂ２を介して外部接続用電極Ｐ１及びＰ２に接続されるリード電極３４と、金属細線Ｗｂ３及びＷｂ４を介して外部接続用電極Ｐ３及びＰ４に接続されるリード電極３５は、いずれも、入力回路ブロック３２、外部接続用電極Ｐ２及びＰ３、出力回路ブロック３３、外部接続用電極Ｐ１及びＰ４、リード電極３４及び３５の順に配置された方向と平行する方向に複数配置されている。 （もっと読む）

【課題】電流検出精度が低下することを抑制することができる半導体装置を提供する。
【解決手段】メインＴｒ２のゲート電極およびセンスＴｒのゲート電極をゲート電圧を印加する共通のゲート端子と接続する。そして、センスＴｒ３にはゲート端子からそのままゲート電位が印加されると共に、メインＴｒ２にはセンスＴｒ３に印加されるゲート電位が第１、第２抵抗３１、３２によって抵抗分割された電位が印加され、メインＴｒ２のゲート−ソース間電圧と、センスＴｒ３のゲート−ソース間電圧とが等しくなるようにする。 （もっと読む）

【課題】アナログオプション回路を備えた半導体集積回路（Ａ／Ｄ変換）を構成する抵抗を、簡便かつ大面積を専有されることなく作成する製造方法、及びその製造方法により作成されるＡＤ変換回路を提供する。
【解決手段】高電源の電圧と低電源の電圧との間に直列に接続された複数個の抵抗からなるストリング抵抗を備えた基準電圧発生部と、入力アナログ電圧値と前記抵抗間の接続点の分圧電圧値とを比較する電圧比較部とを含むＡ／Ｄ変換回路において、
前記抵抗が有機材料で形成されていることを特徴とする。 （もっと読む）

【課題】寄生容量が回避できないＳｉ半導体基板上に集積回路と一緒に製造するオンチップアンテナにおいて、その周波数特性をウエハプロセス製造工程後に自在に所望値へ制御する。
【解決手段】Ｓｉ半導体基板に対して第１のプロセスで形成される集積回路部及びアンテナ部を備える半導体装置において、該アンテナ部の周波数特性を調整する方法であって、アンテナ部と集積回路部との間に非連続的な複数の導線パターンを前記第１のプロセスにおいて形成し、第１のプロセスの終了後に、複数の導線パターンの一部又は全部を選択して、選択した前記導線パターンが直列的となるようにボンディングワイヤを懸架する。 （もっと読む）

【課題】入出力端子と半導体スイッチとの間を接続する配線同士が交差する箇所が発生しても、端子間のアイソレーション特性を向上させつつ、サイズ及びコストを抑制可能な半導体装置を提供する。
【解決手段】半導体スイッチ回路（２０）は、複数の入力端子（３１，３２）のうち任意の入力端子を配線層（５１）又は再配線層（２５１）を介して複数の出力端子（４１〜４４）のうち任意の出力端子と接続させるように構成される。複数の入力端子及び複数の出力端子のうち、ある端子と半導体スイッチ回路との間を接続する配線と、他の端子と半導体スイッチ回路との間を接続する配線とが交差している箇所において、交差する配線のうち、一方の配線を配線層とし、他方の配線を再配線層とする。 （もっと読む）

【課題】シリコン以外の半導体で形成される半導体素子で使用可能なＴＥＧを有する半導体装置およびその製造方法を提供する。
【解決手段】ＳＢＤ部２ａと、ＳＢＤ部２ａの電気特性を測定するためのＴＥＧ部３ａと、を備えた半導体装置１ａであって、ＳＢＤ部２ａは、ｎ型のＳｉＣドリフト層８と、ＳｉＣドリフト層８上に、ＳｉＣドリフト層８の表面９と接触して形成された第１のショットキー電極１３と、を有し、ＴＥＧ部３ａは、ＳｉＣドリフト層８の表面９を含む箇所に形成されたｐ型のイオン注入層１８ａと、ＳｉＣドリフト層８上に、ＳｉＣドリフト層８の表面９と接触して形成された第２のショットキー電極２１ａと、第２のショットキー電極２１ａと電気的に接続され、ＳｉＣドリフト層８とは接触しないようにイオン注入層１８ａ上に形成された電極パッド２２と、を有する （もっと読む）

【課題】テストコストを増大させることなく、オープン不良を検出することができる半導体装置、これを試験するための半導体テスタおよびこの半導体テスタを用いた半導体テストシステムを実現する。
【解決手段】内部回路の出力ピンと電気的に接続された複数のパッドを有する半導体装置において、一端が共通電位に接続され、他端がパッドに接続された第１のスイッチ回路と、内部回路の出力ピンとパッドの間に設けられ、第１のスイッチ回路が接続されたパッドと試験時に半導体テスタのテスタピンが接続されるパッドとを電気的に接続するマルチプレクサとを備える。 （もっと読む）

【課題】バイパスキャパシタは、半導体基板上に形成される半導体装置と一体化されて形成されているが、半導体装置の製造工程が複雑になると言う欠点がある。
【解決手段】バイパスキャパシタをシート状にモジュール化して、半導体装置に対して外付けできるように構成されたバイパスキャパシタモジュールが得られる。 （もっと読む）

【課題】モータ制御用半導体装置に対するコンタクト用ピンからの影響を低減する
【解決手段】ホール素子１０２からの出力のオフセット電圧を取り除くオフセットキャンセル回路１０４に含まれるオシレータ回路１２と、オフセットキャンセル回路１０４からの出力信号を受けて、当該出力信号と基準信号とを比較して比較信号を生成して出力するコンパレータ回路１０６と、モータを駆動するための駆動信号を生成して出力する出力回路１１０と、モータの制御に関係しないテスト回路１１２と、を有し、オシレータ回路１２の回路パターン上、コンパレータ回路１０６の回路パターン上、及び、テスト回路１１２の回路パターン上のいずれか１つに重なるようにパルス幅変調信号の入出力パッドＰ１を形成する。 （もっと読む）

【課題】プローブ跡を除去でき、かつ、製造コストが増加することを抑制できる半導体装置及び半導体装置の製造方法を提供する。
【解決手段】この半導体装置は、回路が形成された基板１００と、この基板１００上に形成され、表面に保護絶縁膜３００が形成された多層配線層と、この多層配線層の最上層の配線層に位置し、上記回路に接続し、かつ、表面が保護絶縁膜と略同一面となっている電極パッド２００と、を備える。また、このような半導体装置の製造方法は、回路が形成された基板１００上に、この回路に接続し、かつ、保護絶縁膜３００から突出した突出部２０１を有する電極パッド２００を形成する工程と、プローブ端子５００を電極パッド２００に接触させることにより、回路の動作テストを行う工程と、突出部２０１の少なくとも表面を研磨する工程と、有する。 （もっと読む）