周波数特性の調整方法、半導体装置の製造方法及び半導体装置
【課題】寄生容量が回避できないＳｉ半導体基板上に集積回路と一緒に製造するオンチップアンテナにおいて、その周波数特性をウエハプロセス製造工程後に自在に所望値へ制御する。
【解決手段】Ｓｉ半導体基板に対して第１のプロセスで形成される集積回路部及びアンテナ部を備える半導体装置において、該アンテナ部の周波数特性を調整する方法であって、アンテナ部と集積回路部との間に非連続的な複数の導線パターンを前記第１のプロセスにおいて形成し、第１のプロセスの終了後に、複数の導線パターンの一部又は全部を選択して、選択した前記導線パターンが直列的となるようにボンディングワイヤを懸架する。
【解決手段】Ｓｉ半導体基板に対して第１のプロセスで形成される集積回路部及びアンテナ部を備える半導体装置において、該アンテナ部の周波数特性を調整する方法であって、アンテナ部と集積回路部との間に非連続的な複数の導線パターンを前記第１のプロセスにおいて形成し、第１のプロセスの終了後に、複数の導線パターンの一部又は全部を選択して、選択した前記導線パターンが直列的となるようにボンディングワイヤを懸架する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はSi（シリコン）半導体基板上に集積回路部と同時につくり込まれるアンテナ部の周波数特性を調整する方法に関する。
更に詳しくは、この発明はＣＭＯＳ-ＬＳＩ（Complementary Metal Oxide Semiconductor-Large Scale Integrated Circuit）チップと集積化する超小型オンチップアンテナの半導体装置の設計・製造方法に関し、特にアンテナチップ製造後にアンテナチップに隣接したウエハ上の所望位置にワイヤボンディング法で製作したインダクタの本数を制御することで、アンテナ特性、特に周波数特性を所望値に制御できるオンチップ・チューナブルアンテナを提供するものである。
【背景技術】
【０００２】
従来のユビキタス・センサネットワークは外付けアンテナを用いて、センサノード同士の通信を行っている。このため、センサノードのパッケージが大きくなり、人間の生体情報をワイヤレスでやり取りを行うのは大変困難な状態になっている。特にセンサノードを人体に装着する際には、被装着者に違和感を与えないことが求められており、アンテナを含めた超小型ユビキタス・センサノードのシステムならびにオンチップ・チューナブルアンテナの要求が強くなってきている。
【０００３】
従来、該ＣＭＯＳ-ＬＳＩ上に形成するオンチップアンテナは、設計時にシミュレータ等を用いて特性値の解析や予測を行い、使用周波数領域において効率のよい送信動作や受信動作するように設計を行おうとするが、発生する寄生容量などの寄生成分（L,C,R）が複雑であり、評価・解明できないところもある。このため、寄生成分を含めた正確な設計に基づいたアンテナ特性が得られないのが現状である。
【０００４】
特に、各半導体メーカーのＬＳＩ製造プロセスによって、基板及び多層配線などによるアンテナの寄生容量が異なって、設計したオンチップアンテナの周波数特性がずれてしまうという問題点の改善が困難な状態にある。例えば、設計したオンチップアンテナはある半導体メーカーで周波数特性が出たが、別の半導体メーカーの製造プロセスで製作するとまた違う周波数特性が出てくるという予測・制御できない状態になっている。そのため、異なる半導体メーカーで製作後にもオンチップアンテナの周波数特性を制御できる技術の要求が強く高まってきている。
【０００５】
特許文献１は、線路の電気長が１波長であるマイクロストリップ線路リング共振器を備えた動作周波数の調整可能なアンテナであって、以下の構成になっている。すなわち、高周波信号の入力端子が、該線路上の中心（電気長で半波長の位置）に設けられ、その入力端子から電気長で半波長の位置にある該線路上の点に半導体増幅素子の入力伝送線路が接続され、他方の線路上１／４波長の点には、所定の特性インピーダンスのスタブ部が設けられ、更に該スタブ部に可変キャパシタを接続され、該キャパシタの容量を調整することによって、チューナブルアンテナとして公開された。
【０００６】
特許文献２は、プリント配線基板上にマトリックス状に配置されたボンディングパッドが形成され、該マトリックス状パッド間を接続して一つの方向の配線パターンを形成するパターン辺と、該パターン辺と隣り合う配線パターンを構成する任意のボンディングパッド同士を結線すするボンディングワイヤを備えている。つまり、特許文献２はオンチップ・チューナブルアンテナではなく、「インダクタ素子のインダクタンス」の値を調節できる点に特徴がある。
【０００７】
非特許文献１および非特許文献２で公開されたのは、VCO（Voltage Controlled Oscillator）の電圧制御発振回路とオンチップアンテナとのインピーダンス整合回路として、ワイヤボンディング法を用いて「インピーダンスマッチング用インダクタ」を形成したものである。
なお、非特許文献の技術では、オンチップアンテナのLC共振器の終端は物理的かつDC（Direct Current:直流）的にアース接続されていない（終端が解放状態）。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００７−１４２９７７号公報
【特許文献２】特開２００２−７５７３５ 号公報
【非特許文献】
【０００９】
【非特許文献１】Jong-Wan Kim, Hidekuni Takao, Kazuaki Sawada, Makoto Ishida, “Development of an Integrated Inductor for Impedance Matching on the Fully Integrated Silicon Smart Microsensors”, IEICE Technical Report ED2007-119, SDM2007-124(2007-6), PP. 293〜296
【非特許文献２】Jong-Wan Kim, Hidekuni Takao, Kazuaki Sawada, Makoto Ishida, "Integrated Inductors for RF Transmitters in CMOS/MEMS Smart Microsensor Systems", Sensors, Volume7, Issue 8, PP.1387-1398(2007)
【発明の概要】
【発明が解決しようとする課題】
【００１０】
アンテナをシリコンの半導体基板上に製作すると、寄生容量などの発生が回避できないし、またその寄生容量の正確な評価・見積もりも難しいことなどから、所望なアンテナ特性、特に周波数特性を有するアンテナの設計・製作が困難な状況にある。実際に、同じ構成のオンチップアンテナでも違う半導体メーカーのＬＳＩ製造プロセスで製作すると、基板と多層配線などで発生する寄生容量により、周波数特性がずれてしまうという問題点が出てくることである。
【課題を解決するための手段】
【００１１】
本発明者らは上記課題を解決すべく鋭意検討を重ねてきた結果、下記構成の本件発明に想到した。
即ち、この発明の第１の局面は次のように規定される。
Ｓｉ半導体基板に対して第１のプロセスで形成される集積回路部及びアンテナ部を備える半導体装置において、該アンテナ部の周波数特性を調整する方法であって、
前記アンテナ部と前記集積回路部との間に非連続的な複数の導線パターンを前記第１のプロセスにおいて形成し、
前記第１のプロセスの終了後に、前記複数の導線パターンの一部又は全部を選択して、選択した前記導線パターンが直列的となるようにボンディングワイヤを懸架する周波数特性の調整方法。
【００１２】
このように規定される第１の局面の周波数特性の調整方法によれば、複数の導線パターンの一部又は全部を選択してそれらをボンディングワイヤで連結することによりループ状のインダクタが形成される。導線パターンの選択数を調整することによりインダクタのインダクタンスの大きさを制御可能となる。即ち、Ｓｉ基板上に集積回路部と同一プロセス（第１のプロセス）において作り込まれたアンテナ部は寄生容量等の影響によってその周波数特性が不定となりやすい。そこで、第１のプロセス終了後に、形成されたアンテナ部の周波数特性を検査し、そのアンテナ部の周波数特性が目的とする仕様から外れていたときには、インダクタンスの大きさの調整可能なインダクタを接続することにより、アンテナ部の周波数特性を調整する。
ここに、インダクタンスの大きさをボンディングワイヤの懸架若しくは非懸架により制御できるので、その制御は簡易かつ安価に行える。
【００１３】
この発明の第２の局面は次のように規定される。即ち、
Ｓｉ半導体基板へ集積回路部とアンテナ部とを形成する第1のプロセスであって、前記集積回路部と前記アンテナ部との間に非連続的な複数の導線パターンを形成するステップを含む第1のプロセスと、
該第1のプロセス終了後に、前記複数の導線パターンの一部又は全部を選択して、選択した前記導線パターンが直列的になるようにボンディングワイヤを懸架する第２のプロセスと、を含む半導体装置の製造方法。
このように規定される第２の局面の製造方法によれば、ボンディングワイヤの懸架という比較的安価かつ汎用的な方法によりアンテナ部の周波数特性を調整可能となる。
【００１４】
この発明の第３の局面は第２の局面で規定の製造方法により得られた半導体装置を規定したものである。即ち、
Ｓｉ半導体基板と、
該Ｓｉ半導体基板に対して第１の絶縁膜を共有する集積回路部とアンテナ部とを備え、
前記アンテナ部はＬＣ共振回路を有し、
該ＬＣ共振回路の終端側はアースされ、
該ＬＣ共振回路と前記集積回路部との間には第２のインダクタが備えられ、
該第２のインダクタは前記第１の絶縁膜の上に形成された複数の非連続導線パターンと、該導線パターンの一部又は全部を直列的につなぐボンディングワイヤとを備える半導体装置。
第３の局面に規定の半導体装置は、ボンディングワイヤの懸架によりアンテナ部の周波数特性が調整されているので、高性能の半導体装置を安価に得られる。
【００１５】
この発明の第４の局面は次のように規定される。即ち、第３の局面に規定の半導体装置において、前記ボンディングワイヤは該ボンディングワイヤが接続される前記導線パターンより長い。
このように規定される第４の局面の半導体装置によれば、ボンディングワイヤを導線パターンより長くしたので、第２のインダクタにループ形状を確保できる。
【００１６】
この発明の第５の局面は次のように規定される。即ち、第３又は第４の局面に規定の半導体装置において、前記導線パターンと前記ＬＣ共振回路とは同時に形成されたものである。
このように規定される第５の局面の半導体装置によれば、製造工数が削減され、安価な半導体装置の提供が可能となる。
【００１７】
この発明の第６の局面は次のように規定される。即ち、
Ｓｉ半導体基板に対して第１のプロセスで形成される集積回路部及びアンテナ部を備える半導体装置において、該アンテナ部の周波数特性を調整する方法であって、
前記アンテナ部と前記集積回路部との間に第２のインダクタを前記第1のプロセス中に形成し、
前記第1のプロセス終了後に、前記第２のインダクタを分割して、分割した一部を前記アンテナ部と前記集積回路部とに連結する周波数特性の調整方法。
第６の局面に規定の調整方法によれば、Ｓｉ半導体基板へ形成されるＬＣ共振部に対して、その形成後に第２のインダクタのインダクタンスを調整可能となる。これにより、半導体装置のアンテナ部の周波数特性を容易に調整できる。
【図面の簡単な説明】
【００１８】
【図１】図１はこの発明の第１の実施例の半導体装置１の構成を示す。
【図２】図２はＬＣ共振器ＡとボンディングワイヤインダクタＢの構成を示す斜視図である。
【図３】図３は第１の実施形態の半導体装置１の高周波特性で、ＬＣ共振器Ａ及びボンディングワイヤインダクタＢ（ボンディングワイヤの懸架数９本）構成の場合のスミスチャート上にプロットしたインピーダンス特性である。
【図４】図４は第１の実施例の半導体装置１の高周波特性で、ＬＣ共振器Ａのみの場合（ボンディングワイヤインダクタＢ無し）のスミスチャート上にプロットしたインピーダンス特性である。
【図５】図５は第１の実施例の半導体装置１の高周波特性で、ボンディングワイヤの配設数とアンテナの入力側反射特性（ＳパラメータＳ１１）を示した図である。
【図６】図６はアンテナの動作周波数と、ボンディングワイヤの本数との関係を示す。
【図７】図７は本発明で試作したオンチップアンテナにおいて、アースに接続しないことに比べ、アースに接続したことの効果を示す図である。
【図８】図８はアースに接続した時のアンテナの入力側反射係数Ｓ１１の周波数特性を示す（ボンディングワイヤ３４の９本の場合）。
【図９】図９はアースに接続していない時の入力側反射係数Ｓ１１の周波数特性を示す（ボンディングワイヤ３４の９本の場合）。
【図１０】図１０は他の実施形態の半導体装置１０のＣＭＯＳプロセスにおけるＬＯＣＯＳ酸化膜１５形成後の断面図である。
【図１１】図１１は同じく第１の実施形態の半導体装置１０のＣＭＯＳプロセスにおけるＰｏｌｙ−Ｓｉ１６堆積の断面図である。
【図１２】図１２は同じくＣＭＯＳプロセスにおけるＰｏｌｙ−Ｓｉパターニングの断面図である。
【図１３】図１３は同じくＣＭＯＳプロセスにおけるｐ−ＭＯＳトランジスタ１８形成の断面図である。
【図１４】図１４は同じくＣＭＯＳプロセスにおけるｎ−ＭＯＳトランジスタ１９形成の断面図である。
【図１５】図１５は同じくＣＭＯＳプロセスにおけるＴＥＯＳ酸化膜２１ｂ形成工程の断面図である。
【図１６】図１６は同じくＣＭＯＳプロセスにおけるＡｌ配線２９〜３３工程の断面図である。
【図１７】図１７は図１０〜図１６のプロセスを実行して得られた半導体装置１０におけるＬＣ共振器Ａのスパイラルインダクタ２５を示す平面図である。
【図１８】図１８は図１７におけるＡ−Ａ矢視線断面図である。
【図１９】図１９は同じくＬＣ共振器Ａにおけるコンデンサ２６を示す平面図である。
【図２０】図２０は図１９におけるＢ−Ｂ矢視線断面図である。
【図２１】図２１は同じくボンディングワイヤインダクタＢを示す平面図である。
【図２２】図２２は図２１におけるＣ−Ｃ矢視線断面図である。
【図２３】図２３は実施例の半導体装置１０を、“無線で電力供給、無線で情報通信”のバッテリーレス・ワイヤレス型マイクロセンサノードに適用した時の概念図と応用概念図である。
【図２４】図２４は図１に示す半導体装置１をオンチップ・チューナブルアンテナチップを測定用パッケージに装着した外観図（左図）および-31.45dBm（距離10cm）の最大受信電力が得られた受信電力特性（右図）である。
【図２５】図２５はオンチップアンテナ同士の送受信の測定方法を示したものである。
【図２６】図２６は図２５の測定結果を示す。
【図２７】図２７は実施例の半導体装置１０をキーレスエントリシステムにおけるＲＦ部品と内蔵するオンチップ・チューナブルアンテナとして適用した場合の概念図である。
【図２８】図２８はＰＬＬという他のＲＦ部品と実装するためのオンチップ・チューナブルアンテンのパッケージである。
【発明を実施するための形態】
【００１９】
Ｓｉ半導体基板は集積回路用の基板として最も汎用さされるものである。この発明では、Ｓｉ半導体基板に対し同一のプロセスで集積回路部とアンテナ部とが形成される。そのため、Ｓｉ半導体基板表面に形成される絶縁膜（第１の絶縁膜）を集積回路部とアンテナ部とで共有している。
集積回路部の構成は任意に選択できる。この集積回路にはアンテナ部へ信号を送るための送信回路及び／又はアンテナ部からの信号を受信する受信回路が含まれる。
アンテナ部はインダクタ（Ｌ）とコンデンサ（Ｃ）を並列接続したＬＣ共振回路を含み、その他必要に応じて抵抗や整流回路を含むことがあるが、送信回路や受信回路は含まない。
【００２０】
この発明では、Ｓｉ半導体基板において集積回路部とアンテナ部との間に、インダクタンスの大きさ調整可能な第２のインダクタを配置している。この第２のインダクタのインダクタンスの大きさを調整することにより、アンテナ部の周波数特性を最終的に制御可能であるからである。
インダクタンスを調整可能とするため、この発明の第１の局面ではＳｉ半導体基板上に複数の非連続的な導線パターンを形成し、所望のインダクタンスが得られるようにその内の適正な数を選択して直列的にボンディングワイヤを懸架する。
基板表面に描画された導線パターンと立体的に懸架されるボンディングワイヤとで第２のインダクタが形成される。ここに、ボンディングワイヤは平面視直線的に形成されるのに対し導線パターンは任意の形状に形成できるので、例えば後述する実施例のように導線パターンを平行に形成し、隣り合う導線パターンにおいて離れた端へボンディングワイヤを懸架することにより、コイル状のインダクタを形成できる。
また、インダクタンスはコイルの径に影響されるので、ボンディングワイヤの高さを制御することも重要である。従って、ボンディングワイヤの長さは隣り合う導線パターンより長くすることが好ましい。ボンディングワイヤと導線パターンとの接触を防止してループを形成し、インダクタのコイル形状を確保するためである。
【００２１】
アンテナ部のＬＣ共振回路の終端側はアースされることが好ましい。これにより、第２のインダクタのインダクタンスがより強くアンテナ部の周波数特性に影響する。換言すれば、ＬＣ共振回路の終端側がオープンであると、第２のインダクタのインダクタンスを変えるべくボンディングワイヤの懸架数を制御しても、アンテナ部の周波数特性を充分に制御出来ないおそれがある（図７参照）。
【００２２】
集積回路部のＰｏｌｙ−Ｓｉ電極及びＡｌ電極をアンテナ部のコンデンサの電極として用い、当該コンデンサの絶縁膜はＴＥＯＳ（テトラエトキシシラン：Ｓｉ（ＯＣ２Ｈ５）４を分解してなる二酸化シリコン膜を用いることが好ましい。絶縁膜を形成する際の温度履歴をできるだけ小さくし、電極の分解を防止するためである。
【００２３】
この半導体装置はそのアンテナ部を自動車用キーレスエントリシステムにおけるＵＨＦ（Ultra High Frequency）帯無線通信用装置とし、その集積回路部をＰＬＬ−ＩＣ（Phase Locked Loop−Integrated Circuit）とすることができる。
またこの半導体装置はその集積回路部をバッテリーレス・ワイヤレス型ユビキタス・マイクロセンサチップとして、そのアンテナ部をＲＦ送信ユニットのオンチップ送信アンテナとして用いることができる。
またこの半導体装置はその集積回路部をバッテリーレス・ワイヤレス型ユビキタス・マイクロセンサチップとし、ＵＨＦ帯を利用したＲＦ送信、あるいはＲＦ受信回路をそのアンテナ部とすることもできる。
半導体装置がバッテリーレス構造のときには、アンテナ部を介して集積回路部へ給電できるようにすることが好ましい。
【００２４】
インダクタンスを調整する観点からいえば、集積回路部及びアンテナ部との同一プロセスにおいてインダクタを形成しておいて、このインダクタを適当に分割し、分割した一部をアンテナ部へつなげることによりアンテナ部の周波数特性を制御することもできる。
【実施例】
【００２５】
以下、本発明の実施例について説明する。
【実施例１】
【００２６】
この実施例では、図１に示すように、Ｓｉ半導体基板上にアンテナ部としてＬＣ共振器Ａと第１のインダクタとしてボンディングワイヤインダクタＢとを備える半導体装置１を準備した。ＬＣ共振器ＡとボンディングワイヤインダクタＢとでオンチップ・チューナブルアンテナが構成される。ここに、集積回路部は省略されているが、集積回路部をアンテナ部と同時に、即ち同一のプロセスで形成可能なことは当業者であれば明らかである。なお、アンテナ部と同時に集積回路部を形成する実施例は後述する。
この例では、アンテナの周波数特性をボンディングワイヤインダクタＢで調整可能なことを実証する。
【００２７】
図１において、ＬＣ共振器ＡとボンディングワイヤインダクタＢとは一対のグランド配線３３、３３の間に配置されている。各グランド線３３、３３はＳＭＡコネクタのグランド端子Ｇ，Ｇにボンディングワイヤを介して接続され、ボンディングワイヤインダクタＢはＳＭＡコネクタの信号端子Ｓに同じくボンディングワイヤを介して接続される。
【００２８】
図２はＬＣ共振器ＡとボンディングワイヤインダクタＢの構成を示す斜視図である。
ＬＣ共振器Ａはスパイラルインダクタ２５（第１のインダクタ）とコンデンサ２６とを並列に接続してなる。符号２９はスパイラルインダクタ２５のターン配線を示し、符号３６はコンデンサ電極を示す。このＬＣ共振器Ａの終端はグランド配線３３にボンディングワイヤ３７を介して接続される。
上記においてＬＣ共振器Ａを構成する各インダクタ及びコンデンサは任意に設計できる。即ち、第１のインダクタ２５を構成する巻き線２９の巻数、径、材質並びにコンデンサ２６を構成する電極３６の面積、形状、個数、材質等は、ＬＣ共振器Ａに求められる周波数特性に応じて適宜設計される。
【００２９】
ボンディングワイヤインダクタＢは基板上に形成された複数の導線パターン３２とボンディングワイヤ３４からなる。基板の絶縁膜の上には複数の直線状の導線パターン３２が平行かつ非連続的に形成されている。各導線パターン３２の終端にはボンディングパッド３２ａが形成されている。この導線パターン３２は複数のものが非連続的であり、かつそれらをボンディングワイヤ３４で直列的に接続可能であれば、その形状、模様は任意に設計できる。例えば、導線パターンとして波状や弧状のものを採用することもできる。
ボンディングワイヤ３２は隣り合う導線パターン３２においてより離隔したボンディングパッド３２ａを繋ぐことにより、導線パターン３２を直列的に接続する。接続する導線パターン３２を選択することによりボンディングワイヤインダクタＢの長さが調整され、もってそのインダクタンスが制御される。
このボンディングワイヤインダクタＢはＬＣ共振器Ａの入力側に直列的に接続される。ボンディングワイヤインダクタンスＢとＬＣ共振器Ａとにより新たなＬＣ共振回路が形成され、これがアンテナの機能を有する。
図１の例ではＳＭＡコネクタへ直接接続されているが、半導体装置においては集積回路部の入出力ポートに接続される。
【００３０】
図３は、図１の半導体装置１の（ＬＣ共振器Ａ及びボンディングワイヤインダクタＢ（ボンディングワイヤ３４：９本構成の場合））の高周波特性で、スミスチャート上にプロットしたインピーダンス特性である。
図４は、同じく、図１の例においてボンディングワイヤがゼロのとき、即ちＬＣ共振器Ａのみの高周波特性を示す。
なお、ＬＣ共振器Ａにおいてスパイラルインダ２５の巻き数は４．５ターン、線幅は３０μｍ、線間隔は５μｍである。コンデンサ２６において下部電極の半径は１５０μｍ、上部電極の半径は１８０μｍ、上下電極の間には０．５μｍ厚さの酸化シリコン膜が形成される。この酸化シリコン膜はＴＥＯＳ由来である。
また、ボンディングワイヤインダクタＢにおいて配線パターンの線幅は３０μｍであり、線間隔は３００μｍとした。ボンディングワイヤ３４には直径３０μｍの金線を使用した。
【００３１】
図５は第１の実施形態の半導体装置１の高周波特性で、ボンディングワイヤとアンテナの入力側反射特性Ｓ１１を示した図である。図中、ボンディングワイヤ３４の本数は０〜９で示している。なお、ボンディングワイヤはＬＣ共振器Ａ側から順次懸架され、最後の導線パターンにおいてボンディングワイヤがつながれていないボンディングパッドとＳＭＡコネクタの信号ターミナルとが連結される。
図５の結果より、ボンディングワイヤの懸架数により、アンテナの入力側反射係数Ｓ１１が変化すること、並びにその極小値が動作周波数で変化することがわかる。反射係数Ｓ１１、が極小値を示す周波数帯域がアンテナの動作周波数帯域になり、かつ極小値が小さい程、優れたアンテナ特性を示す。
図６はアンテナの動作周波数とボンディングワイヤの本数との関係を示す。図６の結果から、ボンディングワイヤの１本あたりで動作周波数を約１００ＭＨｚ変化させられることがわかる。
【００３２】
図７は図１及び図２に示すＬＣ共振器Ａにおいてその終端が解放（ＯＰＥＮの状態）の場合、ボンディングワイヤインダクタＢにおいてワイヤボンディングの懸架数数を変えても周波数特性が大きく変化しないことを示している。
即ち、ＬＣ共振器Ａの終端側をアースに接続することにより、入力側反射係数Ｓ１１が大幅に低減されることがわかる。
【００３３】
図８はＬＣ共振器Ａの終端側をアースに接続した時のアンテナの入力側反射係数Ｓ１１の周波数特性を示したものである（ボンディングワイヤの数：９本）。左下図は、スミスチャート表示で、点線丸印が水平軸の中心（入力側反射係数が最小になる理想の点）に近く、送・受信側回路とアンテナとの送・受が円滑になることを示している。下図の入力側反射特性（定在波比ＳＷＲの周波数特性）、上図の入力側反射係数Ｓ１１の周波数特性もアース接続のないもの（図９参照）に比べて大幅に改善されていることを示している。
【００３４】
図９はＬＣ共振器Ａの終端側をアースに接続していない時の入力側反射係数Ｓ１１の周波数特性を示したもので、左下図は、スミスチャート表示で、点線丸印が水平軸の中心（入力側反射係数が最小になる理想の点）から距離があることを示している。右下図は入力側反射特性を定在波比ＳＷＲ（Standing Wave Ratio）の周波数特性を示したもの、上図は入力側反射係数Ｓ１１の周波数特性を示したもので、いずれも図８に示す同様な特性と比べて悪くなっている。
【００３５】
次に、集積回路部としてのＣＭＯＳ集積回路領域１０ａと、ＬＣ共振器Ａ及びボンディングワイヤインダクタＢからなるオンチップ・チューナブルアンテナ領域１０ｂとを備える半導体装置１０の製造方法を図１０〜図１６に基づき説明する。
【００３６】
図１０は、汎用的なＣＭＯＳ製造プロセスによって、Ｓｉ半導体基板（ｎ型Ｓｉ（１００））１１にＬＯＣＯＳ（Local Oxidation of Silicon）酸化膜１５が形成された状態を示す。図１０において符号１２はｐ−ｗｅｌｌ、符号１３はｎ−ＭＯＳのチャーネルストッパ、符号１４はｐ−ＭＯＳのチャーネルストッパである。
次に、図１１に示すように、ＣＭＯＳ集積回路１０aのゲート電極１６aおよびアンテナの平行平板型コンデンサ２６の下部電極１６ｃのためにＬＰ−ＣＶＤ（Low Pressure−Chemical Vapor Deposition）法でＰｏｌｙ−Ｓｉ１６を堆積する。
【００３７】
図１２に示す工程では、必要な部分だけ残すために、Ｓｉ系ＲＩＥ（Reactive Ion Etching）装置を用いて、Ｐｏｌｙ−Ｓｉ１６をパターニングする。図中、１６ａはゲート電極(Ｐｏｌｙ−Ｓｉ)を示し、１６ｂはスパイラルインダクタのターン配線用Ｐｏｌｙ−Ｓｉを示し、１６ｃはコンデンサのＰｏｌｙ−Ｓｉ下部電極をしめし、１７はレジストを示す。
それから、図１３に示すように、ＣＭＯＳ集積回路領域１０aに、ｐ−ＭＯＳ（p-channel Metal Oxide Semiconductor）トランジスタ１８を形成するためには、Ｂ（ボロン）のイオン注入を行う。
【００３８】
同様に、図１４に示すように、ＣＭＯＳ集積回路領域１０aに、ｎ−ＭＯＳ（n-channel Metal Oxide Semiconductor）トランジスタ１９を形成するためには、Ｐ（リン）のイオン注入を行う。
【００３９】
図１５に示すように、アンテナのコンデンサ２６の絶縁膜を形成するため、ＬＰ−ＣＶＤ法でＴＥＯＳ２１ｂを用いてＳｉ酸化膜ＳｉＯ２膜を形成する。また、ＣＭＯＳ集積回路１０aのソース・ドレイン電極のコンタクトホール２０およびアンテナのＰｏｌｙ−Ｓｉ電極１６ｃのコンデンサのコンタクトホール２０ｂを形成する。
【００４０】
図１６に示すように、ＣＭＯＳプロセスのＡｌ配線２９〜３３工程を使って、アンテナのスパイラルインダクタ２５および導電パターン３２およびパッド３２a領域を形成する。なお、該ボンディングワイヤインダクタＢは、従来のオンチップアンテナ１０ｂ形成の本質的な難しさを解決する役割を成している。即ち、半導体基板１１上にＣＭＯＳ集積回路１０aに加えてオンチップアンテナ１０ｂであるＬＣ共振器Ａを集積化する際には、設計・作製したコンデンサ２６、インダクタ２５特性に加えて寄生成分、特に寄生容量の発生を回避することが極めて難しく、かつその値を正しく評価・解析・設計することが困難な状況にある。このため、アンテナの周波数特性などが設計値と大幅にずれる。そこで、寄生成分の発生を前提にしたＬＣ共振器Ａの特性に該ボンディングワイヤインダクタＢの特性を合成することで、周波数の制御が可能でかつ優れた高周波特性を有するオンチップアンテナ１０ｂが実現できる。
【００４１】
図１７は第１の実施例の半導体装置１０のスパイラルインダクタ２５を示す平面図である。スパイラルインダクタ２５の巻き数は４．５ターン２９、各ターン２９の線幅は３０μｍ、線間隔は５μｍとした。
【００４２】
図１８は上記の平面図にＡ−Ａ面から見た断面図である。断面図に示すように、スパイラルインダクタ２５の一番内側のターン３８は、下層のＰｏｌｙ−Ｓｉ１６ｂを用いて、外側の配線３５に繋がれている。
【００４３】
図１９は第１の実施形態の半導体装置１０のコンデンサ２６を示す平面図である。三つのコンデンサ２６は並列に配置され、図２０に示すように、Ｐｏｌｙ−Ｓｉからなる下部電極１６ｃの半径は１５０μｍであり、Ａｌからなる上部電極３０の半径は１８０μｍとなっている。コンデンサ２６の絶縁体は０．５μｍ厚さのＳｉＯ２（ＴＥＯＳ）酸化膜２１ｂである。
【００４４】
図２１は第１の実施形態の半導体装置１０のボンディングワイヤインダクタＢを示す平面図である。ボンディングワイヤインダクタＢの導線パターン３２の線幅は３０μｍであり、導線パターン３２の間隔は３００μｍで設計した。
【００４５】
図２２は図２１におけるＣ−Ｃ面から見た断面図である。この断面図に示すように、導線パターン３２を直径３０μｍのワイヤ３４（Ａｕ）で結んで、ボンディングワイヤインダクタＢが構成される。
【００４６】
このようにして形成された半導体装置１０においては、ＣＭＯＳ集積回路領域１０ａとオンチップ・チューナブルアンテナ領域１０ｂにおいてＳｉＯ２（ＬＯＣＯＳ）層（第１の絶縁層）とＳｉＯ２（ＴＥＯＳ）（第２の絶縁層）とは共有されている。
【実施例２】
【００４７】
本発明の第２実施形態として、ＣＭＯＳ集積回路１０aのリングオシレータ型ＶＣＯと送信用オンチップ・チューナブルアンテナ１０ｂとして一体化プロセスで製造したユビキタス・マイクロセンサノードの例について説明する。
【００４８】
図２３に示すように、人間の体に装着するため、センサチップだけは超小型化することが必要不可欠であるが、まだ不十分なため実現できないので、これを可能にする送受信オンチップ・チューナブルアンテナ１０ｂが必要不可欠となっている。
【００４９】
本発明はセンサチップの半導体プロセスの製造後に、例えば送信用の所望周波数である３００ＭＨｚあるいは受信用の所望周波数８００ＭＨｚへ簡単に調整することが可能であることを特徴としたものである。
【００５０】
これによって、例えば動作周波数帯域８００ＭＨｚ携帯電話からの電波を本発明の受信用オンチップ・チューナブルアンテナ１０ｂ（受信用の周波数８００ＭＨｚ帯）で受信できることも可能になる。
【００５１】
この受信用の周波数８００ＭＨｚ帯を調整するためには、図２３に示すように、本発明で提供しているＬＣ共振器Ａ（終端をアースに接続）と隣接した５本のボンディングワイヤインダクタＢのオンチップ・チューナブルアンテナ１０ｂを用いて実現することが可能である。
【００５２】
このため、このオンチップ・チューナブルアンテナ１０ｂで受信した電力を、チップ上に別途設計・製作したワイヤレス給電・電源回路により電圧を発生させて、バッテリーレスでセンサチップを駆動することが可能になる。
【００５３】
図２４は、センサチップから３００ＭＨｚ帯の送信用オンチップ・チューナブルアンテナ１０ｂを通して電波が飛ばせたことを示している。
【００５４】
図２５及び図２６は、センサチップの信号を送信用オンチップ・チューナブルアンテナ１０ｂから発射されてきた電波を、受信用オンチップ・チューナブルアンテナ１０ｂで受信できたことを示している。
【実施例３】
【００５５】
本発明の第３実施例として、図２７及び図２８に示すＵＨＦ帯の電波を利用したキーレスエントリシステムの基板に内蔵するための「オンチップ・チューナブルアンテナ１０ｂ」をパッケージに実装した例について説明する。
【００５６】
キーレスエントリシステムにおいて、例えばＰＬＬ−ＩＣというＲＦ部品と本発明のオンチップ・チューナブルアンテナ１０ｂを同一基板上に実装するためには、該アンテナをＩＣ専用パッケージに実装すれば、はんだ付けなどで実現が可能になる。
【産業上の利用可能性】
【００５７】
本発明は、民間企業で現在実用化されているサイズで（本発明の約１０倍）、かつハイブリッド型の送受信装置で行われている評価基準に沿って、インピーダンス特性および電波特性を測定し、仕様を満たす特性を得ている。今後、自動車のスマートキーにおけるマイクロアンテナとして製品化される可能性がある。そのための製品サイズの要求である現行品の約１／１０という仕様は、現時点で満たしている。
【００５８】
本発明は、上記発明の実施の形態及び実施例の説明に何ら限定されるものではない。特許請求の範囲の記載を逸脱せず、当業者が容易に想到できる範囲で種々の変形態様も本発明に含まれる。
【符号の説明】
【００５９】
１０ 半導体装置
１０aＣＭＯＳ集積回路領域
１０b オンチップ・チューナブルアンテナ領域
１１ 半導体基板（ｎ 型 Ｓｉ(１００)）
１２ ｐ−ｗｅｌｌ領域
１３ ｎ−ＭＯＳのチャーネルストッパ
１４ ｐ−ＭＯＳのチャーネルストッパ
１５ ＳｉＯ２絶縁膜（ＣＭＯＳ酸化膜）
１５a ゲート絶縁膜（ＳｉＯ２）
１６ Ｐｏｌｙ−Ｓｉ膜
１６a ゲート電極(Ｐｏｌｙ−Ｓｉ)
１６b スパイラルインダクタのターン配線用Ｐｏｌｙ−Ｓｉ
１６c コンデンサのＰｏｌｙ−Ｓｉ下部電極
１７ レジスト
１８ ｐ−ＭＯＳのソース・ドレイン領域
１８a チャーネルストッパ(p+)
１９ ｎ−ＭＯＳのソース・ドレイン領域
１９a チャーネルストッパ(ｎ＋)
２０ ソース・ドレイン電極のコンタクトホール
２０a スパイラスインダクタのターン配線用コンタクトホール
２１ ＳｉＯ２絶縁膜（ＴＥＯＳ膜）
２１aスパイラルインダクタ領域におけるＳｉＯ２絶縁膜（ＴＥＯＳ膜）
２１b コンデンサ電極間のＳｉＯ２絶縁膜（ＴＥＯＳ膜）
２１c 側壁絶縁膜
２２ ｐ−ＭＯＳ及びｎ−ＭＯＳの配線
２３ ｐ−ＭＯＳトランジスタ
２４ ｎ−ＭＯＳトランジスタ
２５ ＬＣ共振器のスパイラルインダクタ
２６ ＬＣ共振器のコンデンサ
２７ ボンディングワイヤインダクタ
２８ ソース電極(Ａｌ)
２８aドレイン電極(Ａｌ)
２９ スパイラルインダクタのターン配線(Ａｌ)
２９a スパイラルインダクタの配線(Ａｌ)
３０ コンデンサの上部電極(Ａｌ)
３１ コンデンサのPoly-Si下部電極用Ａｌ
３２ ボンディングパッド間に予め製作したＡｌ配線
３２a ボンディングパッド
３３ オンチップアンテナ全体のグランド配線
３４ インダクタを構成するボンディングワイヤ（Ａｕ）
３５ スパイラルインダクタの外側配線(Ａｌ)
３６ コンデンサ電極
３７ アンテナの終端をアースに接続するためのワイヤ(Ａｕ)
３８ スパイラルインダクタの一番内側のターン（Ａｌ）
３９ コンデンサのＰｏｌｙ−Ｓｉ下部電極のコンタクトホール
４０ ＧＮＤ（グラウンド）に落すピン
４１ オンチップ・チューナブルアンテナに給電するピン
【技術分野】
【０００１】
本発明はSi（シリコン）半導体基板上に集積回路部と同時につくり込まれるアンテナ部の周波数特性を調整する方法に関する。
更に詳しくは、この発明はＣＭＯＳ-ＬＳＩ（Complementary Metal Oxide Semiconductor-Large Scale Integrated Circuit）チップと集積化する超小型オンチップアンテナの半導体装置の設計・製造方法に関し、特にアンテナチップ製造後にアンテナチップに隣接したウエハ上の所望位置にワイヤボンディング法で製作したインダクタの本数を制御することで、アンテナ特性、特に周波数特性を所望値に制御できるオンチップ・チューナブルアンテナを提供するものである。
【背景技術】
【０００２】
従来のユビキタス・センサネットワークは外付けアンテナを用いて、センサノード同士の通信を行っている。このため、センサノードのパッケージが大きくなり、人間の生体情報をワイヤレスでやり取りを行うのは大変困難な状態になっている。特にセンサノードを人体に装着する際には、被装着者に違和感を与えないことが求められており、アンテナを含めた超小型ユビキタス・センサノードのシステムならびにオンチップ・チューナブルアンテナの要求が強くなってきている。
【０００３】
従来、該ＣＭＯＳ-ＬＳＩ上に形成するオンチップアンテナは、設計時にシミュレータ等を用いて特性値の解析や予測を行い、使用周波数領域において効率のよい送信動作や受信動作するように設計を行おうとするが、発生する寄生容量などの寄生成分（L,C,R）が複雑であり、評価・解明できないところもある。このため、寄生成分を含めた正確な設計に基づいたアンテナ特性が得られないのが現状である。
【０００４】
特に、各半導体メーカーのＬＳＩ製造プロセスによって、基板及び多層配線などによるアンテナの寄生容量が異なって、設計したオンチップアンテナの周波数特性がずれてしまうという問題点の改善が困難な状態にある。例えば、設計したオンチップアンテナはある半導体メーカーで周波数特性が出たが、別の半導体メーカーの製造プロセスで製作するとまた違う周波数特性が出てくるという予測・制御できない状態になっている。そのため、異なる半導体メーカーで製作後にもオンチップアンテナの周波数特性を制御できる技術の要求が強く高まってきている。
【０００５】
特許文献１は、線路の電気長が１波長であるマイクロストリップ線路リング共振器を備えた動作周波数の調整可能なアンテナであって、以下の構成になっている。すなわち、高周波信号の入力端子が、該線路上の中心（電気長で半波長の位置）に設けられ、その入力端子から電気長で半波長の位置にある該線路上の点に半導体増幅素子の入力伝送線路が接続され、他方の線路上１／４波長の点には、所定の特性インピーダンスのスタブ部が設けられ、更に該スタブ部に可変キャパシタを接続され、該キャパシタの容量を調整することによって、チューナブルアンテナとして公開された。
【０００６】
特許文献２は、プリント配線基板上にマトリックス状に配置されたボンディングパッドが形成され、該マトリックス状パッド間を接続して一つの方向の配線パターンを形成するパターン辺と、該パターン辺と隣り合う配線パターンを構成する任意のボンディングパッド同士を結線すするボンディングワイヤを備えている。つまり、特許文献２はオンチップ・チューナブルアンテナではなく、「インダクタ素子のインダクタンス」の値を調節できる点に特徴がある。
【０００７】
非特許文献１および非特許文献２で公開されたのは、VCO（Voltage Controlled Oscillator）の電圧制御発振回路とオンチップアンテナとのインピーダンス整合回路として、ワイヤボンディング法を用いて「インピーダンスマッチング用インダクタ」を形成したものである。
なお、非特許文献の技術では、オンチップアンテナのLC共振器の終端は物理的かつDC（Direct Current:直流）的にアース接続されていない（終端が解放状態）。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００７−１４２９７７号公報
【特許文献２】特開２００２−７５７３５ 号公報
【非特許文献】
【０００９】
【非特許文献１】Jong-Wan Kim, Hidekuni Takao, Kazuaki Sawada, Makoto Ishida, “Development of an Integrated Inductor for Impedance Matching on the Fully Integrated Silicon Smart Microsensors”, IEICE Technical Report ED2007-119, SDM2007-124(2007-6), PP. 293〜296
【非特許文献２】Jong-Wan Kim, Hidekuni Takao, Kazuaki Sawada, Makoto Ishida, "Integrated Inductors for RF Transmitters in CMOS/MEMS Smart Microsensor Systems", Sensors, Volume7, Issue 8, PP.1387-1398(2007)
【発明の概要】
【発明が解決しようとする課題】
【００１０】
アンテナをシリコンの半導体基板上に製作すると、寄生容量などの発生が回避できないし、またその寄生容量の正確な評価・見積もりも難しいことなどから、所望なアンテナ特性、特に周波数特性を有するアンテナの設計・製作が困難な状況にある。実際に、同じ構成のオンチップアンテナでも違う半導体メーカーのＬＳＩ製造プロセスで製作すると、基板と多層配線などで発生する寄生容量により、周波数特性がずれてしまうという問題点が出てくることである。
【課題を解決するための手段】
【００１１】
本発明者らは上記課題を解決すべく鋭意検討を重ねてきた結果、下記構成の本件発明に想到した。
即ち、この発明の第１の局面は次のように規定される。
Ｓｉ半導体基板に対して第１のプロセスで形成される集積回路部及びアンテナ部を備える半導体装置において、該アンテナ部の周波数特性を調整する方法であって、
前記アンテナ部と前記集積回路部との間に非連続的な複数の導線パターンを前記第１のプロセスにおいて形成し、
前記第１のプロセスの終了後に、前記複数の導線パターンの一部又は全部を選択して、選択した前記導線パターンが直列的となるようにボンディングワイヤを懸架する周波数特性の調整方法。
【００１２】
このように規定される第１の局面の周波数特性の調整方法によれば、複数の導線パターンの一部又は全部を選択してそれらをボンディングワイヤで連結することによりループ状のインダクタが形成される。導線パターンの選択数を調整することによりインダクタのインダクタンスの大きさを制御可能となる。即ち、Ｓｉ基板上に集積回路部と同一プロセス（第１のプロセス）において作り込まれたアンテナ部は寄生容量等の影響によってその周波数特性が不定となりやすい。そこで、第１のプロセス終了後に、形成されたアンテナ部の周波数特性を検査し、そのアンテナ部の周波数特性が目的とする仕様から外れていたときには、インダクタンスの大きさの調整可能なインダクタを接続することにより、アンテナ部の周波数特性を調整する。
ここに、インダクタンスの大きさをボンディングワイヤの懸架若しくは非懸架により制御できるので、その制御は簡易かつ安価に行える。
【００１３】
この発明の第２の局面は次のように規定される。即ち、
Ｓｉ半導体基板へ集積回路部とアンテナ部とを形成する第1のプロセスであって、前記集積回路部と前記アンテナ部との間に非連続的な複数の導線パターンを形成するステップを含む第1のプロセスと、
該第1のプロセス終了後に、前記複数の導線パターンの一部又は全部を選択して、選択した前記導線パターンが直列的になるようにボンディングワイヤを懸架する第２のプロセスと、を含む半導体装置の製造方法。
このように規定される第２の局面の製造方法によれば、ボンディングワイヤの懸架という比較的安価かつ汎用的な方法によりアンテナ部の周波数特性を調整可能となる。
【００１４】
この発明の第３の局面は第２の局面で規定の製造方法により得られた半導体装置を規定したものである。即ち、
Ｓｉ半導体基板と、
該Ｓｉ半導体基板に対して第１の絶縁膜を共有する集積回路部とアンテナ部とを備え、
前記アンテナ部はＬＣ共振回路を有し、
該ＬＣ共振回路の終端側はアースされ、
該ＬＣ共振回路と前記集積回路部との間には第２のインダクタが備えられ、
該第２のインダクタは前記第１の絶縁膜の上に形成された複数の非連続導線パターンと、該導線パターンの一部又は全部を直列的につなぐボンディングワイヤとを備える半導体装置。
第３の局面に規定の半導体装置は、ボンディングワイヤの懸架によりアンテナ部の周波数特性が調整されているので、高性能の半導体装置を安価に得られる。
【００１５】
この発明の第４の局面は次のように規定される。即ち、第３の局面に規定の半導体装置において、前記ボンディングワイヤは該ボンディングワイヤが接続される前記導線パターンより長い。
このように規定される第４の局面の半導体装置によれば、ボンディングワイヤを導線パターンより長くしたので、第２のインダクタにループ形状を確保できる。
【００１６】
この発明の第５の局面は次のように規定される。即ち、第３又は第４の局面に規定の半導体装置において、前記導線パターンと前記ＬＣ共振回路とは同時に形成されたものである。
このように規定される第５の局面の半導体装置によれば、製造工数が削減され、安価な半導体装置の提供が可能となる。
【００１７】
この発明の第６の局面は次のように規定される。即ち、
Ｓｉ半導体基板に対して第１のプロセスで形成される集積回路部及びアンテナ部を備える半導体装置において、該アンテナ部の周波数特性を調整する方法であって、
前記アンテナ部と前記集積回路部との間に第２のインダクタを前記第1のプロセス中に形成し、
前記第1のプロセス終了後に、前記第２のインダクタを分割して、分割した一部を前記アンテナ部と前記集積回路部とに連結する周波数特性の調整方法。
第６の局面に規定の調整方法によれば、Ｓｉ半導体基板へ形成されるＬＣ共振部に対して、その形成後に第２のインダクタのインダクタンスを調整可能となる。これにより、半導体装置のアンテナ部の周波数特性を容易に調整できる。
【図面の簡単な説明】
【００１８】
【図１】図１はこの発明の第１の実施例の半導体装置１の構成を示す。
【図２】図２はＬＣ共振器ＡとボンディングワイヤインダクタＢの構成を示す斜視図である。
【図３】図３は第１の実施形態の半導体装置１の高周波特性で、ＬＣ共振器Ａ及びボンディングワイヤインダクタＢ（ボンディングワイヤの懸架数９本）構成の場合のスミスチャート上にプロットしたインピーダンス特性である。
【図４】図４は第１の実施例の半導体装置１の高周波特性で、ＬＣ共振器Ａのみの場合（ボンディングワイヤインダクタＢ無し）のスミスチャート上にプロットしたインピーダンス特性である。
【図５】図５は第１の実施例の半導体装置１の高周波特性で、ボンディングワイヤの配設数とアンテナの入力側反射特性（ＳパラメータＳ１１）を示した図である。
【図６】図６はアンテナの動作周波数と、ボンディングワイヤの本数との関係を示す。
【図７】図７は本発明で試作したオンチップアンテナにおいて、アースに接続しないことに比べ、アースに接続したことの効果を示す図である。
【図８】図８はアースに接続した時のアンテナの入力側反射係数Ｓ１１の周波数特性を示す（ボンディングワイヤ３４の９本の場合）。
【図９】図９はアースに接続していない時の入力側反射係数Ｓ１１の周波数特性を示す（ボンディングワイヤ３４の９本の場合）。
【図１０】図１０は他の実施形態の半導体装置１０のＣＭＯＳプロセスにおけるＬＯＣＯＳ酸化膜１５形成後の断面図である。
【図１１】図１１は同じく第１の実施形態の半導体装置１０のＣＭＯＳプロセスにおけるＰｏｌｙ−Ｓｉ１６堆積の断面図である。
【図１２】図１２は同じくＣＭＯＳプロセスにおけるＰｏｌｙ−Ｓｉパターニングの断面図である。
【図１３】図１３は同じくＣＭＯＳプロセスにおけるｐ−ＭＯＳトランジスタ１８形成の断面図である。
【図１４】図１４は同じくＣＭＯＳプロセスにおけるｎ−ＭＯＳトランジスタ１９形成の断面図である。
【図１５】図１５は同じくＣＭＯＳプロセスにおけるＴＥＯＳ酸化膜２１ｂ形成工程の断面図である。
【図１６】図１６は同じくＣＭＯＳプロセスにおけるＡｌ配線２９〜３３工程の断面図である。
【図１７】図１７は図１０〜図１６のプロセスを実行して得られた半導体装置１０におけるＬＣ共振器Ａのスパイラルインダクタ２５を示す平面図である。
【図１８】図１８は図１７におけるＡ−Ａ矢視線断面図である。
【図１９】図１９は同じくＬＣ共振器Ａにおけるコンデンサ２６を示す平面図である。
【図２０】図２０は図１９におけるＢ−Ｂ矢視線断面図である。
【図２１】図２１は同じくボンディングワイヤインダクタＢを示す平面図である。
【図２２】図２２は図２１におけるＣ−Ｃ矢視線断面図である。
【図２３】図２３は実施例の半導体装置１０を、“無線で電力供給、無線で情報通信”のバッテリーレス・ワイヤレス型マイクロセンサノードに適用した時の概念図と応用概念図である。
【図２４】図２４は図１に示す半導体装置１をオンチップ・チューナブルアンテナチップを測定用パッケージに装着した外観図（左図）および-31.45dBm（距離10cm）の最大受信電力が得られた受信電力特性（右図）である。
【図２５】図２５はオンチップアンテナ同士の送受信の測定方法を示したものである。
【図２６】図２６は図２５の測定結果を示す。
【図２７】図２７は実施例の半導体装置１０をキーレスエントリシステムにおけるＲＦ部品と内蔵するオンチップ・チューナブルアンテナとして適用した場合の概念図である。
【図２８】図２８はＰＬＬという他のＲＦ部品と実装するためのオンチップ・チューナブルアンテンのパッケージである。
【発明を実施するための形態】
【００１９】
Ｓｉ半導体基板は集積回路用の基板として最も汎用さされるものである。この発明では、Ｓｉ半導体基板に対し同一のプロセスで集積回路部とアンテナ部とが形成される。そのため、Ｓｉ半導体基板表面に形成される絶縁膜（第１の絶縁膜）を集積回路部とアンテナ部とで共有している。
集積回路部の構成は任意に選択できる。この集積回路にはアンテナ部へ信号を送るための送信回路及び／又はアンテナ部からの信号を受信する受信回路が含まれる。
アンテナ部はインダクタ（Ｌ）とコンデンサ（Ｃ）を並列接続したＬＣ共振回路を含み、その他必要に応じて抵抗や整流回路を含むことがあるが、送信回路や受信回路は含まない。
【００２０】
この発明では、Ｓｉ半導体基板において集積回路部とアンテナ部との間に、インダクタンスの大きさ調整可能な第２のインダクタを配置している。この第２のインダクタのインダクタンスの大きさを調整することにより、アンテナ部の周波数特性を最終的に制御可能であるからである。
インダクタンスを調整可能とするため、この発明の第１の局面ではＳｉ半導体基板上に複数の非連続的な導線パターンを形成し、所望のインダクタンスが得られるようにその内の適正な数を選択して直列的にボンディングワイヤを懸架する。
基板表面に描画された導線パターンと立体的に懸架されるボンディングワイヤとで第２のインダクタが形成される。ここに、ボンディングワイヤは平面視直線的に形成されるのに対し導線パターンは任意の形状に形成できるので、例えば後述する実施例のように導線パターンを平行に形成し、隣り合う導線パターンにおいて離れた端へボンディングワイヤを懸架することにより、コイル状のインダクタを形成できる。
また、インダクタンスはコイルの径に影響されるので、ボンディングワイヤの高さを制御することも重要である。従って、ボンディングワイヤの長さは隣り合う導線パターンより長くすることが好ましい。ボンディングワイヤと導線パターンとの接触を防止してループを形成し、インダクタのコイル形状を確保するためである。
【００２１】
アンテナ部のＬＣ共振回路の終端側はアースされることが好ましい。これにより、第２のインダクタのインダクタンスがより強くアンテナ部の周波数特性に影響する。換言すれば、ＬＣ共振回路の終端側がオープンであると、第２のインダクタのインダクタンスを変えるべくボンディングワイヤの懸架数を制御しても、アンテナ部の周波数特性を充分に制御出来ないおそれがある（図７参照）。
【００２２】
集積回路部のＰｏｌｙ−Ｓｉ電極及びＡｌ電極をアンテナ部のコンデンサの電極として用い、当該コンデンサの絶縁膜はＴＥＯＳ（テトラエトキシシラン：Ｓｉ（ＯＣ２Ｈ５）４を分解してなる二酸化シリコン膜を用いることが好ましい。絶縁膜を形成する際の温度履歴をできるだけ小さくし、電極の分解を防止するためである。
【００２３】
この半導体装置はそのアンテナ部を自動車用キーレスエントリシステムにおけるＵＨＦ（Ultra High Frequency）帯無線通信用装置とし、その集積回路部をＰＬＬ−ＩＣ（Phase Locked Loop−Integrated Circuit）とすることができる。
またこの半導体装置はその集積回路部をバッテリーレス・ワイヤレス型ユビキタス・マイクロセンサチップとして、そのアンテナ部をＲＦ送信ユニットのオンチップ送信アンテナとして用いることができる。
またこの半導体装置はその集積回路部をバッテリーレス・ワイヤレス型ユビキタス・マイクロセンサチップとし、ＵＨＦ帯を利用したＲＦ送信、あるいはＲＦ受信回路をそのアンテナ部とすることもできる。
半導体装置がバッテリーレス構造のときには、アンテナ部を介して集積回路部へ給電できるようにすることが好ましい。
【００２４】
インダクタンスを調整する観点からいえば、集積回路部及びアンテナ部との同一プロセスにおいてインダクタを形成しておいて、このインダクタを適当に分割し、分割した一部をアンテナ部へつなげることによりアンテナ部の周波数特性を制御することもできる。
【実施例】
【００２５】
以下、本発明の実施例について説明する。
【実施例１】
【００２６】
この実施例では、図１に示すように、Ｓｉ半導体基板上にアンテナ部としてＬＣ共振器Ａと第１のインダクタとしてボンディングワイヤインダクタＢとを備える半導体装置１を準備した。ＬＣ共振器ＡとボンディングワイヤインダクタＢとでオンチップ・チューナブルアンテナが構成される。ここに、集積回路部は省略されているが、集積回路部をアンテナ部と同時に、即ち同一のプロセスで形成可能なことは当業者であれば明らかである。なお、アンテナ部と同時に集積回路部を形成する実施例は後述する。
この例では、アンテナの周波数特性をボンディングワイヤインダクタＢで調整可能なことを実証する。
【００２７】
図１において、ＬＣ共振器ＡとボンディングワイヤインダクタＢとは一対のグランド配線３３、３３の間に配置されている。各グランド線３３、３３はＳＭＡコネクタのグランド端子Ｇ，Ｇにボンディングワイヤを介して接続され、ボンディングワイヤインダクタＢはＳＭＡコネクタの信号端子Ｓに同じくボンディングワイヤを介して接続される。
【００２８】
図２はＬＣ共振器ＡとボンディングワイヤインダクタＢの構成を示す斜視図である。
ＬＣ共振器Ａはスパイラルインダクタ２５（第１のインダクタ）とコンデンサ２６とを並列に接続してなる。符号２９はスパイラルインダクタ２５のターン配線を示し、符号３６はコンデンサ電極を示す。このＬＣ共振器Ａの終端はグランド配線３３にボンディングワイヤ３７を介して接続される。
上記においてＬＣ共振器Ａを構成する各インダクタ及びコンデンサは任意に設計できる。即ち、第１のインダクタ２５を構成する巻き線２９の巻数、径、材質並びにコンデンサ２６を構成する電極３６の面積、形状、個数、材質等は、ＬＣ共振器Ａに求められる周波数特性に応じて適宜設計される。
【００２９】
ボンディングワイヤインダクタＢは基板上に形成された複数の導線パターン３２とボンディングワイヤ３４からなる。基板の絶縁膜の上には複数の直線状の導線パターン３２が平行かつ非連続的に形成されている。各導線パターン３２の終端にはボンディングパッド３２ａが形成されている。この導線パターン３２は複数のものが非連続的であり、かつそれらをボンディングワイヤ３４で直列的に接続可能であれば、その形状、模様は任意に設計できる。例えば、導線パターンとして波状や弧状のものを採用することもできる。
ボンディングワイヤ３２は隣り合う導線パターン３２においてより離隔したボンディングパッド３２ａを繋ぐことにより、導線パターン３２を直列的に接続する。接続する導線パターン３２を選択することによりボンディングワイヤインダクタＢの長さが調整され、もってそのインダクタンスが制御される。
このボンディングワイヤインダクタＢはＬＣ共振器Ａの入力側に直列的に接続される。ボンディングワイヤインダクタンスＢとＬＣ共振器Ａとにより新たなＬＣ共振回路が形成され、これがアンテナの機能を有する。
図１の例ではＳＭＡコネクタへ直接接続されているが、半導体装置においては集積回路部の入出力ポートに接続される。
【００３０】
図３は、図１の半導体装置１の（ＬＣ共振器Ａ及びボンディングワイヤインダクタＢ（ボンディングワイヤ３４：９本構成の場合））の高周波特性で、スミスチャート上にプロットしたインピーダンス特性である。
図４は、同じく、図１の例においてボンディングワイヤがゼロのとき、即ちＬＣ共振器Ａのみの高周波特性を示す。
なお、ＬＣ共振器Ａにおいてスパイラルインダ２５の巻き数は４．５ターン、線幅は３０μｍ、線間隔は５μｍである。コンデンサ２６において下部電極の半径は１５０μｍ、上部電極の半径は１８０μｍ、上下電極の間には０．５μｍ厚さの酸化シリコン膜が形成される。この酸化シリコン膜はＴＥＯＳ由来である。
また、ボンディングワイヤインダクタＢにおいて配線パターンの線幅は３０μｍであり、線間隔は３００μｍとした。ボンディングワイヤ３４には直径３０μｍの金線を使用した。
【００３１】
図５は第１の実施形態の半導体装置１の高周波特性で、ボンディングワイヤとアンテナの入力側反射特性Ｓ１１を示した図である。図中、ボンディングワイヤ３４の本数は０〜９で示している。なお、ボンディングワイヤはＬＣ共振器Ａ側から順次懸架され、最後の導線パターンにおいてボンディングワイヤがつながれていないボンディングパッドとＳＭＡコネクタの信号ターミナルとが連結される。
図５の結果より、ボンディングワイヤの懸架数により、アンテナの入力側反射係数Ｓ１１が変化すること、並びにその極小値が動作周波数で変化することがわかる。反射係数Ｓ１１、が極小値を示す周波数帯域がアンテナの動作周波数帯域になり、かつ極小値が小さい程、優れたアンテナ特性を示す。
図６はアンテナの動作周波数とボンディングワイヤの本数との関係を示す。図６の結果から、ボンディングワイヤの１本あたりで動作周波数を約１００ＭＨｚ変化させられることがわかる。
【００３２】
図７は図１及び図２に示すＬＣ共振器Ａにおいてその終端が解放（ＯＰＥＮの状態）の場合、ボンディングワイヤインダクタＢにおいてワイヤボンディングの懸架数数を変えても周波数特性が大きく変化しないことを示している。
即ち、ＬＣ共振器Ａの終端側をアースに接続することにより、入力側反射係数Ｓ１１が大幅に低減されることがわかる。
【００３３】
図８はＬＣ共振器Ａの終端側をアースに接続した時のアンテナの入力側反射係数Ｓ１１の周波数特性を示したものである（ボンディングワイヤの数：９本）。左下図は、スミスチャート表示で、点線丸印が水平軸の中心（入力側反射係数が最小になる理想の点）に近く、送・受信側回路とアンテナとの送・受が円滑になることを示している。下図の入力側反射特性（定在波比ＳＷＲの周波数特性）、上図の入力側反射係数Ｓ１１の周波数特性もアース接続のないもの（図９参照）に比べて大幅に改善されていることを示している。
【００３４】
図９はＬＣ共振器Ａの終端側をアースに接続していない時の入力側反射係数Ｓ１１の周波数特性を示したもので、左下図は、スミスチャート表示で、点線丸印が水平軸の中心（入力側反射係数が最小になる理想の点）から距離があることを示している。右下図は入力側反射特性を定在波比ＳＷＲ（Standing Wave Ratio）の周波数特性を示したもの、上図は入力側反射係数Ｓ１１の周波数特性を示したもので、いずれも図８に示す同様な特性と比べて悪くなっている。
【００３５】
次に、集積回路部としてのＣＭＯＳ集積回路領域１０ａと、ＬＣ共振器Ａ及びボンディングワイヤインダクタＢからなるオンチップ・チューナブルアンテナ領域１０ｂとを備える半導体装置１０の製造方法を図１０〜図１６に基づき説明する。
【００３６】
図１０は、汎用的なＣＭＯＳ製造プロセスによって、Ｓｉ半導体基板（ｎ型Ｓｉ（１００））１１にＬＯＣＯＳ（Local Oxidation of Silicon）酸化膜１５が形成された状態を示す。図１０において符号１２はｐ−ｗｅｌｌ、符号１３はｎ−ＭＯＳのチャーネルストッパ、符号１４はｐ−ＭＯＳのチャーネルストッパである。
次に、図１１に示すように、ＣＭＯＳ集積回路１０aのゲート電極１６aおよびアンテナの平行平板型コンデンサ２６の下部電極１６ｃのためにＬＰ−ＣＶＤ（Low Pressure−Chemical Vapor Deposition）法でＰｏｌｙ−Ｓｉ１６を堆積する。
【００３７】
図１２に示す工程では、必要な部分だけ残すために、Ｓｉ系ＲＩＥ（Reactive Ion Etching）装置を用いて、Ｐｏｌｙ−Ｓｉ１６をパターニングする。図中、１６ａはゲート電極(Ｐｏｌｙ−Ｓｉ)を示し、１６ｂはスパイラルインダクタのターン配線用Ｐｏｌｙ−Ｓｉを示し、１６ｃはコンデンサのＰｏｌｙ−Ｓｉ下部電極をしめし、１７はレジストを示す。
それから、図１３に示すように、ＣＭＯＳ集積回路領域１０aに、ｐ−ＭＯＳ（p-channel Metal Oxide Semiconductor）トランジスタ１８を形成するためには、Ｂ（ボロン）のイオン注入を行う。
【００３８】
同様に、図１４に示すように、ＣＭＯＳ集積回路領域１０aに、ｎ−ＭＯＳ（n-channel Metal Oxide Semiconductor）トランジスタ１９を形成するためには、Ｐ（リン）のイオン注入を行う。
【００３９】
図１５に示すように、アンテナのコンデンサ２６の絶縁膜を形成するため、ＬＰ−ＣＶＤ法でＴＥＯＳ２１ｂを用いてＳｉ酸化膜ＳｉＯ２膜を形成する。また、ＣＭＯＳ集積回路１０aのソース・ドレイン電極のコンタクトホール２０およびアンテナのＰｏｌｙ−Ｓｉ電極１６ｃのコンデンサのコンタクトホール２０ｂを形成する。
【００４０】
図１６に示すように、ＣＭＯＳプロセスのＡｌ配線２９〜３３工程を使って、アンテナのスパイラルインダクタ２５および導電パターン３２およびパッド３２a領域を形成する。なお、該ボンディングワイヤインダクタＢは、従来のオンチップアンテナ１０ｂ形成の本質的な難しさを解決する役割を成している。即ち、半導体基板１１上にＣＭＯＳ集積回路１０aに加えてオンチップアンテナ１０ｂであるＬＣ共振器Ａを集積化する際には、設計・作製したコンデンサ２６、インダクタ２５特性に加えて寄生成分、特に寄生容量の発生を回避することが極めて難しく、かつその値を正しく評価・解析・設計することが困難な状況にある。このため、アンテナの周波数特性などが設計値と大幅にずれる。そこで、寄生成分の発生を前提にしたＬＣ共振器Ａの特性に該ボンディングワイヤインダクタＢの特性を合成することで、周波数の制御が可能でかつ優れた高周波特性を有するオンチップアンテナ１０ｂが実現できる。
【００４１】
図１７は第１の実施例の半導体装置１０のスパイラルインダクタ２５を示す平面図である。スパイラルインダクタ２５の巻き数は４．５ターン２９、各ターン２９の線幅は３０μｍ、線間隔は５μｍとした。
【００４２】
図１８は上記の平面図にＡ−Ａ面から見た断面図である。断面図に示すように、スパイラルインダクタ２５の一番内側のターン３８は、下層のＰｏｌｙ−Ｓｉ１６ｂを用いて、外側の配線３５に繋がれている。
【００４３】
図１９は第１の実施形態の半導体装置１０のコンデンサ２６を示す平面図である。三つのコンデンサ２６は並列に配置され、図２０に示すように、Ｐｏｌｙ−Ｓｉからなる下部電極１６ｃの半径は１５０μｍであり、Ａｌからなる上部電極３０の半径は１８０μｍとなっている。コンデンサ２６の絶縁体は０．５μｍ厚さのＳｉＯ２（ＴＥＯＳ）酸化膜２１ｂである。
【００４４】
図２１は第１の実施形態の半導体装置１０のボンディングワイヤインダクタＢを示す平面図である。ボンディングワイヤインダクタＢの導線パターン３２の線幅は３０μｍであり、導線パターン３２の間隔は３００μｍで設計した。
【００４５】
図２２は図２１におけるＣ−Ｃ面から見た断面図である。この断面図に示すように、導線パターン３２を直径３０μｍのワイヤ３４（Ａｕ）で結んで、ボンディングワイヤインダクタＢが構成される。
【００４６】
このようにして形成された半導体装置１０においては、ＣＭＯＳ集積回路領域１０ａとオンチップ・チューナブルアンテナ領域１０ｂにおいてＳｉＯ２（ＬＯＣＯＳ）層（第１の絶縁層）とＳｉＯ２（ＴＥＯＳ）（第２の絶縁層）とは共有されている。
【実施例２】
【００４７】
本発明の第２実施形態として、ＣＭＯＳ集積回路１０aのリングオシレータ型ＶＣＯと送信用オンチップ・チューナブルアンテナ１０ｂとして一体化プロセスで製造したユビキタス・マイクロセンサノードの例について説明する。
【００４８】
図２３に示すように、人間の体に装着するため、センサチップだけは超小型化することが必要不可欠であるが、まだ不十分なため実現できないので、これを可能にする送受信オンチップ・チューナブルアンテナ１０ｂが必要不可欠となっている。
【００４９】
本発明はセンサチップの半導体プロセスの製造後に、例えば送信用の所望周波数である３００ＭＨｚあるいは受信用の所望周波数８００ＭＨｚへ簡単に調整することが可能であることを特徴としたものである。
【００５０】
これによって、例えば動作周波数帯域８００ＭＨｚ携帯電話からの電波を本発明の受信用オンチップ・チューナブルアンテナ１０ｂ（受信用の周波数８００ＭＨｚ帯）で受信できることも可能になる。
【００５１】
この受信用の周波数８００ＭＨｚ帯を調整するためには、図２３に示すように、本発明で提供しているＬＣ共振器Ａ（終端をアースに接続）と隣接した５本のボンディングワイヤインダクタＢのオンチップ・チューナブルアンテナ１０ｂを用いて実現することが可能である。
【００５２】
このため、このオンチップ・チューナブルアンテナ１０ｂで受信した電力を、チップ上に別途設計・製作したワイヤレス給電・電源回路により電圧を発生させて、バッテリーレスでセンサチップを駆動することが可能になる。
【００５３】
図２４は、センサチップから３００ＭＨｚ帯の送信用オンチップ・チューナブルアンテナ１０ｂを通して電波が飛ばせたことを示している。
【００５４】
図２５及び図２６は、センサチップの信号を送信用オンチップ・チューナブルアンテナ１０ｂから発射されてきた電波を、受信用オンチップ・チューナブルアンテナ１０ｂで受信できたことを示している。
【実施例３】
【００５５】
本発明の第３実施例として、図２７及び図２８に示すＵＨＦ帯の電波を利用したキーレスエントリシステムの基板に内蔵するための「オンチップ・チューナブルアンテナ１０ｂ」をパッケージに実装した例について説明する。
【００５６】
キーレスエントリシステムにおいて、例えばＰＬＬ−ＩＣというＲＦ部品と本発明のオンチップ・チューナブルアンテナ１０ｂを同一基板上に実装するためには、該アンテナをＩＣ専用パッケージに実装すれば、はんだ付けなどで実現が可能になる。
【産業上の利用可能性】
【００５７】
本発明は、民間企業で現在実用化されているサイズで（本発明の約１０倍）、かつハイブリッド型の送受信装置で行われている評価基準に沿って、インピーダンス特性および電波特性を測定し、仕様を満たす特性を得ている。今後、自動車のスマートキーにおけるマイクロアンテナとして製品化される可能性がある。そのための製品サイズの要求である現行品の約１／１０という仕様は、現時点で満たしている。
【００５８】
本発明は、上記発明の実施の形態及び実施例の説明に何ら限定されるものではない。特許請求の範囲の記載を逸脱せず、当業者が容易に想到できる範囲で種々の変形態様も本発明に含まれる。
【符号の説明】
【００５９】
１０ 半導体装置
１０aＣＭＯＳ集積回路領域
１０b オンチップ・チューナブルアンテナ領域
１１ 半導体基板（ｎ 型 Ｓｉ(１００)）
１２ ｐ−ｗｅｌｌ領域
１３ ｎ−ＭＯＳのチャーネルストッパ
１４ ｐ−ＭＯＳのチャーネルストッパ
１５ ＳｉＯ２絶縁膜（ＣＭＯＳ酸化膜）
１５a ゲート絶縁膜（ＳｉＯ２）
１６ Ｐｏｌｙ−Ｓｉ膜
１６a ゲート電極(Ｐｏｌｙ−Ｓｉ)
１６b スパイラルインダクタのターン配線用Ｐｏｌｙ−Ｓｉ
１６c コンデンサのＰｏｌｙ−Ｓｉ下部電極
１７ レジスト
１８ ｐ−ＭＯＳのソース・ドレイン領域
１８a チャーネルストッパ(p+)
１９ ｎ−ＭＯＳのソース・ドレイン領域
１９a チャーネルストッパ(ｎ＋)
２０ ソース・ドレイン電極のコンタクトホール
２０a スパイラスインダクタのターン配線用コンタクトホール
２１ ＳｉＯ２絶縁膜（ＴＥＯＳ膜）
２１aスパイラルインダクタ領域におけるＳｉＯ２絶縁膜（ＴＥＯＳ膜）
２１b コンデンサ電極間のＳｉＯ２絶縁膜（ＴＥＯＳ膜）
２１c 側壁絶縁膜
２２ ｐ−ＭＯＳ及びｎ−ＭＯＳの配線
２３ ｐ−ＭＯＳトランジスタ
２４ ｎ−ＭＯＳトランジスタ
２５ ＬＣ共振器のスパイラルインダクタ
２６ ＬＣ共振器のコンデンサ
２７ ボンディングワイヤインダクタ
２８ ソース電極(Ａｌ)
２８aドレイン電極(Ａｌ)
２９ スパイラルインダクタのターン配線(Ａｌ)
２９a スパイラルインダクタの配線(Ａｌ)
３０ コンデンサの上部電極(Ａｌ)
３１ コンデンサのPoly-Si下部電極用Ａｌ
３２ ボンディングパッド間に予め製作したＡｌ配線
３２a ボンディングパッド
３３ オンチップアンテナ全体のグランド配線
３４ インダクタを構成するボンディングワイヤ（Ａｕ）
３５ スパイラルインダクタの外側配線(Ａｌ)
３６ コンデンサ電極
３７ アンテナの終端をアースに接続するためのワイヤ(Ａｕ)
３８ スパイラルインダクタの一番内側のターン（Ａｌ）
３９ コンデンサのＰｏｌｙ−Ｓｉ下部電極のコンタクトホール
４０ ＧＮＤ（グラウンド）に落すピン
４１ オンチップ・チューナブルアンテナに給電するピン
【特許請求の範囲】
【請求項１】
Ｓｉ半導体基板に対して第１のプロセスで形成される集積回路部及びアンテナ部を備える半導体装置において、該アンテナ部の周波数特性を調整する方法であって、
前記アンテナ部と前記集積回路部との間に非連続的な複数の導線パターンを前記第１のプロセスにおいて形成し、
前記第１のプロセスの終了後に、前記複数の導線パターンの一部又は全部を選択して、選択した前記導線パターンが直列的となるようにボンディングワイヤを懸架する周波数特性の調整方法。
【請求項２】
Ｓｉ半導体基板へ集積回路部とアンテナ部とを形成する第1のプロセスであって、前記集積回路部と前記アンテナ部との間に非連続的な複数の導線パターンを形成するステップを含む第1のプロセスと、
該第1のプロセス終了後に、前記複数の導線パターンの一部又は全部を選択して、選択した前記導線パターンが直列的になるようにボンディングワイヤを懸架する第２のプロセスと、を含む半導体装置の製造方法。
【請求項３】
Ｓｉ半導体基板と、
該Ｓｉ半導体基板に対して第１の絶縁膜を共有する集積回路部とアンテナ部とを備え、
前記アンテナ部はＬＣ共振回路を有し、
該ＬＣ共振回路の終端側はアースされ、
該ＬＣ共振回路と前記集積回路部との間には第２のインダクタが備えられ、
該第２のインダクタは前記第１の絶縁膜の上に形成された複数の非連続導線パターンと、該導線パターンの一部又は全部を直列的につなぐボンディングワイヤとを備える半導体装置。
【請求項４】
前記ボンディングワイヤは該ボンディングワイヤが接続される前記導線パターンより長い、ことを特徴とする請求項４に記載の半導体装置。
【請求項５】
前記導線パターンと前記ＬＣ共振回路とは同時に形成されたものである、ことを特徴とする請求項３又は４に記載の半導体装置。
【請求項６】
Ｓｉ半導体基板に対して第１のプロセスで形成される集積回路部及びアンテナ部を備える半導体装置において、該アンテナ部の周波数特性を調整する方法であって、
前記アンテナ部と前記集積回路部との間に第２のインダクタを前記第1のプロセス中に形成し、
前記第1のプロセス終了後に、前記第２のインダクタを分割して、分割した一部を前記アンテナ部と前記集積回路部とに連結する周波数特性の調整方法。
【請求項１】
Ｓｉ半導体基板に対して第１のプロセスで形成される集積回路部及びアンテナ部を備える半導体装置において、該アンテナ部の周波数特性を調整する方法であって、
前記アンテナ部と前記集積回路部との間に非連続的な複数の導線パターンを前記第１のプロセスにおいて形成し、
前記第１のプロセスの終了後に、前記複数の導線パターンの一部又は全部を選択して、選択した前記導線パターンが直列的となるようにボンディングワイヤを懸架する周波数特性の調整方法。
【請求項２】
Ｓｉ半導体基板へ集積回路部とアンテナ部とを形成する第1のプロセスであって、前記集積回路部と前記アンテナ部との間に非連続的な複数の導線パターンを形成するステップを含む第1のプロセスと、
該第1のプロセス終了後に、前記複数の導線パターンの一部又は全部を選択して、選択した前記導線パターンが直列的になるようにボンディングワイヤを懸架する第２のプロセスと、を含む半導体装置の製造方法。
【請求項３】
Ｓｉ半導体基板と、
該Ｓｉ半導体基板に対して第１の絶縁膜を共有する集積回路部とアンテナ部とを備え、
前記アンテナ部はＬＣ共振回路を有し、
該ＬＣ共振回路の終端側はアースされ、
該ＬＣ共振回路と前記集積回路部との間には第２のインダクタが備えられ、
該第２のインダクタは前記第１の絶縁膜の上に形成された複数の非連続導線パターンと、該導線パターンの一部又は全部を直列的につなぐボンディングワイヤとを備える半導体装置。
【請求項４】
前記ボンディングワイヤは該ボンディングワイヤが接続される前記導線パターンより長い、ことを特徴とする請求項４に記載の半導体装置。
【請求項５】
前記導線パターンと前記ＬＣ共振回路とは同時に形成されたものである、ことを特徴とする請求項３又は４に記載の半導体装置。
【請求項６】
Ｓｉ半導体基板に対して第１のプロセスで形成される集積回路部及びアンテナ部を備える半導体装置において、該アンテナ部の周波数特性を調整する方法であって、
前記アンテナ部と前記集積回路部との間に第２のインダクタを前記第1のプロセス中に形成し、
前記第1のプロセス終了後に、前記第２のインダクタを分割して、分割した一部を前記アンテナ部と前記集積回路部とに連結する周波数特性の調整方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【公開番号】特開２０１２−８００１６（Ｐ２０１２−８００１６Ａ）
【公開日】平成２４年４月１９日（２０１２．４．１９）
【国際特許分類】
【出願番号】特願２０１０−２２６０６２（Ｐ２０１０−２２６０６２）
【出願日】平成２２年１０月５日（２０１０．１０．５）
【出願人】（３０４０２７３４９）国立大学法人豊橋技術科学大学 (391)
【Ｆターム（参考）】
【公開日】平成２４年４月１９日（２０１２．４．１９）
【国際特許分類】
【出願日】平成２２年１０月５日（２０１０．１０．５）
【出願人】（３０４０２７３４９）国立大学法人豊橋技術科学大学 (391)
【Ｆターム（参考）】
[ Back to top ]