モータ制御用半導体装置
【課題】モータ制御用半導体装置に対するコンタクト用ピンからの影響を低減する
【解決手段】ホール素子１０２からの出力のオフセット電圧を取り除くオフセットキャンセル回路１０４に含まれるオシレータ回路１２と、オフセットキャンセル回路１０４からの出力信号を受けて、当該出力信号と基準信号とを比較して比較信号を生成して出力するコンパレータ回路１０６と、モータを駆動するための駆動信号を生成して出力する出力回路１１０と、モータの制御に関係しないテスト回路１１２と、を有し、オシレータ回路１２の回路パターン上、コンパレータ回路１０６の回路パターン上、及び、テスト回路１１２の回路パターン上のいずれか１つに重なるようにパルス幅変調信号の入出力パッドＰ１を形成する。
【解決手段】ホール素子１０２からの出力のオフセット電圧を取り除くオフセットキャンセル回路１０４に含まれるオシレータ回路１２と、オフセットキャンセル回路１０４からの出力信号を受けて、当該出力信号と基準信号とを比較して比較信号を生成して出力するコンパレータ回路１０６と、モータを駆動するための駆動信号を生成して出力する出力回路１１０と、モータの制御に関係しないテスト回路１１２と、を有し、オシレータ回路１２の回路パターン上、コンパレータ回路１０６の回路パターン上、及び、テスト回路１１２の回路パターン上のいずれか１つに重なるようにパルス幅変調信号の入出力パッドＰ１を形成する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ホール素子の出力に基づいてモータの駆動制御を行うモータ制御用半導体装置に関する。
【背景技術】
【０００２】
近年、デジタルスチルカメラやデジタルビデオカメラ等の撮像装置の手振れ補正処理や携帯電話のバイブレーション処理において、レンズ等の光学素子や振動素子の位置を検出するためにホール素子を用いて位置検出を行い、ホール素子の出力に基づいてモータを駆動して手振れ補正処理やバイブレーション機能を実現させるモータ制御用半導体装置が用いられている。
【０００３】
モータ制御用半導体装置１００は、図５の回路レイアウト図に示すように、ホール素子１０２、オフセットキャンセル回路１０４、コンパレータ回路１０６、出力制御回路１０８及び出力回路１１０を含んで構成される。また、図５に示すように、モータ制御には直接関係しないが、モータ制御用半導体装置１００の動作・特性を確認するためのテスト回路１１２を含んでもよい。
【０００４】
ここで、オフセットキャンセル回路１０４は、図６に示すように、ホール素子１０２に接続された増幅素子を含むオシレータ回路１２及び平均化回路１４を含み、ホール素子１０２の出力電圧に含まれるオフセット成分をキャンセルするために設けられる。ここで、ホール素子１０２は、抵抗Ｒ１〜Ｒ４を接続した等価回路で表している。
【０００５】
オシレータ回路１２は、モータ制御用半導体装置１００内部で使用される発振信号を発生させる回路を含む。また、オシレータ回路１２は、オペアンプ１２ａ，１２ｂを含んで構成される。オペアンプ１２ａは、非反転入力端子（＋）に入力される電圧を増幅して出力する。オペアンプ１２ｂは、非反転入力端子（＋）に入力される電圧を増幅して出力する。
【０００６】
平均化回路１４は、スイッチング素子Ｓ９〜Ｓ１９、コンデンサＣ１〜Ｃ４、オペアンプ１４ａ及び基準電圧発生回路１４ｂを含んで構成される。スイッチング素子Ｓ９〜Ｓ１９は、オペアンプ１２ａ，１２ｂの出力端子、コンデンサＣ１〜Ｃ４の端子、オペアンプ１４ａの入力端子のいずれかを相互に接続する。
【０００７】
スイッチング素子Ｓ１をオン及びスイッチング素子Ｓ６をオフすることによって抵抗Ｒ１，Ｒ２の接続点Ａに電源電圧Ｖｃｃを印加し、スイッチング素子Ｓ２をオン及びスイッチング素子Ｓ８をオフすることによって抵抗Ｒ３，Ｒ４の接続点Ｃを接地する。また、スイッチング素子Ｓ７をオン及びスイッチング素子Ｓ４をオフすることによって抵抗Ｒ１，Ｒ４の接続点Ｄをオペアンプ１２ｂの非反転入力端子（＋）に接続し、スイッチング素子Ｓ５をオン及びスイッチング素子Ｓ３をオフすることによって抵抗Ｒ２，Ｒ３の接続点Ｂをオペアンプ１２ａの非反転入力端子（＋）に接続する。また、スイッチング素子Ｓ９〜Ｓ１９のうちスイッチング素子Ｓ１３，Ｓ１４をオンし、その他をオフすることによって、オペアンプ１２ａの出力をコンデンサＣ１の正端子，オペアンプ１２ｂの出力をコンデンサＣ１の負端子に接続し、オペアンプ１２ａ，１２ｂの出力電圧によってコンデンサＣ１を充電する状態とする。
【０００８】
次に、スイッチング素子Ｓ６をオン及びスイッチング素子Ｓ１をオフすることによって抵抗Ｒ１，Ｒ２の接続点Ａをオペアンプ１２ａの非反転入力端子（＋）に接続し、スイッチング素子Ｓ８をオン及びスイッチング素子Ｓ２をオフすることによって抵抗Ｒ３，Ｒ４の接続点Ｃをオペアンプ１２ｂの非反転入力端子（＋）に接続する。また、スイッチング素子Ｓ４をオン及びスイッチング素子Ｓ７をオフすることによって抵抗Ｒ１，Ｒ４の接続点Ｄを接地し、スイッチング素子Ｓ３をオン及びスイッチング素子Ｓ５をオフすることによって抵抗Ｒ２，Ｒ３の接続点Ｂに電源電圧Ｖｃｃを印加する。また、スイッチング素子Ｓ９〜Ｓ１９のうちスイッチング素子Ｓ１５，Ｓ１６をオンし、その他をオフすることによって、オペアンプ１２ａの出力をコンデンサＣ２の負端子，オペアンプ１２ｂの出力をコンデンサＣ２の正端子に接続し、オペアンプ１２ａ，１２ｂの出力電圧によってコンデンサＣ２を充電する状態とする。
【０００９】
このようにホール素子１０２に流す電流の方向を変えるように電圧を印加する２つのモードを切り替え、ホール素子１０２の４端子について２方向（９０°）のホール電圧Ｖ１及びＶ２でコンデンサＣ１及びＣ２をそれぞれ充電する。充電電圧Ｖ１は、第１モードにおけるホール電圧Ｖｈａｌｌにオフセット電圧Ｖｏｆｆが加算された値となる。すなわち、充電電圧Ｖ１＝Ｖｈａｌｌ＋Ｖｏｆｆである。ホール素子１０２に流れる電流を９０°変化させると、ホール素子１０２のオフセット電圧Ｖｏｆｆは逆方向に発生するので、充電電圧Ｖ２は、第２モードにおけるホール電圧Ｖｈａｌｌからオフセット電圧Ｖｏｆｆを減算した値となる。すなわち、充電電圧Ｖ２＝Ｖｈａｌｌ−Ｖｏｆｆである。
【００１０】
出力状態では、スイッチング素子Ｓ１３〜Ｓ１６はオフして、オペアンプ１２ａ，１２ｂとコンデンサＣ１及びＣ２とは遮断する。また、スイッチング素子Ｓ１１，Ｓ１２，Ｓ１９をオンし、スイッチング素子Ｓ１８をオフすることによって、コンデンサＣ４を介してコンデンサＣ１及びＣ２の正端子を共通にオペアンプ１４ａの入力端子の一端に接続する。また、スイッチング素子Ｓ９，Ｓ１０をオンすることによって、コンデンサＣ１及びＣ２の負端子を共通にオペアンプ１４ａの入力端子の他端に接続する。オペアンプ１４ａの他端は、基準電圧発生回路１４ｂによって発生させたＶｒｅｆとされる。コンデンサＣ３の電荷消去用のスイッチング素子Ｓ１７もオフ状態とする。
【００１１】
このような出力状態とすることによって、コンデンサＣ１及びＣ２が並列に接続され、コンデンサＣ１及びＣ２に蓄えられていた電荷がコンデンサＣ１〜Ｃ４に再分配されて充電電圧Ｖ１及びＶ２が平均化される。これにより、ホール素子１０２の出力電圧のオフセット値Ｖｏｆｆがキャンセルされて出力電圧Ｖｏｕｔとして出力される。
【００１２】
コンパレータ回路１０６は、オフセットキャンセル回路１０４からの出力信号を基準電圧と比較し、比較結果を出力制御回路１０８へ出力する。出力制御回路１０８は、コンパレータ回路１０６からの比較結果を受けて、比較結果に応じてモータを駆動するための制御信号を生成して出力する。例えば、出力制御回路１０８は、コンパレータ回路１０６からの比較結果が一定回数以上連続して基準値より大きい場合にモータを所定回転角だけ回転させる制御信号を出力する。出力回路１１０は、出力制御回路１０８から制御信号を透けて、その制御信号に応じたモータの駆動信号を発生させる。出力回路１１０は、出力制御回路１０８から制御信号を受けて、実際にモータを駆動するための駆動信号を生成して出力する。モータは、出力回路１１０から駆動信号を受けて駆動される。
【発明の概要】
【発明が解決しようとする課題】
【００１３】
ところで、オフセットキャンセル回路１０４は、図６に示したように、キャパシタ要素が少ないオシレータ回路１２の部分と、キャパシタ要素を多数含む平均化回路１４の部分と、を備える。
【００１４】
一方、モータ制御用半導体装置１００は、半導体基板上にモノリシックに形成され、ウェハレベルパッケージ（ＷＬＰ：Ｗａｆｅｒ Ｌｅｖｅｌ Ｐａｃｋａｇｅ）として構成されることがある。ウェハレベルパッケージ（ＷＬＰ）では、半導体基板上に電子回路並びに絶縁層及び配線層を形成し、半導体基板上に形成された回路に対する入出力を行うために半田ボール等のコンタクト用ピンを半導体基板上に配置する。これにより、ボンドワイヤやインタポーザの接続なしにモータ制御用半導体装置１００をプリント基板等に実装することを可能にする。
【００１５】
このようなウェハレベルパッケージ（ＷＬＰ）を適用した場合、図７のピン配置図に示すように、半導体基板２０上に形成されたホール素子１０２、オフセットキャンセル回路１０４、コンパレータ回路１０６、出力制御回路１０８、出力回路１１０及びテスト回路１１２上に入出力用のピンＰ１〜Ｐ６が配置される。ピンＰ１〜Ｐ６は、それぞれパルス幅変調信号（ＰＷＭ）用、出力信号（ＶＯＵＴ１）用、出力信号（ＶＯＵＴ２）用、接地（ＧＮＤ）用、モータ制御用半導体装置１００のモード設定信号用、及び電源電圧（Ｖｃｃ）用である。
【００１６】
ここで、図７に示すように、ＰＷＭ信号用のピンＰ１をオフセットキャンセル回路１０４の平均化回路１４の部分に重なるように配置すると、平均化回路１４に多数含まれるキャパシタ要素がＰＷＭ信号の交流成分の影響を受け、平均化回路１４が正確に動作しなくなるおそれがある。
【課題を解決するための手段】
【００１７】
本発明の１つの態様は、ホール素子を含み、ホール素子からの出力に応じてモータの駆動制御を行うモータ制御用半導体装置であって、ホール素子からの出力のオフセット電圧を取り除くオフセットキャンセル回路に含まれるオシレータ回路と、オフセットキャンセル回路からの出力信号を受けて、当該出力信号と基準信号とを比較して比較信号を生成して出力するコンパレータ回路と、モータを駆動するための駆動信号を生成して出力する出力回路と、モータの制御に関係しないテスト回路と、を有し、オシレータ回路の回路パターン上、コンパレータ回路の回路パターン上、及び、テスト回路の回路パターン上のいずれか１つに重なるようにパルス幅変調信号の入出力パッドが形成されている、モータ制御用半導体装置である。
【発明の効果】
【００１８】
本発明によれば、モータ制御用半導体装置に対するコンタクト用ピンからの影響を低減することができる。
【図面の簡単な説明】
【００１９】
【図１】本発明の実施の形態におけるモータ制御用半導体装置のピン配置を示すレイアウト図である。
【図２】本発明の実施の形態のモータ制御用半導体装置の構成を示す断面図である。
【図３】本発明の実施の形態におけるモータ制御用半導体装置のピン配置を示すレイアウト図である。
【図４】本発明の実施の形態におけるモータ制御用半導体装置のピン配置を示すレイアウト図である。
【図５】モータ制御用半導体装置の回路配置を示すレイアウト図である。
【図６】オフセットキャンセル回路の構成を示す図である。
【図７】従来のモータ制御用半導体装置のピン配置を示すレイアウト図である。
【発明を実施するための形態】
【００２０】
図１は、本発明の実施の形態におけるモータ制御用半導体装置２００の回路及びピンの配置を示す図である。モータ制御用半導体装置２００は、従来のモータ制御用半導体装置１００と同様に、ホール素子１０２、オフセットキャンセル回路１０４、コンパレータ回路１０６、出力制御回路１０８及び出力回路１１０を含んで構成される。また、モータ制御には直接関係しないが、モータ制御用半導体装置２００の動作・特性を確認するためのテスト回路１１２を含む。
【００２１】
ホール素子１０２、オフセットキャンセル回路１０４、コンパレータ回路１０６、出力制御回路１０８、出力回路１１０及びテスト回路１１２の機能は従来のモータ制御用半導体装置１００と同様であるので説明を省略する。
【００２２】
本実施の形態におけるモータ制御用半導体装置２００は、ウェハレベルパッケージ（ＷＬＰ）として構成される。ウェハレベルパッケージ（ＷＬＰ）は、図２の断面図に示すように、半導体集積回路２２が形成された半導体基板２０上に半田ボール等のコンタクト用ピンを形成した構成を有する。半導体基板２０は、絶縁樹脂２４で覆われ、絶縁樹脂２４に開けられたコンタクトホールを介して半導体集積回路２２に接続される配線２６が形成される。配線２６は、絶縁樹脂２４上にコンタクト用ピンＰ１〜Ｐ６の位置まで延設される。さらに、封止樹脂２８で配線２６を覆い、コンタクト用ピンＰ１〜Ｐ６の位置に開けられたコンタクトホールを介して半田ボール等からなるコンタクト用ピンＰ１〜Ｐ６が配線２６に電気的に接続するように形成される。
【００２３】
本実施の形態におけるモータ制御用半導体装置２００では、ピンＰ１〜Ｐ６のうち交流成分を含むパルス幅変調信号（ＰＷＭ）用のピンＰ１が少なくともオフセットキャンセル回路１０４の回路パターン内ではオシレータ回路１２の回路パターン上以外の領域に配置されないようにする。すなわち、ＰＷＭ用のピンＰ１は、ホール素子１０２、オフセットキャンセル回路１０４のオシレータ回路１２、コンパレータ回路１０６、出力制御回路１０８、出力回路１１０及びテスト回路１１２の回路パターンのいずれかに重なる位置に配置することが好適である。ここで、ホール素子１０２への影響を考慮するとホール素子１０２の回路パターン上にはＰＷＭ用のピンＰ１を配置することは避けることが好ましく、出力制御回路１０８及び出力回路１１０の近傍には出力信号（ＶＯＵＴ１，ＶＯＵＴ２）用のピンＰ２及びＰ３を配置することが好ましい。これらを踏まえて、ＰＷＭ用のピンＰ１は、図１に示すように、オフセットキャンセル回路１０４に含まれるオシレータ回路１２の回路パターン上、図３に示すように、コンパレータ回路１０６の回路パターン上、又は、図４に示すように、テスト回路１１２の回路パターン上に配置することがより好適である。特に、テスト回路１１２の回路パターン上に配置した場合には、仮にＰＷＭ信号の交流成分の影響があるにしても、テスト回路１１２自体が動作中に使用されないので、オフセットキャンセル回路１０４の平均化回路１４が正確に動作しなくなる可能性をより確実に低減できる。なお、図１，３及び４において、ＰＷＭ用のピンＰ１，出力信号（ＶＯＵＴ１，ＶＯＵＴ２）用のピンＰ２及びＰ３以外の配置は適宜入れ替えてもよい。
【００２４】
このように、ＰＷＭ用のピンＰ１を配置することによって、オフセットキャンセル回路１０４の平均化回路１４に多数含まれるキャパシタ要素へのＰＷＭ信号の交流成分の影響が小さくなり、平均化回路１４が正確に動作しなくなる可能性を低減することができる。特に、ホール素子１０２を取り囲むように、オフセットキャンセル回路１０４、コンパレータ回路１０６、出力回路１１０及びテスト回路１１２を配置すると共に、ＰＷＭ用のピンＰ１をテスト回路１１２の回路パターン上に形成し、ピンＰ２〜Ｐ５をテスト回路１１２以外の回路パターン上に形成したことで、モータ制御用半導体装置２００の大型化（大面積化）を抑制しつつ、平均化回路１４へのＰＷＭ信号の影響を効果的に低減することができる。
【００２５】
なお、上記実施の形態では、オフセットキャンセル回路１０４にオシレータ回路１２の部分を含む構成としたが、オシレータ回路１２はモータの駆動制御を行うために用いることが可能なため、オフセットキャンセル回路１０４以外の回路領域に設けてもよい。また、上記実施の形態では、ＰＷＭ用のピンＰ１自体での例を示したが、ＰＷＭ用のピンＰ１に接続される配線２６（図２参照）を、オフセットキャンセル回路１０４に含まれるオシレータ回路１２の回路パターン上、コンパレータ回路１０６の回路パターン上、又は、テスト回路１１２の回路パターン上に配置した場合にも、同様の理由で上記した効果を享受することができる。
【符号の説明】
【００２６】
１２ オシレータ回路、１２ａ，１２ｂ オペアンプ、１４ 平均化回路、１４ａ オペアンプ、１４ｂ 基準電圧発生回路、２０ 半導体基板、２２ 半導体集積回路、２４ 絶縁樹脂、２６ 配線、２８ 封止樹脂、１００，２００ モータ制御用半導体装置、１０２ ホール素子、１０４ オフセットキャンセル回路、１０６ コンパレータ回路、１０８ 出力制御回路、１１０ 出力回路、１１２ テスト回路。
【技術分野】
【０００１】
本発明は、ホール素子の出力に基づいてモータの駆動制御を行うモータ制御用半導体装置に関する。
【背景技術】
【０００２】
近年、デジタルスチルカメラやデジタルビデオカメラ等の撮像装置の手振れ補正処理や携帯電話のバイブレーション処理において、レンズ等の光学素子や振動素子の位置を検出するためにホール素子を用いて位置検出を行い、ホール素子の出力に基づいてモータを駆動して手振れ補正処理やバイブレーション機能を実現させるモータ制御用半導体装置が用いられている。
【０００３】
モータ制御用半導体装置１００は、図５の回路レイアウト図に示すように、ホール素子１０２、オフセットキャンセル回路１０４、コンパレータ回路１０６、出力制御回路１０８及び出力回路１１０を含んで構成される。また、図５に示すように、モータ制御には直接関係しないが、モータ制御用半導体装置１００の動作・特性を確認するためのテスト回路１１２を含んでもよい。
【０００４】
ここで、オフセットキャンセル回路１０４は、図６に示すように、ホール素子１０２に接続された増幅素子を含むオシレータ回路１２及び平均化回路１４を含み、ホール素子１０２の出力電圧に含まれるオフセット成分をキャンセルするために設けられる。ここで、ホール素子１０２は、抵抗Ｒ１〜Ｒ４を接続した等価回路で表している。
【０００５】
オシレータ回路１２は、モータ制御用半導体装置１００内部で使用される発振信号を発生させる回路を含む。また、オシレータ回路１２は、オペアンプ１２ａ，１２ｂを含んで構成される。オペアンプ１２ａは、非反転入力端子（＋）に入力される電圧を増幅して出力する。オペアンプ１２ｂは、非反転入力端子（＋）に入力される電圧を増幅して出力する。
【０００６】
平均化回路１４は、スイッチング素子Ｓ９〜Ｓ１９、コンデンサＣ１〜Ｃ４、オペアンプ１４ａ及び基準電圧発生回路１４ｂを含んで構成される。スイッチング素子Ｓ９〜Ｓ１９は、オペアンプ１２ａ，１２ｂの出力端子、コンデンサＣ１〜Ｃ４の端子、オペアンプ１４ａの入力端子のいずれかを相互に接続する。
【０００７】
スイッチング素子Ｓ１をオン及びスイッチング素子Ｓ６をオフすることによって抵抗Ｒ１，Ｒ２の接続点Ａに電源電圧Ｖｃｃを印加し、スイッチング素子Ｓ２をオン及びスイッチング素子Ｓ８をオフすることによって抵抗Ｒ３，Ｒ４の接続点Ｃを接地する。また、スイッチング素子Ｓ７をオン及びスイッチング素子Ｓ４をオフすることによって抵抗Ｒ１，Ｒ４の接続点Ｄをオペアンプ１２ｂの非反転入力端子（＋）に接続し、スイッチング素子Ｓ５をオン及びスイッチング素子Ｓ３をオフすることによって抵抗Ｒ２，Ｒ３の接続点Ｂをオペアンプ１２ａの非反転入力端子（＋）に接続する。また、スイッチング素子Ｓ９〜Ｓ１９のうちスイッチング素子Ｓ１３，Ｓ１４をオンし、その他をオフすることによって、オペアンプ１２ａの出力をコンデンサＣ１の正端子，オペアンプ１２ｂの出力をコンデンサＣ１の負端子に接続し、オペアンプ１２ａ，１２ｂの出力電圧によってコンデンサＣ１を充電する状態とする。
【０００８】
次に、スイッチング素子Ｓ６をオン及びスイッチング素子Ｓ１をオフすることによって抵抗Ｒ１，Ｒ２の接続点Ａをオペアンプ１２ａの非反転入力端子（＋）に接続し、スイッチング素子Ｓ８をオン及びスイッチング素子Ｓ２をオフすることによって抵抗Ｒ３，Ｒ４の接続点Ｃをオペアンプ１２ｂの非反転入力端子（＋）に接続する。また、スイッチング素子Ｓ４をオン及びスイッチング素子Ｓ７をオフすることによって抵抗Ｒ１，Ｒ４の接続点Ｄを接地し、スイッチング素子Ｓ３をオン及びスイッチング素子Ｓ５をオフすることによって抵抗Ｒ２，Ｒ３の接続点Ｂに電源電圧Ｖｃｃを印加する。また、スイッチング素子Ｓ９〜Ｓ１９のうちスイッチング素子Ｓ１５，Ｓ１６をオンし、その他をオフすることによって、オペアンプ１２ａの出力をコンデンサＣ２の負端子，オペアンプ１２ｂの出力をコンデンサＣ２の正端子に接続し、オペアンプ１２ａ，１２ｂの出力電圧によってコンデンサＣ２を充電する状態とする。
【０００９】
このようにホール素子１０２に流す電流の方向を変えるように電圧を印加する２つのモードを切り替え、ホール素子１０２の４端子について２方向（９０°）のホール電圧Ｖ１及びＶ２でコンデンサＣ１及びＣ２をそれぞれ充電する。充電電圧Ｖ１は、第１モードにおけるホール電圧Ｖｈａｌｌにオフセット電圧Ｖｏｆｆが加算された値となる。すなわち、充電電圧Ｖ１＝Ｖｈａｌｌ＋Ｖｏｆｆである。ホール素子１０２に流れる電流を９０°変化させると、ホール素子１０２のオフセット電圧Ｖｏｆｆは逆方向に発生するので、充電電圧Ｖ２は、第２モードにおけるホール電圧Ｖｈａｌｌからオフセット電圧Ｖｏｆｆを減算した値となる。すなわち、充電電圧Ｖ２＝Ｖｈａｌｌ−Ｖｏｆｆである。
【００１０】
出力状態では、スイッチング素子Ｓ１３〜Ｓ１６はオフして、オペアンプ１２ａ，１２ｂとコンデンサＣ１及びＣ２とは遮断する。また、スイッチング素子Ｓ１１，Ｓ１２，Ｓ１９をオンし、スイッチング素子Ｓ１８をオフすることによって、コンデンサＣ４を介してコンデンサＣ１及びＣ２の正端子を共通にオペアンプ１４ａの入力端子の一端に接続する。また、スイッチング素子Ｓ９，Ｓ１０をオンすることによって、コンデンサＣ１及びＣ２の負端子を共通にオペアンプ１４ａの入力端子の他端に接続する。オペアンプ１４ａの他端は、基準電圧発生回路１４ｂによって発生させたＶｒｅｆとされる。コンデンサＣ３の電荷消去用のスイッチング素子Ｓ１７もオフ状態とする。
【００１１】
このような出力状態とすることによって、コンデンサＣ１及びＣ２が並列に接続され、コンデンサＣ１及びＣ２に蓄えられていた電荷がコンデンサＣ１〜Ｃ４に再分配されて充電電圧Ｖ１及びＶ２が平均化される。これにより、ホール素子１０２の出力電圧のオフセット値Ｖｏｆｆがキャンセルされて出力電圧Ｖｏｕｔとして出力される。
【００１２】
コンパレータ回路１０６は、オフセットキャンセル回路１０４からの出力信号を基準電圧と比較し、比較結果を出力制御回路１０８へ出力する。出力制御回路１０８は、コンパレータ回路１０６からの比較結果を受けて、比較結果に応じてモータを駆動するための制御信号を生成して出力する。例えば、出力制御回路１０８は、コンパレータ回路１０６からの比較結果が一定回数以上連続して基準値より大きい場合にモータを所定回転角だけ回転させる制御信号を出力する。出力回路１１０は、出力制御回路１０８から制御信号を透けて、その制御信号に応じたモータの駆動信号を発生させる。出力回路１１０は、出力制御回路１０８から制御信号を受けて、実際にモータを駆動するための駆動信号を生成して出力する。モータは、出力回路１１０から駆動信号を受けて駆動される。
【発明の概要】
【発明が解決しようとする課題】
【００１３】
ところで、オフセットキャンセル回路１０４は、図６に示したように、キャパシタ要素が少ないオシレータ回路１２の部分と、キャパシタ要素を多数含む平均化回路１４の部分と、を備える。
【００１４】
一方、モータ制御用半導体装置１００は、半導体基板上にモノリシックに形成され、ウェハレベルパッケージ（ＷＬＰ：Ｗａｆｅｒ Ｌｅｖｅｌ Ｐａｃｋａｇｅ）として構成されることがある。ウェハレベルパッケージ（ＷＬＰ）では、半導体基板上に電子回路並びに絶縁層及び配線層を形成し、半導体基板上に形成された回路に対する入出力を行うために半田ボール等のコンタクト用ピンを半導体基板上に配置する。これにより、ボンドワイヤやインタポーザの接続なしにモータ制御用半導体装置１００をプリント基板等に実装することを可能にする。
【００１５】
このようなウェハレベルパッケージ（ＷＬＰ）を適用した場合、図７のピン配置図に示すように、半導体基板２０上に形成されたホール素子１０２、オフセットキャンセル回路１０４、コンパレータ回路１０６、出力制御回路１０８、出力回路１１０及びテスト回路１１２上に入出力用のピンＰ１〜Ｐ６が配置される。ピンＰ１〜Ｐ６は、それぞれパルス幅変調信号（ＰＷＭ）用、出力信号（ＶＯＵＴ１）用、出力信号（ＶＯＵＴ２）用、接地（ＧＮＤ）用、モータ制御用半導体装置１００のモード設定信号用、及び電源電圧（Ｖｃｃ）用である。
【００１６】
ここで、図７に示すように、ＰＷＭ信号用のピンＰ１をオフセットキャンセル回路１０４の平均化回路１４の部分に重なるように配置すると、平均化回路１４に多数含まれるキャパシタ要素がＰＷＭ信号の交流成分の影響を受け、平均化回路１４が正確に動作しなくなるおそれがある。
【課題を解決するための手段】
【００１７】
本発明の１つの態様は、ホール素子を含み、ホール素子からの出力に応じてモータの駆動制御を行うモータ制御用半導体装置であって、ホール素子からの出力のオフセット電圧を取り除くオフセットキャンセル回路に含まれるオシレータ回路と、オフセットキャンセル回路からの出力信号を受けて、当該出力信号と基準信号とを比較して比較信号を生成して出力するコンパレータ回路と、モータを駆動するための駆動信号を生成して出力する出力回路と、モータの制御に関係しないテスト回路と、を有し、オシレータ回路の回路パターン上、コンパレータ回路の回路パターン上、及び、テスト回路の回路パターン上のいずれか１つに重なるようにパルス幅変調信号の入出力パッドが形成されている、モータ制御用半導体装置である。
【発明の効果】
【００１８】
本発明によれば、モータ制御用半導体装置に対するコンタクト用ピンからの影響を低減することができる。
【図面の簡単な説明】
【００１９】
【図１】本発明の実施の形態におけるモータ制御用半導体装置のピン配置を示すレイアウト図である。
【図２】本発明の実施の形態のモータ制御用半導体装置の構成を示す断面図である。
【図３】本発明の実施の形態におけるモータ制御用半導体装置のピン配置を示すレイアウト図である。
【図４】本発明の実施の形態におけるモータ制御用半導体装置のピン配置を示すレイアウト図である。
【図５】モータ制御用半導体装置の回路配置を示すレイアウト図である。
【図６】オフセットキャンセル回路の構成を示す図である。
【図７】従来のモータ制御用半導体装置のピン配置を示すレイアウト図である。
【発明を実施するための形態】
【００２０】
図１は、本発明の実施の形態におけるモータ制御用半導体装置２００の回路及びピンの配置を示す図である。モータ制御用半導体装置２００は、従来のモータ制御用半導体装置１００と同様に、ホール素子１０２、オフセットキャンセル回路１０４、コンパレータ回路１０６、出力制御回路１０８及び出力回路１１０を含んで構成される。また、モータ制御には直接関係しないが、モータ制御用半導体装置２００の動作・特性を確認するためのテスト回路１１２を含む。
【００２１】
ホール素子１０２、オフセットキャンセル回路１０４、コンパレータ回路１０６、出力制御回路１０８、出力回路１１０及びテスト回路１１２の機能は従来のモータ制御用半導体装置１００と同様であるので説明を省略する。
【００２２】
本実施の形態におけるモータ制御用半導体装置２００は、ウェハレベルパッケージ（ＷＬＰ）として構成される。ウェハレベルパッケージ（ＷＬＰ）は、図２の断面図に示すように、半導体集積回路２２が形成された半導体基板２０上に半田ボール等のコンタクト用ピンを形成した構成を有する。半導体基板２０は、絶縁樹脂２４で覆われ、絶縁樹脂２４に開けられたコンタクトホールを介して半導体集積回路２２に接続される配線２６が形成される。配線２６は、絶縁樹脂２４上にコンタクト用ピンＰ１〜Ｐ６の位置まで延設される。さらに、封止樹脂２８で配線２６を覆い、コンタクト用ピンＰ１〜Ｐ６の位置に開けられたコンタクトホールを介して半田ボール等からなるコンタクト用ピンＰ１〜Ｐ６が配線２６に電気的に接続するように形成される。
【００２３】
本実施の形態におけるモータ制御用半導体装置２００では、ピンＰ１〜Ｐ６のうち交流成分を含むパルス幅変調信号（ＰＷＭ）用のピンＰ１が少なくともオフセットキャンセル回路１０４の回路パターン内ではオシレータ回路１２の回路パターン上以外の領域に配置されないようにする。すなわち、ＰＷＭ用のピンＰ１は、ホール素子１０２、オフセットキャンセル回路１０４のオシレータ回路１２、コンパレータ回路１０６、出力制御回路１０８、出力回路１１０及びテスト回路１１２の回路パターンのいずれかに重なる位置に配置することが好適である。ここで、ホール素子１０２への影響を考慮するとホール素子１０２の回路パターン上にはＰＷＭ用のピンＰ１を配置することは避けることが好ましく、出力制御回路１０８及び出力回路１１０の近傍には出力信号（ＶＯＵＴ１，ＶＯＵＴ２）用のピンＰ２及びＰ３を配置することが好ましい。これらを踏まえて、ＰＷＭ用のピンＰ１は、図１に示すように、オフセットキャンセル回路１０４に含まれるオシレータ回路１２の回路パターン上、図３に示すように、コンパレータ回路１０６の回路パターン上、又は、図４に示すように、テスト回路１１２の回路パターン上に配置することがより好適である。特に、テスト回路１１２の回路パターン上に配置した場合には、仮にＰＷＭ信号の交流成分の影響があるにしても、テスト回路１１２自体が動作中に使用されないので、オフセットキャンセル回路１０４の平均化回路１４が正確に動作しなくなる可能性をより確実に低減できる。なお、図１，３及び４において、ＰＷＭ用のピンＰ１，出力信号（ＶＯＵＴ１，ＶＯＵＴ２）用のピンＰ２及びＰ３以外の配置は適宜入れ替えてもよい。
【００２４】
このように、ＰＷＭ用のピンＰ１を配置することによって、オフセットキャンセル回路１０４の平均化回路１４に多数含まれるキャパシタ要素へのＰＷＭ信号の交流成分の影響が小さくなり、平均化回路１４が正確に動作しなくなる可能性を低減することができる。特に、ホール素子１０２を取り囲むように、オフセットキャンセル回路１０４、コンパレータ回路１０６、出力回路１１０及びテスト回路１１２を配置すると共に、ＰＷＭ用のピンＰ１をテスト回路１１２の回路パターン上に形成し、ピンＰ２〜Ｐ５をテスト回路１１２以外の回路パターン上に形成したことで、モータ制御用半導体装置２００の大型化（大面積化）を抑制しつつ、平均化回路１４へのＰＷＭ信号の影響を効果的に低減することができる。
【００２５】
なお、上記実施の形態では、オフセットキャンセル回路１０４にオシレータ回路１２の部分を含む構成としたが、オシレータ回路１２はモータの駆動制御を行うために用いることが可能なため、オフセットキャンセル回路１０４以外の回路領域に設けてもよい。また、上記実施の形態では、ＰＷＭ用のピンＰ１自体での例を示したが、ＰＷＭ用のピンＰ１に接続される配線２６（図２参照）を、オフセットキャンセル回路１０４に含まれるオシレータ回路１２の回路パターン上、コンパレータ回路１０６の回路パターン上、又は、テスト回路１１２の回路パターン上に配置した場合にも、同様の理由で上記した効果を享受することができる。
【符号の説明】
【００２６】
１２ オシレータ回路、１２ａ，１２ｂ オペアンプ、１４ 平均化回路、１４ａ オペアンプ、１４ｂ 基準電圧発生回路、２０ 半導体基板、２２ 半導体集積回路、２４ 絶縁樹脂、２６ 配線、２８ 封止樹脂、１００，２００ モータ制御用半導体装置、１０２ ホール素子、１０４ オフセットキャンセル回路、１０６ コンパレータ回路、１０８ 出力制御回路、１１０ 出力回路、１１２ テスト回路。
【特許請求の範囲】
【請求項１】
ホール素子を含み、前記ホール素子からの出力に応じてモータの駆動制御を行うモータ制御用半導体装置であって、
前記ホール素子からの出力のオフセット電圧を取り除くオフセットキャンセル回路に含まれるオシレータ回路と、前記オフセットキャンセル回路からの出力信号を受けて、当該出力信号と基準信号とを比較して比較信号を生成して出力するコンパレータ回路と、前記モータを駆動するための駆動信号を生成して出力する出力回路と、前記モータの制御に関係しないテスト回路と、を有し、
前記オシレータ回路の回路パターン上、前記コンパレータ回路の回路パターン上、及び、前記テスト回路の回路パターン上のいずれか１つに重なるようにパルス幅変調信号の入出力パッドが形成されていることを特徴とするモータ制御用半導体装置。
【請求項２】
請求項１に記載のモータ制御用半導体装置であって、
基板上に形成された前記ホール素子を取り囲むように、前記基板上に前記オフセットキャンセル回路、前記コンパレータ回路、前記出力回路、及び、前記テスト回路が配置され、
前記パルス幅変調信号の入出力パッドは、前記テスト回路の回路パターン上に形成され、
接地用のパッド、電源電圧用のパッド、モード設定信号用のパッド、及び、出力信号用のパッドは、前記テスト回路以外の回路パターン上に形成されていることを特徴とするモータ制御用半導体装置。
【請求項３】
請求項１又は２に記載のモータ制御用半導体装置であって、
前記ホール素子、前記オフセットキャンセル回路、前記コンパレータ回路及び前記テスト回路が形成された半導体ウェハ上に封止樹脂を介して前記パルス幅変調信号の入出力パッドを形成したウェハレベルパッケージが適用されていることを特徴とするモータ制御用半導体装置。
【請求項１】
ホール素子を含み、前記ホール素子からの出力に応じてモータの駆動制御を行うモータ制御用半導体装置であって、
前記ホール素子からの出力のオフセット電圧を取り除くオフセットキャンセル回路に含まれるオシレータ回路と、前記オフセットキャンセル回路からの出力信号を受けて、当該出力信号と基準信号とを比較して比較信号を生成して出力するコンパレータ回路と、前記モータを駆動するための駆動信号を生成して出力する出力回路と、前記モータの制御に関係しないテスト回路と、を有し、
前記オシレータ回路の回路パターン上、前記コンパレータ回路の回路パターン上、及び、前記テスト回路の回路パターン上のいずれか１つに重なるようにパルス幅変調信号の入出力パッドが形成されていることを特徴とするモータ制御用半導体装置。
【請求項２】
請求項１に記載のモータ制御用半導体装置であって、
基板上に形成された前記ホール素子を取り囲むように、前記基板上に前記オフセットキャンセル回路、前記コンパレータ回路、前記出力回路、及び、前記テスト回路が配置され、
前記パルス幅変調信号の入出力パッドは、前記テスト回路の回路パターン上に形成され、
接地用のパッド、電源電圧用のパッド、モード設定信号用のパッド、及び、出力信号用のパッドは、前記テスト回路以外の回路パターン上に形成されていることを特徴とするモータ制御用半導体装置。
【請求項３】
請求項１又は２に記載のモータ制御用半導体装置であって、
前記ホール素子、前記オフセットキャンセル回路、前記コンパレータ回路及び前記テスト回路が形成された半導体ウェハ上に封止樹脂を介して前記パルス幅変調信号の入出力パッドを形成したウェハレベルパッケージが適用されていることを特徴とするモータ制御用半導体装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開２０１２−５４３３９（Ｐ２０１２−５４３３９Ａ）
【公開日】平成２４年３月１５日（２０１２．３．１５）
【国際特許分類】
【出願番号】特願２０１０−１９４５４９（Ｐ２０１０−１９４５４９）
【出願日】平成２２年８月３１日（２０１０．８．３１）
【出願人】（３１１００３７４３）オンセミコンダクター・トレーディング・リミテッド (166)
【Ｆターム（参考）】
【公開日】平成２４年３月１５日（２０１２．３．１５）
【国際特許分類】
【出願日】平成２２年８月３１日（２０１０．８．３１）
【出願人】（３１１００３７４３）オンセミコンダクター・トレーディング・リミテッド (166)
【Ｆターム（参考）】
[ Back to top ]