【課題】ＭＩＭ構造の容量素子を有する半導体装置において、容量素子の信頼性を向上させることのできる技術を提供する。
【解決手段】下部電極ＤＥと、容量絶縁膜ＣＥＬと、上部電極ＵＥとからなる容量素子において、下部電極ＤＥを、半導体基板１の主面上の絶縁膜に形成された電極溝１７ａの内部に埋め込まれた金属膜によって構成し、上部電極ＵＥを、ＴｉＮ膜（下層金属膜）２２と、ＴｉＮ膜（下層金属膜）２２上に形成されたＴｉ膜（キャップ金属膜）２３との積層膜によって構成する。 （もっと読む）

【課題】マイクロトランス素子を小型化することと、マイクロトランス素子の特性を確保することとを両立する。
【解決手段】 トランス素子は、第１導電型の半導体層を備えた半導体基板と、第１導電型の半導体層の表面側に設けられた第２導電型の半導体層からなる半導体層コイルと、半導体層コイルと並列に接続されており、半導体層コイルのコイル配線間の第１導電型の半導体層に形成されたトレンチと、トレンチ内面に設けられたトレンチ絶縁膜と、そのトレンチ絶縁膜によって被覆されている導電層有するトレンチコイルと、第１導電型の半導体層の表面側に設けられ、半導体層コイルおよびトレンチコイルを被覆するコイル絶縁層と、コイル絶縁層の表面に設けられており、半導体層コイルおよびトレンチコイルと対向している金属層コイルとを備えている。並列接続された半導体層コイルとトレンチコイルによって、第１コイルの抵抗が低減し、トランス素子の小型化と特性確保を両立できる。 （もっと読む）

【課題】装置に固有な所望の情報を、新たな製造工程を増やさず容易に記録することができる半導体装置を提供する。
【解決手段】第１面に複数の第１電極端子１１を備える第１装置１０と、第１面と向かい合う第２面に、複数の第２電極端子２１を備える第２装置２０と、複数の第１電極端子１１と複数の第２電極端子２１との間に配置され、情報を記録する記録部３０とを具備する。記録部３０は、複数の第１電極端子１１に含まれる第３電極端子１１ａと、複数の第２電極端子２１に含まれる第４電極端子２１ａとを電気的に接続する導通部３１と、複数の第１電極端子１１に含まれる第５電極端子１１ｂと、複数の第２電極端子２１に含まれる第６電極端子２１ｂとに接触し、第５電極端子１１ｂと第６電極端子２１ｂとの電気的な接続を阻害する高抵抗部３２とを備える。 （もっと読む）

【課題】絶縁層上の半導体層に形成された部分空乏型のトランジスターにおいて、高いＯＮ／ＯＦＦ比と、安定動作を同時に実現できるようにした半導体装置を提供する。
【解決手段】絶縁層上の半導体層に形成された部分空乏型の第１トランジスターと、前記半導体層に形成された第２トランジスターと、前記半導体層に形成された第３トランジスターと、を備え、前記第１トランジスターは、第１導電型の第１ソース又は第１ドレインを有し、前記第２トランジスターは、第１導電型の第２ソース又は第２ドレインを有し、前記第３トランジスターは、第２導電型の第３ソース又は第３ドレインを有し、前記第１ソース又は第１ドレインの一方と、前記第２ソース又は第２ドレインの一方とが電気的に接続され、前記第２ソース又は第２ドレインの他方と、前記第１トランジスターのボディ領域と、前記第３ソース又は第３ドレインの一方とが互いに電気的に接続されている。 （もっと読む）

【課題】ｄｖ／ｄｔサージにより、寄生容量を充放電する変位電流の発生を抑制できる半導体装置の製造方法及び半導体装置を提供する。
【解決手段】低電位基準回路部ＬＶ、高電位基準回路部ＨＶ、レベルシフト回路部ＬＳを形成したＳＯＩ基板の半導体層の主面上にサポート部材を貼り付け、支持基板を除去する。次いで、回路部と対向するように絶縁部材を半導体層の裏面上に固定した後、サポート部材を剥がす工程と、チップ内にＬＶ，ＨＶ，ＬＳが含まれるように絶縁部材の固定された半導体層をダイシングする工程を経る。そして、サポート部材を剥がし、チップ化した半導体層を、絶縁部材を挟んで、第１のリードがＬＶと、第２のリードがＨＶと対向するように、第１リード及び第２リード上に固定するとともに、第１のリードとＬＶにおける第１の電位が印加される部位を電気的に接続し、第２のリードとＨＶにおける第２の電位が印加される部位を電気的に接続する。 （もっと読む）

【課題】良好な電気的特性を有する半導体装置及びその設計方法並びに半導体装置の製造方法を提供する。
【解決手段】第１のトランジスタが形成される第１の活性領域のパターンと、第２のトランジスタが形成される第２の活性領域のパターンとを配置するステップＳ２と、第１の活性領域及び第２の活性領域と交差するゲート配線のパターンを配置するステップＳ３と、第１の活性領域とゲート配線とが重なり合う領域である第１の領域を抽出するステップＳ４と、第１の活性領域を含む領域上に、圧縮応力膜のパターンを配置するステップＳ５とを有し、第２の活性領域を含む領域上に、圧縮応力膜に隣接する引っ張り応力膜のパターンを配置するステップＳ６とをコンピュータに実行させることにより、半導体装置のレイアウトパターンを取得する工程を有し、圧縮応力膜のパターンを配置するステップでは、第１の領域の縁部の位置に基づいて、圧縮応力膜のパターンの縁部の位置が設定される。 （もっと読む）

【課題】バンドギャップが狭い高誘電率膜を用いたキャパシタにおいて、リーク電流を低減するとともに、製造コストを削減することができる半導体装置及び半導体装置の製造方法を提供する。
【解決手段】ウエハ２上に形成された下部電極としてのＴｉＮ膜１００と、ＴｉＮ膜１００上に形成された第１の高誘電率絶縁膜としてのＨｆＯ_２膜１１０と、ＨｆＯ_２膜１１０上に形成され、ＨｆＯ_２膜１１０のバンドギャップよりも狭いバンドギャップを有する第２の高誘電率絶縁膜としてのＴｉＯ_２膜１２０と、ＴｉＯ_２膜１２０上に形成され、非貴金属であって４．８ｅＶよりも高い仕事関数を有する上部電極膜としてのＣｏ膜１３０と、により構成されている。 （もっと読む）

【課題】基準電圧を調整する回路を構成する抵抗素子を有するフラッシュ記憶素子である半導体装置及びその製造方法を提供する。
【解決手段】フラッシュ記憶素子である半導体装置の製造方法は、半導体基板上にトレンチを定義する鋳型パターンＭＬＤＰを形成し、鋳型パターンＭＬＤＰ上にトレンチを横切る抵抗パターンＲＰを形成し、抵抗パターンＲＰ上に互いに離隔された第１及び第２導電パターン２１０、２２０を形成し、第１及び第２導電パターン２１０、２２０に各々接続する第１及び第２配線ＵＬ１，ＵＬ２を形成する段階を有し、第１及び第２導電パターンＵＬ１，ＵＬ２は鋳型パターンＭＬＤＰの上部に各々形成される。 （もっと読む）

【課題】外部から印加される電源電圧の仕様に対応した、半導体装置の製造方法を提供する。
【解決手段】チャネルイオン注入工程、ゲート酸化膜形成工程、および、ゲート電極パターニング工程の少なくとも１つの工程を、外部から第１の電源電圧が供給されて動作する第１の半導体装置を製造する場合には第１の電源電圧で動作する素子を形成する工程で行い、外部から第２の電源電圧が供給されて動作する第２の半導体装置を製造する場合には第２の電源電圧で動作する素子を形成する工程で行い、また、第１の半導体装置の製造の場合と第２の半導体装置の製造の場合とで少なくとも拡散領域形成工程を共通に行うものである。 （もっと読む）

【課題】レーザートリミングによって除去される金属配線を有した半導体装置において、金属配線の下層の素子分離領域においてクラックの発生を抑止する。
【解決手段】例えばＰ型の半導体基板１０には、Ｎ−型の半導体層１１と隣接するＰ＋型の素子分離領域１２と、それを覆うＬＯＣＯＳ絶縁膜１３が形成されている。これらは第１の層間絶縁膜２１に覆われている。第１の層間絶縁膜２１上には、ヒューズ配線として、並行して延びる金属配線２３Ａ，２３Ｂ，２３Ｃが形成されている。第１の層間絶縁膜２１の貫通孔２１ＴＨ内には、タングステン等からなる高融点金属層２２が形成されている。この高融点金属層２２は、レーザートリミングの際に生じる余分な熱を吸収するため、第１の層間絶縁膜２１にクラックが生じにくくなる。 （もっと読む）

【課題】レーザートリミングによって除去されるポリシリコン層を有した半導体装置において、ポリシリコン層を覆う層間絶縁膜の開口部の広がりを抑止する。
【解決手段】例えばＰ型の半導体基板１０には、Ｎ−型の半導体層１１と隣接するＰ＋型の素子分離領域１２が形成されている。素子分離領域１２を覆うＬＯＣＯＳ絶縁膜１３上には、ヒューズ配線として複数のポリシリコン層１５Ａ，１５Ｂ，１５Ｃが形成されている。これらのヒューズ配線は層間絶縁膜１６に覆われており、層間絶縁膜１６に設けられた貫通孔１６ＴＨには、タングステン等からなる高融点金属層１７が形成されている。この高融点金属層１７は、レーザートリミングの際に生じる余分な熱を吸収するため、層間絶縁膜１６の開口部１６Ａの広がりを抑えることができる。 （もっと読む）

【課題】
電子装置とその製造方法を提供する。
【解決手段】
電子装置は、ガラス基板と、少なくとも一つの開口を有し、ガラス基板上に設置されるパターン化半導体基板と、第一導電層と第二導電層を有し、第一導電層が、パターン化半導体基板とガラス基板間に設置される少なくとも一つの受動素子と、からなる。 （もっと読む）

【課題】抵抗値を精度よく容易に設定可能な構造の抵抗素子を有する電子デバイスを実現する。
【解決手段】半導体等の基板に形成された積層構造における絶縁層間の導電膜配置階層の１つに、抵抗素子の抵抗値を規定する抵抗膜（金属薄膜１１）が配置されている。この金属薄膜１１は、２種類以上の抵抗率をもつ。この金属薄膜１１は、望ましくは、抵抗率が異なる複数の面領域（高抵抗面領域ＲＨと低抵抗面領域ＲＬ１,ＲＬ２）をもつ複抵抗領域型の金属薄膜１１Ｗである。 （もっと読む）

【課題】ヒューズ用開口部からガードリング外への水分等の伝達をより強固に防止する。
【解決手段】下地絶縁膜３上に第１シリコン膜パターンからなるシリコンヒューズとシリコン配線パターン７が形成されている。第１シリコン膜パターンとは別途形成された第２シリコン膜パターンからなり、上方から見てヒューズ５の周囲を取り囲み、一部分がシリコン配線パターン７上を跨いで下地絶縁膜上に環状に形成されたシリコンガードリング１１が形成されている。シリコンガードリング１１と交差している部分のシリコン配線パターン７表面にシリコン表面絶縁膜９が形成されている。シリコン配線パターン７とシリコンガードリング１１はシリコン表面絶縁膜９により互いに絶縁されている。シリコンガードリング１１上に金属材料からなる環状のガードリング１７，１９，２５，２７が上方から見てヒューズ５の周囲を取り囲んで形成されている。 （もっと読む）

【課題】高誘電率を有する誘電体膜の製造方法を提供する。
【解決手段】薄いシリコン酸化膜を形成したＳｉ基板上に、ＨｆＮ／Ｈｆ積層膜を形成し、アニール処理によりＨｆ、Ｓｉ、Ｏ、Ｎの混合物からなる金属酸窒化物とする誘電体膜の製造する。（１）ＥＯＴの低減が可能であり、（２）リーク電流がＪｇ＝１．０Ｅ−１Ａ／ｃｍ^２以下に低減され、（３）固定電荷の発生によるヒステリシスが抑制され、（４）７００℃以上の熱処理を行ってもＥＯＴの増加が無く耐熱性に優れる。 （もっと読む）

【課題】簡易な構成でリーク電流の抑制された電子素子及びその製造方法を提供する。
【解決手段】基板上に設けられ、Ｍｏ−Ｎｂ合金から構成された第１の電極と、前記第１の電極上に配置された絶縁膜と、前記第１の電極に対して少なくとも前記絶縁膜を介して配置された第２の電極と、を備えた電子素子とする。 （もっと読む）

【課題】金属薄膜抵抗体を備えた半導体装置において、金属薄膜抵抗体の抵抗値及び配線パターンとの接触抵抗の安定化を実現する。
【解決手段】下地絶縁膜５上に、金属薄膜抵抗体２３の両端部の形成予定領域に対応して配線パターン１１を形成する。配線パターン１１上を含む下地絶縁膜５上に平坦化された絶縁膜１９を形成する。平坦化された絶縁膜１９に、金属薄膜抵抗体２３の両端部の形成予定領域及び配線パターン１１に対応して接続孔２１を形成する。接続孔２１内を含み絶縁膜１９に対してＡｒスパッタエッチング技術によりエッチング処理を施して、接続孔２１の内壁にサイドウォール２２を形成するとともに、接続孔２１の上端部２１ａをテーパー形状にする。接続孔２１内及び絶縁膜１９上に金属薄膜抵抗体２３を形成するための金属薄膜を形成する。接続孔２１にも金属薄膜を残存させるように金属薄膜をパターニングして金属薄膜抵抗体２３を形成する。 （もっと読む）

【課題】半導体素子の温度を迅速に、且つ感度よく検出できる温度検出用ダイオードを備えた半導体装置を提供することである。
【解決手段】本発明にかかる半導体装置は、半導体層１ａに形成された半導体素子と、半導体層１ａが有する凹部１１に絶縁膜５ａを介して形成された温度検出用のダイオード７と、を備える。半導体素子は、半導体素子の表面に設けられ、且つ半導体素子の出力を取り出す出力パッドＳＰを有し、ダイオード７は、半導体素子の平面視において、出力パッドＳＰの周囲に配置されている。 （もっと読む）

【課題】被保護素子部、保護素子部及び周辺トランジスタ部を備える半導体装置において、周辺トランジスタ部のゲート絶縁膜と該ゲート絶縁膜よりも膜厚が薄い保護素子部の界面絶縁膜とを同一の工程において形成できるようにする。
【解決手段】半導体基板１の上に、被保護素子用ゲート絶縁膜２を形成し、保護素子部に形成された被保護素子用ゲート絶縁膜２の一部を除去して、開口部１４を形成し、半導体基板１の上部に開口部１４を通して不純物を注入して、保護素子部にダイオードを形成し、ダイオードの上部に酸化抑制材を注入して、酸化抑制層９を形成し、半導体基板１における周辺トランジスタ部の少なくとも一部とを露出し、露出した半導体基板１の上にゲート絶縁膜１１を形成すると共に、酸化抑制層９の上に界面絶縁膜１２を形成し、被保護素子用ゲート絶縁膜２、ゲート絶縁膜１１及び界面絶縁膜１２の上にゲート電極１３を形成する。 （もっと読む）

【課題】高速動作が可能で、しかも可逆的に安定した書き換え特性を有し、半導体製造プロセスと親和性の高い不揮発性記憶素子およびその製造方法、並びにその不揮発性記憶素子を用いた不揮発性半導体装置の提供を目的とする。
【解決手段】第1電極１０３と、第２電極１０５と、第１電極１０３と第２電極１０４との間に介在させ、両電極１０３，１０５間に与えられる電気的信号に基づいて可逆的に抵抗値が変化する抵抗変化層１０４とを備えている。この抵抗変化層１０４は少なくともハフニウム酸化物を含み、当該ハフニウム酸化物をＨｆＯ_ｘと表した場合に、０．９＜ｘ＜１．６を満足するように抵抗変化層１０４が構成されている。 （もっと読む）