半導体装置の製造方法
【課題】外部から印加される電源電圧の仕様に対応した、半導体装置の製造方法を提供する。
【解決手段】チャネルイオン注入工程、ゲート酸化膜形成工程、および、ゲート電極パターニング工程の少なくとも1つの工程を、外部から第1の電源電圧が供給されて動作する第1の半導体装置を製造する場合には第1の電源電圧で動作する素子を形成する工程で行い、外部から第2の電源電圧が供給されて動作する第2の半導体装置を製造する場合には第2の電源電圧で動作する素子を形成する工程で行い、また、第1の半導体装置の製造の場合と第2の半導体装置の製造の場合とで少なくとも拡散領域形成工程を共通に行うものである。
【解決手段】チャネルイオン注入工程、ゲート酸化膜形成工程、および、ゲート電極パターニング工程の少なくとも1つの工程を、外部から第1の電源電圧が供給されて動作する第1の半導体装置を製造する場合には第1の電源電圧で動作する素子を形成する工程で行い、外部から第2の電源電圧が供給されて動作する第2の半導体装置を製造する場合には第2の電源電圧で動作する素子を形成する工程で行い、また、第1の半導体装置の製造の場合と第2の半導体装置の製造の場合とで少なくとも拡散領域形成工程を共通に行うものである。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体装置の製造方法、特に、電源電圧仕様に対応した半導体装置の製造方法に関する。
【背景技術】
【0002】
近年、半導体プロセス等の進展により、より低電圧で動作可能な半導体装置が開発されており、その結果、様々な電源電圧で動作する半導体装置が存在するようになってきた。これに伴って、個々の半導体装置は複数の電源電圧で動作する他の半導体装置と接続されることを想定して製造されることが、必要とされている。このように、複数の電源電圧で動作する他の半導体装置と接続されることを想定した半導体装置は、例えば、特開2003−218674号公報(以下、特許文献1と称する)に記載されている。
【0003】
ところで、複数の電源電圧で動作する半導体装置と接続されることを想定した半導体装置の製造では、複数の電源電圧のそれぞれに応じた電源電圧で動作する出力回路を有する半導体装置を製造する必要がある。このような半導体装置の製造方法としては、例えば、異なる電源電圧で動作する出力回路を備える半導体装置をそれぞれ個別に設計し、さらに、それぞれ個別の工程で製造する方法がある。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開2003−218674号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
しかしながら、出力回路の電源電圧だけが異なる、具体的には、出力回路を構成するトランジスタの特性だけが異なる、複数の半導体装置をそれぞれ個別に設計して製造した場合、半導体装置の開発コストや製造コストが増加してしまうという問題がある。
【0006】
また、他の方法として、複数の電源電圧のそれぞれに応じた電源電圧で動作する複数の出力回路を1つの半導体装置内に形成し、要求される複数の電源電圧に応じて配線工程で切り替えるワイヤオプションという方法もある。しかし、この方法では、不要となる出力回路を1つの半導体装置内に形成しておく必要があるため、半導体装置の面積が大きくなるという問題がある。特に、出力回路のトランジスタは、外部配線やその先に接続された外部装置を駆動するために大きな電流駆動能力が必要なため、そのサイズが大きく、半導体装置の面積をより大きくしてしまう。
【課題を解決するための手段】
【0007】
本発明の半導体装置の製造方法は、チャネルイオン注入工程、ゲート酸化膜形成工程、および、ゲート電極パターニング工程の少なくとも1つの工程を、外部から第1の電源電圧が供給されて動作する第1の半導体装置を製造する場合には第1の電源電圧で動作する素子を形成する工程で行い、外部から第2の電源電圧が供給されて動作する第2の半導体装置を製造する場合には第2の電源電圧で動作する素子を形成する工程で行い、また、第1の半導体装置の製造の場合と第2の半導体装置の製造の場合とで少なくとも拡散領域形成工程を共通に行うものである。
【0008】
第1および第2の半導体装置のそれぞれを製造する際、少なくとも拡散領域形成工程を共通にし、上記3つの工程のうち少なくとも1つの工程を、外部から供給される電源電圧で動作する素子を形成する工程で行えばよいので、製造プロセスが複雑にならなくて済み、また、異なる電源電圧で動作する複数の回路を1つの半導体装置に作り込む必要がなくなる。
【発明の効果】
【0009】
本発明によれば、開発コストや製造コストの増加を抑制するとともに、半導体装置の面積が増大することを抑制できる。
【図面の簡単な説明】
【0010】
【図1】本実施形態の半導体記憶装置の一構成例を示すブロック図である。
【図2】本実施形態における、半導体記憶装置の製造方法の手順を示すフローチャートである。
【図3】拡散領域形成工程を説明するための、半導体記憶装置の平面図および断面図である。
【図4A】VDD=1.8V仕様の半導体記憶装置において、チャネルイオン注入工程を説明するための断面図である。
【図4B】VDD=1.5V仕様の半導体記憶装置において、チャネルイオン注入工程を説明するための断面図である。
【図5】ゲートトレンチ形成工程を説明するための、半導体記憶装置の平面図および断面図である。
【図6A】VDD=1.8V仕様の半導体記憶装置において、ゲート酸化膜形成工程を説明するための平面図および断面図である。
【図6B】VDD=1.5V仕様の半導体記憶装置において、ゲート酸化膜形成工程を説明するための平面図および断面図である。
【図7A】VDD=1.8V仕様の半導体記憶装置において、ゲート材料積層/イオン注入工程を説明するための平面図および断面図である。
【図7B】VDD=1.5V仕様の半導体記憶装置において、ゲート材料積層/イオン注入工程を説明するための平面図および断面図である。
【図8A】VDD=1.8V仕様の半導体記憶装置において、ゲート電極パターニング工程を説明するための平面図および断面図である。
【図8B】VDD=1.5V仕様の半導体記憶装置において、ゲート電極パターニング工程を説明するための平面図および断面図である。
【図9A】VDD=1.8V仕様の半導体記憶装置において、ソース/ドレイン形成工程を説明するための平面図および断面図である。
【図9B】VDD=1.5V仕様の半導体記憶装置において、ソース/ドレイン形成工程を説明するための平面図および断面図である。
【図10A】VDD=1.8V仕様の半導体記憶装置において、コンタクト形成工程を説明するための平面図および断面図である。
【図10B】VDD=1.5V仕様の半導体記憶装置において、コンタクト形成工程を説明するための平面図および断面図である。
【図11A】VDD=1.8V仕様の電源電圧依存素子における、ゲート電極とコンタクトとの位置関係を示す模式図である。
【図11B】VDD=1.5V仕様の電源電圧依存素子における、ゲート電極とコンタクトとの位置関係を示す模式図である。
【図11C】VDD=1.8V仕様およびVDD=1.5V仕様の両方に共通な素子における、ゲート電極とコンタクトとの位置関係を示す模式図である。
【図12A】トランジスタのゲート幅が長い場合の平面図である。
【図12B】図12Aに示したトランジスタの断面図である。
【図13A】図12Aに示したトランジスタよりもゲート幅が短い場合のトランジスタの平面図である。
【図13B】図13Aに示したトランジスタの断面図である。
【発明を実施するための形態】
【0011】
本実施形態の半導体装置の構成を説明する。本実施形態では、半導体装置がDRAM(Dynamic Random Access Memory)に代表される半導体記憶装置の場合とする。
【0012】
図1は本実施形態の半導体記憶装置の一構成例を示すブロック図である。図1に示すように、半導体記憶装置1は、メモリセルアレイ10と、入力回路20と、内部電源発生回路30と、リード/ライトコントロール回路40と、データ入出力回路I/O1〜I/O8とを有する。
【0013】
メモリセルアレイ20には、複数のメモリセル(不図示)が設けられている。メモリセルアレイ20に設けられた複数のメモリセルは、外部から印加される電源電圧の仕様に依存しない素子である共通素子で形成されている。メモリセルアレイ20はリード/ライトコントロール回路40と接続されており、メモリセルアレイ20の各メモリセルは、リード/ライトコントロール回路40を介して内部電源発生回路30から内部電源電圧の供給を受ける。
【0014】
入力回路20は、コマンド/アドレス入力回路21およびクロック入力回路22を有する。コマンド/アドレス入力回路21およびクロック入力回路22のそれぞれは、外部から印加される電源電圧である外部電源電圧(VDD)が供給され、外部の接地電位である外部接地電位(VSS)が供給される。これらの回路は、外部電源電圧で動作するので、外部電源電圧に対応した素子である電源電圧依存素子が設けられている。
【0015】
コマンド/アドレス入力回路21は、リード/ライトコントロール回路40と接続され、外部から入力されるコマンド信号(CMD)とアドレス信号(ADD)をリード/ライトコントロール回路40に出力する。クロック入力回路22は、リード/ライトコントロール回路40と接続され、外部から入力されるクロック信号(CK)、クロック信号の逆符号の電位の信号(/CK)およびクロックイネーブル信号(CKE)をリード/ライトコントロール回路40に出力する。
【0016】
内部電源発生回路30は、外部電源電圧が供給され、外部接地電位が供給される。内部電源発生回路30には、外部電源電圧で動作する電源電圧依存素子が設けられている。内部電源発生回路30は、並列に設けられた内部電源電圧(VDD_in)線32および内部接地電位(VSS_in)線33を介してリード/ライトコントロール回路40と接続されている。内部電源発生回路30は、外部電源電圧を内部電源電圧に変換し、内部電源電圧線32および内部接地電位線33を介してリード/ライトコントロール回路40に内部電源電圧を供給する。
【0017】
図1に示すように、内部電源電圧線32および内部接地電位線33の間には、内部電源電圧用補償容量31が設けられている。内部電源電圧用補償容量31は、共通素子で形成されている。
【0018】
データ入出力回路I/O1およびデータ入出力回路I/O2のそれぞれは、VDDQ1線42およびVSSQ1線43と接続されている。データ入出力回路I/O1は、VDDQ1線42を介して外部電源電圧が供給され、VSSQ1線43を介して外部接地電位が供給される。データ入出力回路I/O1には、外部電源電圧で動作する電源電圧依存素子が設けられている。データ入出力回路I/O1は、外部から受信するデータDQ1をリード/ライトコントロール回路40に送信し、また、リード/ライトコントロール回路40から受信するデータDQ1を外部に出力する。なお、他のデータ入出力回路I/O2〜I/O8のそれぞれは、データ入出力回路I/O1と同様な構成であるため、その詳細な説明を省略する。
【0019】
リード/ライトコントロール回路40には、内部電源発生回路30から供給される内部電源電圧で動作する共通素子が設けられている。リード/ライトコントロール回路40は、アドレス信号にしたがって、メモリセルアレイ10の複数のメモリセルのうち1つを選択する。そして、リード/ライトコントロール回路40は、コマンド信号にしたがって、データ入出力回路から受信したデータをメモリセルに書き込む、または、メモリセルから読み出したデータをデータ入出力回路に送信する。
【0020】
図1に示すように、データ入出力回路に外部電源電圧を供給するためのVDDQ線とデータ入出力回路に外部接地電位を供給するためのVSSQ線との間に、外部電源電圧用補償容量が設けられている。外部電源電圧用補償容量は、電源電圧依存素子で形成されている。図1は、VDDQ1線421およびVSSQ1線431の間に外部電源電圧用補償容量41が設けられ、VDDQ1線424およびVSSQ1線434の間に外部電源電圧用補償容量41が設けられていることを示している。VDDQ線およびVSSQ線からなる、他の組み合わせについても、図1に示す構成と同様に、外部電源電圧用補償容量41が設けられており、その構成を図に示すことを省略している。
【0021】
次に、上述の電源電圧依存素子について説明する。
【0022】
電源電圧依存素子がMOS(Metal Oxide Semiconductor)トランジスタである場合、電源電圧依存素子は、ゲート酸化膜の膜厚、ゲート電極のゲート長Lg、ゲート電極のゲート幅Wg、および、チャネルの不純物濃度のうち、少なくとも1つのパラメータが外部電源電圧の仕様に応じて設定される。電源電圧依存素子がMOS容量である場合、電源電圧依存素子は、容量酸化膜の膜厚、ゲート電極のパターンの面積、および、拡散層のチャネルの不純物濃度のうち、少なくとも1つのパラメータが外部電源電圧の仕様に応じて設定される。以下では、説明を簡単にするために、特にことわらない限り、電源電圧依存素子がMOSトランジスタ(以下では、単にトランジスタと称する)の場合で説明する。
【0023】
上述したように、入力回路20、データ入出力回路I/O1〜I/O8、内部電源発生回路30、および外部電源電圧用補償容量41は、外部電源電圧が直接に印加される。そのため、これらの回路と容量は、上記パラメータのうち少なくとも1つを外部電源電圧の仕様に合わせて設定することで、仕様特性の範囲で安定して動作することが可能となる。
【0024】
次に、上述の共通素子について説明する。
【0025】
共通素子がトランジスタである場合、共通素子は、外部電源電圧の仕様によらず、ゲート酸化膜の膜厚、ゲート長Lg、ゲート幅Wg、および、チャネルの不純物濃度の各パラメータが共通に設定されている。共通素子がMOS容量である場合、容量酸化膜の膜厚、ゲート電極のパターンの面積、および、拡散層のチャネルの不純物濃度の各パラメータが共通に設定されている。以下では、説明を簡単にするために、特にことわらない限り、共通素子がトランジスタの場合で説明する。本実施形態の共通素子は、ゲート酸化膜の膜厚が厚い素子とゲート酸化膜の膜厚が薄い素子の2種類がある。
【0026】
上述したように、メモリセルアレイ10、リード/ライトコントロール回路40、および内部電源電圧用補償容量31は、外部電源電圧が直接に印加されないので、外部電源電圧に依存しない共通素子が用いられる。メモリセルアレイ10、およびリード/ライトコントロール回路40には、ゲート酸化膜の膜厚が薄い共通素子が用いられる。一方、内部電源電圧用補償容量31には、内部電源発生回路30が生成する内部電源電圧に応じて、ゲート酸化膜の膜厚が厚い共通素子、または、ゲート酸化膜の膜厚が薄い共通素子が用いられる。
【0027】
次に、外部電源電圧の仕様に合わせた、半導体記憶装置の製造方法を説明する。本実施形態では、2種類の外部電源電圧(VDD)の場合で説明する。2種類の外部電源電圧を、VDD=1.8VとVDD=1.5Vとする。
【0028】
図2は、本実施形態における、半導体記憶装置の製造方法の手順を示すフローチャートである。図2では、電源電圧依存素子および共通素子の形成に関連する主要な工程を示し、これらの素子を形成した後の工程の説明を省略している。
【0029】
図2に示すように、拡散領域形成工程、ゲートトレンチ形成工程、ゲート材料積層/イオン注入工程、ソース/ドレイン形成工程、およびコンタクト形成工程は、外部電源電圧の仕様によらず、共通の処理が行われる。チャネルイオン注入工程、ゲート酸化膜形成工程、および、ゲート電極パターニング工程のそれぞれには、外部電源電圧の仕様に応じた処理が予め準備されている。
【0030】
VDD=1.8V仕様の製造プロセスを基本にして、VDD=1.5V仕様の半導体記憶装置を作製する場合、チャネルイオン注入工程、ゲート酸化膜形成工程およびゲート電極パターニング工程の3つの工程のうち、少なくとも1つの工程において、VDD=1.5V仕様の処理を選択すればよい。これら3つの工程のうち、2つ以上の工程で、VDD=1.5V仕様の処理を選択してもよい。
【0031】
その反対に、VDD=1.5V仕様の製造プロセスを基本にして、VDD=1.8V仕様の半導体記憶装置を作製する場合、外部電源電圧の仕様に応じた処理が設けられた3つの工程のうち、少なくとも1つの工程において、VDD=1.8V仕様の処理を選択すればよい。これら3つの工程のうち、2つ以上の工程で、VDD=1.8V仕様の処理を選択してもよい。
【0032】
なお、本実施形態の半導体記憶装置では、トレンチゲートのMOS容量を含む構成であるため、図2に示すフローチャートにゲートトレンチ形成工程が含まれているが、トレンチゲートを設けない半導体記憶装置の場合には、ゲートトレンチ形成工程を省略してよい。
【0033】
次に、図2に示した手順の各工程について詳しく説明する。図3から図10Bは図2に示した手順の各工程における、半導体記憶装置の平面と断面を示す模式図である。
【0034】
ここでは、チャネルイオン注入工程、ゲート酸化膜形成工程およびゲート電極パターニング工程の3つの工程を全てVDD=1.8V仕様で処理した場合と、これら3つの工程を全てVDD=1.5V仕様で処理した場合の2通りを並行して説明する。それぞれの図に、共通素子と電源電圧依存素子の平面と断面を示す。
【0035】
共通素子は、外部電源電圧の仕様に関係なく、ゲート酸化膜の膜厚が薄い共通素子101と、ゲート酸化膜の膜厚が厚い共通素子102の2種類がある。共通素子101および共通素子102はトランジスタである。VDD=1.8V仕様の半導体記憶装置では、ゲート酸化膜の膜厚が厚い電源電圧依存素子103、104が用いられる。電源電圧依存素子103はトランジスタであり、電源電圧依存素子104はMOS容量である。MOS容量は、図1に示した外部電源電圧用補償容量41として機能する。
【0036】
VDD=1.5V仕様の半導体記憶装置では、ゲート酸化膜の膜厚が薄い電源電圧依存素子105、106が用いられる。電源電圧依存素子105はトランジスタであり、電源電圧依存素子106はMOS容量である。MOS容量は、図1に示した外部電源電圧用補償容量41として機能する。
【0037】
はじめに、図2に示した拡散領域形成工程について説明する。図3は拡散領域形成工程を説明するための、半導体記憶装置の平面図および断面図である。
【0038】
図3に示す工程は、トランジスタの形成領域となる拡散領域50を形成する工程であり、共通素子と電源電圧依存素子の両方に共通である。図3は、拡散領域形成後の半導体記憶装置の平面と断面を示している。ここでは、基板の表面近傍にSTI(Shallow Trench Isolation)を形成することで、STIに囲まれた拡散領域50が形成されている。拡散領域50は、予め導電性不純物が拡散された基板を区分けした領域であってもよく、基板表面から所定の深さまで導電性不純物を拡散させたウェルを区分けした領域であってもよい。拡散領域50は、素子形成領域に相当する。なお、拡散領域形成工程はSTI形成工程とも呼ばれている。
【0039】
続いて、図2に示したチャネルイオン注入工程について説明する。図4Aおよび図4Bはチャネルイオン注入工程を説明するための、半導体記憶装置の断面図である。なお、この工程においては、パターニング処理が行われず、半導体記憶装置の平面形状は図3に示す平面と同様であるため、平面図を省略している。
【0040】
図4AはVDD=1.8V仕様の半導体記憶装置のチャネルイオン注入工程を示し、図4BはVDD=1.5V仕様の半導体記憶装置のチャネルイオン注入工程を示す。図4Aおよび図4Bの実線の矢印と破線の矢印は、チャネルの不純物の注入量が異なることを示している。ゲート酸化膜が厚い素子の形成領域に注入する不純物の量とゲート酸化膜が薄い素子の形成領域に注入する不純物の量が異なっている。
【0041】
ここで、トランジスタのゲート酸化膜の膜厚および閾値電圧とチャネル濃度との関係について簡単に説明する。
【0042】
ゲート酸化膜の膜厚が厚いトランジスタとゲート酸化膜の膜厚が薄いトランジスタに同じ注入量でチャネルイオン注入を行う。この場合、拡散層表面近傍のチャネル濃度は同等になるが、閾値電圧は、ゲート酸化膜の膜厚が厚いトランジスタの方がゲート酸化膜の膜厚が薄いトランジスタよりも大きくなる。これら2種類のトランジスタの閾値電圧を同等にするには、チャネルの不純物の注入量を、ゲート酸化膜の膜厚が薄いトランジスタよりもゲート酸化膜の膜厚が厚いトランジスタの方を多くすればよい。
【0043】
図4Aと図4Bは、外部電源電圧の大きさによらず、ゲート酸化膜の膜厚が厚いトランジスタとゲート酸化膜の膜厚が薄いトランジスタとが同等の閾値電圧になるように、ゲート酸化膜の膜厚によって不純物の注入量を変えていることを示している。
【0044】
本実施形態のように、素子形成領域毎にチャネル濃度が異なるようにしたい場合、不純物を注入しない領域を覆うレジストマスクを使って、イオン注入を複数回行う。例えば、図4Aにおいて、共通素子102、電源電圧依存素子103、104のチャネル濃度を共通素子101よりも高くする場合を説明する。共通素子101に注入したい量の不純物をこれら全ての素子形成領域に注入する。続いて、少なくとも共通素子101の素子形成領域をレジストマスクで覆って、共通素子102、電源電圧依存素子103、104の素子形成領域に残りの注入量の不純物注入を行う。
【0045】
このようにして、トランジスタのゲート酸化膜の膜厚、閾値電圧およびチャネル濃度の関係を予め求め、トランジスタ毎に目標の閾値電圧が得られるように不純物の注入量を設定してチャネルイオン注入工程を制御すれば、外部電源電圧の仕様に合わせた閾値電圧の素子を形成することが可能となる。
【0046】
図5はゲートトレンチ形成工程を説明するための、半導体記憶装置の平面図および断面図である。ゲートトレンチ形成工程は、VDD=1.8V仕様とVDD=1.5V仕様で共通であるため、それぞれの仕様に対応した図を示すことを省略している。
【0047】
電源電圧依存素子104、106の形成領域の表面にトレンチを形成する処理は、VDD=1.8V仕様とVDD=1.5V仕様の両方に共通である。図5に示すように、電源電圧依存素子104、106の形成領域の表面を選択的にエッチングしてトレンチ55を形成する。
【0048】
次に、ゲート酸化膜形成工程について説明する。
【0049】
図6Aおよび図6Bはゲート酸化膜形成工程を説明するための、半導体記憶装置の平面図および断面図である。図6AはVDD=1.8V仕様の半導体記憶装置のゲート酸化膜形成工程を示し、図6BはVDD=1.5V仕様の半導体記憶装置のゲート酸化膜形成工程を示す。
【0050】
薄膜および厚膜のゲート酸化膜を、次のようにして、2段階の酸化処理で形成する。以下では、膜厚の薄いゲート酸化膜を形成する領域を薄膜形成領域と称し、膜厚の厚いゲート酸化膜を形成する領域を厚膜形成領域と称する。はじめに、第1段階の熱酸化処理を行って、薄膜形成領域と厚膜形成領域の両方の表面に薄膜の酸化膜を形成する。続いて、薄膜形成領域を酸化防止マスクで覆った後、第2段階の熱酸化処理を行って厚膜形成領域の表面に形成された酸化膜の膜厚を厚くする。その後、酸化防止マスクを除去する。酸化防止マスクは、例えば、Si3N4膜である。
【0051】
VDD=1.8V仕様の半導体記憶装置とVDD=1.5V仕様の半導体記憶装置とでは、第2段階の熱酸化処理を行う前に、酸化防止マスクで覆う領域が異なっている。図6AのVDD=1.8V仕様の場合には、第1の熱酸化処理の後、共通素子101の形成領域を酸化防止マスクで覆って第2の熱酸化処理を行っている。図6BのVDD=1.5V仕様の場合には、第1の熱酸化処理の後、共通素子101、電源電圧依存素子105、106の形成領域を酸化防止マスクで覆って第2の熱酸化処理を行っている。
【0052】
外部からゲート電極に印加される電圧が大きいほど、ゲート電極および拡散領域間の絶縁性耐圧のためにもゲート酸化膜の膜厚は厚い方が望ましい。また、チャネル濃度が同じであれば、ゲート酸化膜の膜厚が厚いほど、閾値電圧は大きくなる。さらに、ゲート酸化膜の膜厚が異なると、トランジスタのI(電流)−V(電圧)特性も異なる。トランジスタ毎に目標のI−V特性および閾値電圧が得られるようにゲート酸化膜形成工程を制御すれば、外部電源電圧の仕様に合わせた電気特性の素子を形成することが可能となる。
【0053】
図7Aおよび図7Bは、ゲート材料積層/イオン注入工程を説明するための、半導体記憶装置の平面図および断面図である。図7AはVDD=1.8V仕様の半導体記憶装置のゲート材料積層/イオン注入工程を示し、図7BはVDD=1.5V仕様の半導体記憶装置のゲート材料積層/イオン注入工程を示す。
【0054】
各素子のゲート電極の元になる導電性膜を形成する処理は、VDD=1.8V仕様とVDD=1.5V仕様の両方に共通である。図7Aおよび図7Bに示すように、ゲート材料61を所定の膜厚でゲート酸化膜上に形成する。ゲート材料61は、例えば、ポリシリコン膜である。ポリシリコン膜の形成方法として、例えば、CVD(Chemical Vapor Deposition)法がある。ゲート材料61をゲート酸化膜上に形成した後、イオン注入処理により導電性不純物をゲート材料61に導入する。図に示す矢印は不純物イオンの注入を表している。その後の熱処理で、導電性不純物はゲート材料61に拡散する。
【0055】
続いて、ゲート電極パターニング工程について説明する。
【0056】
図8Aおよび図8Bはゲート電極パターニング工程を説明するための、半導体記憶装置の平面図および断面図である。図8AはVDD=1.8V仕様の半導体記憶装置のゲート電極パターニング工程を示し、図8BはVDD=1.5V仕様の半導体記憶装置のゲート電極パターニング工程を示す。
【0057】
図7Aおよび図7Bに示したゲート材料61の上にレジストを塗布し、続いて、フォトマスクのパターンをレジストに転写してレジストマスクを形成する。そして、レジストマスクの上からゲート材料61に対してエッチングを行うことで、図8Aおよび図8Bに示すゲート電極71を形成する。
【0058】
この工程では、ゲート電極パターンが描画されたフォトマスクを予め複数種用意し、複数種のフォトマスクから、外部電源電圧の仕様に合わせてフォトマスクを選択する。その後の処理は、上述したように、外部電源電圧の仕様によらず、共通である。以下に、フォトマスクに描画されたゲート電極のパターンとトランジスタの電気特性の関係について説明する。
【0059】
ゲート電極のゲート長Lgとゲート幅Wgを、図8Aに示す電源電圧依存素子103を例にして説明する。ゲート長Lgは、トランジスタがオンしたときにソース電極およびドレイン電極間にチャネル電流が流れる方向のゲート電極パターンの長さである。ゲート長Wgは、ゲート酸化膜を介して拡散領域を覆うパターンのうち、ゲート長Lgと垂直方向の長さである。
【0060】
ゲート長Lgが短いほど、また、ゲート幅Wgが長いほど、トランジスタの閾値電圧は低くなる。また、ゲート長Lgおよびゲート幅Wgの少なくとも一方が異なると、トランジスタのI−V特性が異なる。
【0061】
本実施形態では、VDD=1.8V仕様の場合には、図8Aに示すように、各素子のゲート幅Wgの長さを共通にし、共通素子101のゲート長Lgを共通素子102、電源電圧依存素子103、104よりも短くしている。VDD=1.5V仕様の場合、図8Bに示すように、VDD=1.8V仕様と同様に各素子のゲート幅Wgの長さを共通にしているが、共通素子102および電源電圧依存素子106のゲート長Lgを共通素子101および電源電圧素子105よりも長くしている。VDD=1.8V仕様の電源電圧依存素子103とVDD=1.5V仕様の電源電圧依存素子105とで、ゲート電極のゲート長Lgが異なるようにしている。
【0062】
なお、MOS容量である電源電圧依存素子104、106は、VDD=1.8V仕様とVDD=1.5V仕様とでゲート長Lgを変更してもよいが、設定したゲート長Lgが長いので、本実施形態のように、外部電源電圧の仕様に合わせてゲート長Lgを変更することを実施しなくてもよい。
【0063】
図9Aおよび図9Bはソース/ドレイン形成工程を説明するための、半導体記憶装置の平面図および断面図である。図9AはVDD=1.8V仕様の半導体記憶装置のソース/ドレイン形成工程を示し、図9BはVDD=1.5V仕様の半導体記憶装置のソース/ドレイン形成工程を示す。
【0064】
トランジスタのソース電極とドレイン電極を形成する処理は、VDD=1.8V仕様とVDD=1.5V仕様の両方に共通である。図8Aおよび図8Bに示したゲート電極パターニング工程の後、ゲート電極71をマスクにして拡散領域に、導電性不純物のイオン注入を行う。その後の熱処理で、導電性不純物は拡散層表面から深い方に拡散し、図9Aおよび図9Bに示すように、ソース電極75およびドレイン電極76が形成される。
【0065】
図10Aおよび図10Bはコンタクト形成工程を説明するための、半導体記憶装置の平面図および断面図である。図10AはVDD=1.8V仕様の半導体記憶装置のコンタクト形成工程を示し、図10BはVDD=1.5V仕様の半導体記憶装置のコンタクト形成工程を示す。
【0066】
ソース電極およびドレイン電極のそれぞれにコンタクトを形成する工程は、VDD=1.8V仕様とVDD=1.5V仕様の両方に共通である。図9Aおよび図9Bに示したソース/ドレイン形成工程の後、基板表面に層間絶縁膜82を形成する。続いて、層間絶縁膜82を選択的にエッチングしてコンタクトパターンの開口を形成し、その開口に導電性材料を埋め込んで、図10Aおよび図10Bに示すように、コンタクト81を形成する。その後の工程の詳細な説明を省略する。
【0067】
図10Aおよび図10Bを見ると、共通素子102などの、ゲート長Lgの長い素子において、ゲート電極とコンタクトの絶縁性が確保されているのがわかる。以下に、外部電源電圧の仕様に合わせてゲート長Lgを変更しても、ゲート電極とコンタクトの絶縁性を確保する方法を説明する。
【0068】
図11Aから図11Cはゲート電極とコンタクトとの位置関係を示す模式図である。図11AはVDD=1.8V仕様の電源電圧依存素子の平面および断面であり、図11BはVDD=1.5V仕様の電源電圧依存素子の平面および断面であり、図11Cは電源電圧の仕様に依存しない共通素子の平面および断面である。図11Aから図11Cでは、素子分離部をフィールド酸化膜で表しているが、STIでもよい。
【0069】
図11Aは、平面図に示す線分AA'の部分の断面を示す。図11Bは、平面図に示す線分BB'の部分の断面を示す。図11Cは、平面図に示す線分CC'の部分の断面を示す。
【0070】
ゲート電極とコンタクトとの間隔について、VDD=1.5V仕様の電源電圧依存素子と共通素子を比較してみる。図11Bおよび図11Cを見比べると、電源電圧依存素子のゲート電極71bとコンタクト81との間隔Sbは、共通素子のゲート電極71cとコンタクト81との間隔Scよりも広くなっている。これは、電源電圧依存素子では、電源電圧に応じてゲート長Lgが長くなることを考慮して、ゲート長Lgが長くなってもゲート電極とコンタクトが接触しないように、ゲート電極とコンタクトとの間隔を広めにとっているためである。
【0071】
図11Aに示す電源電圧依存素子を見てわかるように、図11Aの電源電圧依存素子のゲート長Lgは、図11Bに示す電源電圧依存素子よりも長いが、ゲート電極71aとコンタクト81との間にスペースSaが確保され、ゲート電極71aとコンタクト81が電気的に絶縁している。
【0072】
次に、ゲート電極パターニング工程で、ゲート電極のゲート幅Wgを変更する方法の一例を説明する。図12Aおよび図12Bは、ゲート幅が長い場合の平面図および断面図である。図12Bは、図12Aに示す線分AA'の部分の断面を示す。図13Aおよび図13Bは、ゲート幅が短い場合の平面図および断面図である。図13Bは、図13Aに示す線分BB'の部分の断面を示す。
【0073】
図12Aおよび図12Bに示すトランジスタは、トランジスタ72とトランジスタ73とが並列に接続された構成である。ゲート電極71dとゲート電極71eがゲート電極71fで接続されている。図に示していないが、トランジスタ72とトランジスタ73のそれぞれのドレイン電極は共通の配線で接続され、これら2つのトランジスタのソース電極は共通の配線で接続されている。図12Aに示すトランジスタのゲート幅Wgは、ゲート幅Wg1とゲート幅Wg2の和になる。
【0074】
一方、図13Aおよび図13Bでは、トランジスタ73のゲート電極71eとトランジスタ72のゲート電極71dは接続されていない。トランジスタ73を動作させないため、ゲート電極71eには接地電位(VSS)または電源電位(VDD)が供給される。図13Aでは、トランジスタ72のみが動作するので、トランジスタのゲート幅Wgはゲート幅Wg1だけとなる。
【0075】
図12Aのトランジスタと図13Aのトランジスタを比較すると、図12Aに示したトランジスタの方が図13Aに示したトランジスタよりも、ゲート幅Wg2だけゲート幅が広くなることがわかる。よって、ゲート幅以外の条件が同じであれば、印加される電圧がそれぞれの素子で共通であれば、図12Aに示したトランジスタの方が図13Aに示したトランジスタよりも、ソースドレイン電流が多く流れる。
【0076】
なお、本実施形態では、トランジスタのゲート幅Wgを変更する方法として、並列に接続可能なトランジスタの数が2つの場合を説明したが、並列に接続可能なトランジスタの数が3つ以上あってもよい。この場合、1つあたりのゲート幅Wgを小さくして、並列に接続可能なトランジスタの数を多くしておけば、並列接続するトランジスタの数の選択肢が増え、ソースドレイン電流の微調整が可能となる。
【0077】
図8Aおよび図8Bを参照して、ゲート電極のゲート長Lgを変更する方法の一例を説明したが、図12Aから図13Bを参照して説明したように、ゲート電極パターニング工程において、ゲート電極のゲート幅Wgを外部電源電圧の仕様に合わせて変更することも可能である。
【0078】
本実施形態の半導体装置の製造方法では、外部から第1の電源電圧が供給されて動作する第1の半導体装置と第1の電源電圧とは異なる第2の電源電圧が外部から供給されて動作する第2の半導体装置とを製造する場合に、それぞれ異なる電源電圧で動作する半導体装置を始めから個別に製造するのではなく、少なくとも拡散領域形成工程を共通に実施することで、製造プロセスが複雑にならなくて済み、開発コストや製造コストが増加を抑制することができる。
【0079】
また、チャネルイオン注入工程、ゲート酸化膜形成工程、および、ゲート電極パターニング工程の少なくとも1つの工程を、上記第1の半導体装置を製造する場合には第1の電源電圧で動作する素子を形成する工程で行い、上記第2の半導体装置を製造する場合には第2の電源電圧で動作する素子を形成する工程で行うことで、それぞれ異なる電源電圧で動作する複数の回路を1つの半導体装置に作り込む必要がなくなるため、半導体装置の面積が増大することを抑制できる。
【符号の説明】
【0080】
1 半導体記憶装置
10 メモリセルアレイ
20 入力回路
30 内部電源発生回路
31 内部電源電圧用補償容量
40 リード/ライトコントロール回路
41 外部電源電圧用補償容量
【技術分野】
【0001】
本発明は、半導体装置の製造方法、特に、電源電圧仕様に対応した半導体装置の製造方法に関する。
【背景技術】
【0002】
近年、半導体プロセス等の進展により、より低電圧で動作可能な半導体装置が開発されており、その結果、様々な電源電圧で動作する半導体装置が存在するようになってきた。これに伴って、個々の半導体装置は複数の電源電圧で動作する他の半導体装置と接続されることを想定して製造されることが、必要とされている。このように、複数の電源電圧で動作する他の半導体装置と接続されることを想定した半導体装置は、例えば、特開2003−218674号公報(以下、特許文献1と称する)に記載されている。
【0003】
ところで、複数の電源電圧で動作する半導体装置と接続されることを想定した半導体装置の製造では、複数の電源電圧のそれぞれに応じた電源電圧で動作する出力回路を有する半導体装置を製造する必要がある。このような半導体装置の製造方法としては、例えば、異なる電源電圧で動作する出力回路を備える半導体装置をそれぞれ個別に設計し、さらに、それぞれ個別の工程で製造する方法がある。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開2003−218674号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
しかしながら、出力回路の電源電圧だけが異なる、具体的には、出力回路を構成するトランジスタの特性だけが異なる、複数の半導体装置をそれぞれ個別に設計して製造した場合、半導体装置の開発コストや製造コストが増加してしまうという問題がある。
【0006】
また、他の方法として、複数の電源電圧のそれぞれに応じた電源電圧で動作する複数の出力回路を1つの半導体装置内に形成し、要求される複数の電源電圧に応じて配線工程で切り替えるワイヤオプションという方法もある。しかし、この方法では、不要となる出力回路を1つの半導体装置内に形成しておく必要があるため、半導体装置の面積が大きくなるという問題がある。特に、出力回路のトランジスタは、外部配線やその先に接続された外部装置を駆動するために大きな電流駆動能力が必要なため、そのサイズが大きく、半導体装置の面積をより大きくしてしまう。
【課題を解決するための手段】
【0007】
本発明の半導体装置の製造方法は、チャネルイオン注入工程、ゲート酸化膜形成工程、および、ゲート電極パターニング工程の少なくとも1つの工程を、外部から第1の電源電圧が供給されて動作する第1の半導体装置を製造する場合には第1の電源電圧で動作する素子を形成する工程で行い、外部から第2の電源電圧が供給されて動作する第2の半導体装置を製造する場合には第2の電源電圧で動作する素子を形成する工程で行い、また、第1の半導体装置の製造の場合と第2の半導体装置の製造の場合とで少なくとも拡散領域形成工程を共通に行うものである。
【0008】
第1および第2の半導体装置のそれぞれを製造する際、少なくとも拡散領域形成工程を共通にし、上記3つの工程のうち少なくとも1つの工程を、外部から供給される電源電圧で動作する素子を形成する工程で行えばよいので、製造プロセスが複雑にならなくて済み、また、異なる電源電圧で動作する複数の回路を1つの半導体装置に作り込む必要がなくなる。
【発明の効果】
【0009】
本発明によれば、開発コストや製造コストの増加を抑制するとともに、半導体装置の面積が増大することを抑制できる。
【図面の簡単な説明】
【0010】
【図1】本実施形態の半導体記憶装置の一構成例を示すブロック図である。
【図2】本実施形態における、半導体記憶装置の製造方法の手順を示すフローチャートである。
【図3】拡散領域形成工程を説明するための、半導体記憶装置の平面図および断面図である。
【図4A】VDD=1.8V仕様の半導体記憶装置において、チャネルイオン注入工程を説明するための断面図である。
【図4B】VDD=1.5V仕様の半導体記憶装置において、チャネルイオン注入工程を説明するための断面図である。
【図5】ゲートトレンチ形成工程を説明するための、半導体記憶装置の平面図および断面図である。
【図6A】VDD=1.8V仕様の半導体記憶装置において、ゲート酸化膜形成工程を説明するための平面図および断面図である。
【図6B】VDD=1.5V仕様の半導体記憶装置において、ゲート酸化膜形成工程を説明するための平面図および断面図である。
【図7A】VDD=1.8V仕様の半導体記憶装置において、ゲート材料積層/イオン注入工程を説明するための平面図および断面図である。
【図7B】VDD=1.5V仕様の半導体記憶装置において、ゲート材料積層/イオン注入工程を説明するための平面図および断面図である。
【図8A】VDD=1.8V仕様の半導体記憶装置において、ゲート電極パターニング工程を説明するための平面図および断面図である。
【図8B】VDD=1.5V仕様の半導体記憶装置において、ゲート電極パターニング工程を説明するための平面図および断面図である。
【図9A】VDD=1.8V仕様の半導体記憶装置において、ソース/ドレイン形成工程を説明するための平面図および断面図である。
【図9B】VDD=1.5V仕様の半導体記憶装置において、ソース/ドレイン形成工程を説明するための平面図および断面図である。
【図10A】VDD=1.8V仕様の半導体記憶装置において、コンタクト形成工程を説明するための平面図および断面図である。
【図10B】VDD=1.5V仕様の半導体記憶装置において、コンタクト形成工程を説明するための平面図および断面図である。
【図11A】VDD=1.8V仕様の電源電圧依存素子における、ゲート電極とコンタクトとの位置関係を示す模式図である。
【図11B】VDD=1.5V仕様の電源電圧依存素子における、ゲート電極とコンタクトとの位置関係を示す模式図である。
【図11C】VDD=1.8V仕様およびVDD=1.5V仕様の両方に共通な素子における、ゲート電極とコンタクトとの位置関係を示す模式図である。
【図12A】トランジスタのゲート幅が長い場合の平面図である。
【図12B】図12Aに示したトランジスタの断面図である。
【図13A】図12Aに示したトランジスタよりもゲート幅が短い場合のトランジスタの平面図である。
【図13B】図13Aに示したトランジスタの断面図である。
【発明を実施するための形態】
【0011】
本実施形態の半導体装置の構成を説明する。本実施形態では、半導体装置がDRAM(Dynamic Random Access Memory)に代表される半導体記憶装置の場合とする。
【0012】
図1は本実施形態の半導体記憶装置の一構成例を示すブロック図である。図1に示すように、半導体記憶装置1は、メモリセルアレイ10と、入力回路20と、内部電源発生回路30と、リード/ライトコントロール回路40と、データ入出力回路I/O1〜I/O8とを有する。
【0013】
メモリセルアレイ20には、複数のメモリセル(不図示)が設けられている。メモリセルアレイ20に設けられた複数のメモリセルは、外部から印加される電源電圧の仕様に依存しない素子である共通素子で形成されている。メモリセルアレイ20はリード/ライトコントロール回路40と接続されており、メモリセルアレイ20の各メモリセルは、リード/ライトコントロール回路40を介して内部電源発生回路30から内部電源電圧の供給を受ける。
【0014】
入力回路20は、コマンド/アドレス入力回路21およびクロック入力回路22を有する。コマンド/アドレス入力回路21およびクロック入力回路22のそれぞれは、外部から印加される電源電圧である外部電源電圧(VDD)が供給され、外部の接地電位である外部接地電位(VSS)が供給される。これらの回路は、外部電源電圧で動作するので、外部電源電圧に対応した素子である電源電圧依存素子が設けられている。
【0015】
コマンド/アドレス入力回路21は、リード/ライトコントロール回路40と接続され、外部から入力されるコマンド信号(CMD)とアドレス信号(ADD)をリード/ライトコントロール回路40に出力する。クロック入力回路22は、リード/ライトコントロール回路40と接続され、外部から入力されるクロック信号(CK)、クロック信号の逆符号の電位の信号(/CK)およびクロックイネーブル信号(CKE)をリード/ライトコントロール回路40に出力する。
【0016】
内部電源発生回路30は、外部電源電圧が供給され、外部接地電位が供給される。内部電源発生回路30には、外部電源電圧で動作する電源電圧依存素子が設けられている。内部電源発生回路30は、並列に設けられた内部電源電圧(VDD_in)線32および内部接地電位(VSS_in)線33を介してリード/ライトコントロール回路40と接続されている。内部電源発生回路30は、外部電源電圧を内部電源電圧に変換し、内部電源電圧線32および内部接地電位線33を介してリード/ライトコントロール回路40に内部電源電圧を供給する。
【0017】
図1に示すように、内部電源電圧線32および内部接地電位線33の間には、内部電源電圧用補償容量31が設けられている。内部電源電圧用補償容量31は、共通素子で形成されている。
【0018】
データ入出力回路I/O1およびデータ入出力回路I/O2のそれぞれは、VDDQ1線42およびVSSQ1線43と接続されている。データ入出力回路I/O1は、VDDQ1線42を介して外部電源電圧が供給され、VSSQ1線43を介して外部接地電位が供給される。データ入出力回路I/O1には、外部電源電圧で動作する電源電圧依存素子が設けられている。データ入出力回路I/O1は、外部から受信するデータDQ1をリード/ライトコントロール回路40に送信し、また、リード/ライトコントロール回路40から受信するデータDQ1を外部に出力する。なお、他のデータ入出力回路I/O2〜I/O8のそれぞれは、データ入出力回路I/O1と同様な構成であるため、その詳細な説明を省略する。
【0019】
リード/ライトコントロール回路40には、内部電源発生回路30から供給される内部電源電圧で動作する共通素子が設けられている。リード/ライトコントロール回路40は、アドレス信号にしたがって、メモリセルアレイ10の複数のメモリセルのうち1つを選択する。そして、リード/ライトコントロール回路40は、コマンド信号にしたがって、データ入出力回路から受信したデータをメモリセルに書き込む、または、メモリセルから読み出したデータをデータ入出力回路に送信する。
【0020】
図1に示すように、データ入出力回路に外部電源電圧を供給するためのVDDQ線とデータ入出力回路に外部接地電位を供給するためのVSSQ線との間に、外部電源電圧用補償容量が設けられている。外部電源電圧用補償容量は、電源電圧依存素子で形成されている。図1は、VDDQ1線421およびVSSQ1線431の間に外部電源電圧用補償容量41が設けられ、VDDQ1線424およびVSSQ1線434の間に外部電源電圧用補償容量41が設けられていることを示している。VDDQ線およびVSSQ線からなる、他の組み合わせについても、図1に示す構成と同様に、外部電源電圧用補償容量41が設けられており、その構成を図に示すことを省略している。
【0021】
次に、上述の電源電圧依存素子について説明する。
【0022】
電源電圧依存素子がMOS(Metal Oxide Semiconductor)トランジスタである場合、電源電圧依存素子は、ゲート酸化膜の膜厚、ゲート電極のゲート長Lg、ゲート電極のゲート幅Wg、および、チャネルの不純物濃度のうち、少なくとも1つのパラメータが外部電源電圧の仕様に応じて設定される。電源電圧依存素子がMOS容量である場合、電源電圧依存素子は、容量酸化膜の膜厚、ゲート電極のパターンの面積、および、拡散層のチャネルの不純物濃度のうち、少なくとも1つのパラメータが外部電源電圧の仕様に応じて設定される。以下では、説明を簡単にするために、特にことわらない限り、電源電圧依存素子がMOSトランジスタ(以下では、単にトランジスタと称する)の場合で説明する。
【0023】
上述したように、入力回路20、データ入出力回路I/O1〜I/O8、内部電源発生回路30、および外部電源電圧用補償容量41は、外部電源電圧が直接に印加される。そのため、これらの回路と容量は、上記パラメータのうち少なくとも1つを外部電源電圧の仕様に合わせて設定することで、仕様特性の範囲で安定して動作することが可能となる。
【0024】
次に、上述の共通素子について説明する。
【0025】
共通素子がトランジスタである場合、共通素子は、外部電源電圧の仕様によらず、ゲート酸化膜の膜厚、ゲート長Lg、ゲート幅Wg、および、チャネルの不純物濃度の各パラメータが共通に設定されている。共通素子がMOS容量である場合、容量酸化膜の膜厚、ゲート電極のパターンの面積、および、拡散層のチャネルの不純物濃度の各パラメータが共通に設定されている。以下では、説明を簡単にするために、特にことわらない限り、共通素子がトランジスタの場合で説明する。本実施形態の共通素子は、ゲート酸化膜の膜厚が厚い素子とゲート酸化膜の膜厚が薄い素子の2種類がある。
【0026】
上述したように、メモリセルアレイ10、リード/ライトコントロール回路40、および内部電源電圧用補償容量31は、外部電源電圧が直接に印加されないので、外部電源電圧に依存しない共通素子が用いられる。メモリセルアレイ10、およびリード/ライトコントロール回路40には、ゲート酸化膜の膜厚が薄い共通素子が用いられる。一方、内部電源電圧用補償容量31には、内部電源発生回路30が生成する内部電源電圧に応じて、ゲート酸化膜の膜厚が厚い共通素子、または、ゲート酸化膜の膜厚が薄い共通素子が用いられる。
【0027】
次に、外部電源電圧の仕様に合わせた、半導体記憶装置の製造方法を説明する。本実施形態では、2種類の外部電源電圧(VDD)の場合で説明する。2種類の外部電源電圧を、VDD=1.8VとVDD=1.5Vとする。
【0028】
図2は、本実施形態における、半導体記憶装置の製造方法の手順を示すフローチャートである。図2では、電源電圧依存素子および共通素子の形成に関連する主要な工程を示し、これらの素子を形成した後の工程の説明を省略している。
【0029】
図2に示すように、拡散領域形成工程、ゲートトレンチ形成工程、ゲート材料積層/イオン注入工程、ソース/ドレイン形成工程、およびコンタクト形成工程は、外部電源電圧の仕様によらず、共通の処理が行われる。チャネルイオン注入工程、ゲート酸化膜形成工程、および、ゲート電極パターニング工程のそれぞれには、外部電源電圧の仕様に応じた処理が予め準備されている。
【0030】
VDD=1.8V仕様の製造プロセスを基本にして、VDD=1.5V仕様の半導体記憶装置を作製する場合、チャネルイオン注入工程、ゲート酸化膜形成工程およびゲート電極パターニング工程の3つの工程のうち、少なくとも1つの工程において、VDD=1.5V仕様の処理を選択すればよい。これら3つの工程のうち、2つ以上の工程で、VDD=1.5V仕様の処理を選択してもよい。
【0031】
その反対に、VDD=1.5V仕様の製造プロセスを基本にして、VDD=1.8V仕様の半導体記憶装置を作製する場合、外部電源電圧の仕様に応じた処理が設けられた3つの工程のうち、少なくとも1つの工程において、VDD=1.8V仕様の処理を選択すればよい。これら3つの工程のうち、2つ以上の工程で、VDD=1.8V仕様の処理を選択してもよい。
【0032】
なお、本実施形態の半導体記憶装置では、トレンチゲートのMOS容量を含む構成であるため、図2に示すフローチャートにゲートトレンチ形成工程が含まれているが、トレンチゲートを設けない半導体記憶装置の場合には、ゲートトレンチ形成工程を省略してよい。
【0033】
次に、図2に示した手順の各工程について詳しく説明する。図3から図10Bは図2に示した手順の各工程における、半導体記憶装置の平面と断面を示す模式図である。
【0034】
ここでは、チャネルイオン注入工程、ゲート酸化膜形成工程およびゲート電極パターニング工程の3つの工程を全てVDD=1.8V仕様で処理した場合と、これら3つの工程を全てVDD=1.5V仕様で処理した場合の2通りを並行して説明する。それぞれの図に、共通素子と電源電圧依存素子の平面と断面を示す。
【0035】
共通素子は、外部電源電圧の仕様に関係なく、ゲート酸化膜の膜厚が薄い共通素子101と、ゲート酸化膜の膜厚が厚い共通素子102の2種類がある。共通素子101および共通素子102はトランジスタである。VDD=1.8V仕様の半導体記憶装置では、ゲート酸化膜の膜厚が厚い電源電圧依存素子103、104が用いられる。電源電圧依存素子103はトランジスタであり、電源電圧依存素子104はMOS容量である。MOS容量は、図1に示した外部電源電圧用補償容量41として機能する。
【0036】
VDD=1.5V仕様の半導体記憶装置では、ゲート酸化膜の膜厚が薄い電源電圧依存素子105、106が用いられる。電源電圧依存素子105はトランジスタであり、電源電圧依存素子106はMOS容量である。MOS容量は、図1に示した外部電源電圧用補償容量41として機能する。
【0037】
はじめに、図2に示した拡散領域形成工程について説明する。図3は拡散領域形成工程を説明するための、半導体記憶装置の平面図および断面図である。
【0038】
図3に示す工程は、トランジスタの形成領域となる拡散領域50を形成する工程であり、共通素子と電源電圧依存素子の両方に共通である。図3は、拡散領域形成後の半導体記憶装置の平面と断面を示している。ここでは、基板の表面近傍にSTI(Shallow Trench Isolation)を形成することで、STIに囲まれた拡散領域50が形成されている。拡散領域50は、予め導電性不純物が拡散された基板を区分けした領域であってもよく、基板表面から所定の深さまで導電性不純物を拡散させたウェルを区分けした領域であってもよい。拡散領域50は、素子形成領域に相当する。なお、拡散領域形成工程はSTI形成工程とも呼ばれている。
【0039】
続いて、図2に示したチャネルイオン注入工程について説明する。図4Aおよび図4Bはチャネルイオン注入工程を説明するための、半導体記憶装置の断面図である。なお、この工程においては、パターニング処理が行われず、半導体記憶装置の平面形状は図3に示す平面と同様であるため、平面図を省略している。
【0040】
図4AはVDD=1.8V仕様の半導体記憶装置のチャネルイオン注入工程を示し、図4BはVDD=1.5V仕様の半導体記憶装置のチャネルイオン注入工程を示す。図4Aおよび図4Bの実線の矢印と破線の矢印は、チャネルの不純物の注入量が異なることを示している。ゲート酸化膜が厚い素子の形成領域に注入する不純物の量とゲート酸化膜が薄い素子の形成領域に注入する不純物の量が異なっている。
【0041】
ここで、トランジスタのゲート酸化膜の膜厚および閾値電圧とチャネル濃度との関係について簡単に説明する。
【0042】
ゲート酸化膜の膜厚が厚いトランジスタとゲート酸化膜の膜厚が薄いトランジスタに同じ注入量でチャネルイオン注入を行う。この場合、拡散層表面近傍のチャネル濃度は同等になるが、閾値電圧は、ゲート酸化膜の膜厚が厚いトランジスタの方がゲート酸化膜の膜厚が薄いトランジスタよりも大きくなる。これら2種類のトランジスタの閾値電圧を同等にするには、チャネルの不純物の注入量を、ゲート酸化膜の膜厚が薄いトランジスタよりもゲート酸化膜の膜厚が厚いトランジスタの方を多くすればよい。
【0043】
図4Aと図4Bは、外部電源電圧の大きさによらず、ゲート酸化膜の膜厚が厚いトランジスタとゲート酸化膜の膜厚が薄いトランジスタとが同等の閾値電圧になるように、ゲート酸化膜の膜厚によって不純物の注入量を変えていることを示している。
【0044】
本実施形態のように、素子形成領域毎にチャネル濃度が異なるようにしたい場合、不純物を注入しない領域を覆うレジストマスクを使って、イオン注入を複数回行う。例えば、図4Aにおいて、共通素子102、電源電圧依存素子103、104のチャネル濃度を共通素子101よりも高くする場合を説明する。共通素子101に注入したい量の不純物をこれら全ての素子形成領域に注入する。続いて、少なくとも共通素子101の素子形成領域をレジストマスクで覆って、共通素子102、電源電圧依存素子103、104の素子形成領域に残りの注入量の不純物注入を行う。
【0045】
このようにして、トランジスタのゲート酸化膜の膜厚、閾値電圧およびチャネル濃度の関係を予め求め、トランジスタ毎に目標の閾値電圧が得られるように不純物の注入量を設定してチャネルイオン注入工程を制御すれば、外部電源電圧の仕様に合わせた閾値電圧の素子を形成することが可能となる。
【0046】
図5はゲートトレンチ形成工程を説明するための、半導体記憶装置の平面図および断面図である。ゲートトレンチ形成工程は、VDD=1.8V仕様とVDD=1.5V仕様で共通であるため、それぞれの仕様に対応した図を示すことを省略している。
【0047】
電源電圧依存素子104、106の形成領域の表面にトレンチを形成する処理は、VDD=1.8V仕様とVDD=1.5V仕様の両方に共通である。図5に示すように、電源電圧依存素子104、106の形成領域の表面を選択的にエッチングしてトレンチ55を形成する。
【0048】
次に、ゲート酸化膜形成工程について説明する。
【0049】
図6Aおよび図6Bはゲート酸化膜形成工程を説明するための、半導体記憶装置の平面図および断面図である。図6AはVDD=1.8V仕様の半導体記憶装置のゲート酸化膜形成工程を示し、図6BはVDD=1.5V仕様の半導体記憶装置のゲート酸化膜形成工程を示す。
【0050】
薄膜および厚膜のゲート酸化膜を、次のようにして、2段階の酸化処理で形成する。以下では、膜厚の薄いゲート酸化膜を形成する領域を薄膜形成領域と称し、膜厚の厚いゲート酸化膜を形成する領域を厚膜形成領域と称する。はじめに、第1段階の熱酸化処理を行って、薄膜形成領域と厚膜形成領域の両方の表面に薄膜の酸化膜を形成する。続いて、薄膜形成領域を酸化防止マスクで覆った後、第2段階の熱酸化処理を行って厚膜形成領域の表面に形成された酸化膜の膜厚を厚くする。その後、酸化防止マスクを除去する。酸化防止マスクは、例えば、Si3N4膜である。
【0051】
VDD=1.8V仕様の半導体記憶装置とVDD=1.5V仕様の半導体記憶装置とでは、第2段階の熱酸化処理を行う前に、酸化防止マスクで覆う領域が異なっている。図6AのVDD=1.8V仕様の場合には、第1の熱酸化処理の後、共通素子101の形成領域を酸化防止マスクで覆って第2の熱酸化処理を行っている。図6BのVDD=1.5V仕様の場合には、第1の熱酸化処理の後、共通素子101、電源電圧依存素子105、106の形成領域を酸化防止マスクで覆って第2の熱酸化処理を行っている。
【0052】
外部からゲート電極に印加される電圧が大きいほど、ゲート電極および拡散領域間の絶縁性耐圧のためにもゲート酸化膜の膜厚は厚い方が望ましい。また、チャネル濃度が同じであれば、ゲート酸化膜の膜厚が厚いほど、閾値電圧は大きくなる。さらに、ゲート酸化膜の膜厚が異なると、トランジスタのI(電流)−V(電圧)特性も異なる。トランジスタ毎に目標のI−V特性および閾値電圧が得られるようにゲート酸化膜形成工程を制御すれば、外部電源電圧の仕様に合わせた電気特性の素子を形成することが可能となる。
【0053】
図7Aおよび図7Bは、ゲート材料積層/イオン注入工程を説明するための、半導体記憶装置の平面図および断面図である。図7AはVDD=1.8V仕様の半導体記憶装置のゲート材料積層/イオン注入工程を示し、図7BはVDD=1.5V仕様の半導体記憶装置のゲート材料積層/イオン注入工程を示す。
【0054】
各素子のゲート電極の元になる導電性膜を形成する処理は、VDD=1.8V仕様とVDD=1.5V仕様の両方に共通である。図7Aおよび図7Bに示すように、ゲート材料61を所定の膜厚でゲート酸化膜上に形成する。ゲート材料61は、例えば、ポリシリコン膜である。ポリシリコン膜の形成方法として、例えば、CVD(Chemical Vapor Deposition)法がある。ゲート材料61をゲート酸化膜上に形成した後、イオン注入処理により導電性不純物をゲート材料61に導入する。図に示す矢印は不純物イオンの注入を表している。その後の熱処理で、導電性不純物はゲート材料61に拡散する。
【0055】
続いて、ゲート電極パターニング工程について説明する。
【0056】
図8Aおよび図8Bはゲート電極パターニング工程を説明するための、半導体記憶装置の平面図および断面図である。図8AはVDD=1.8V仕様の半導体記憶装置のゲート電極パターニング工程を示し、図8BはVDD=1.5V仕様の半導体記憶装置のゲート電極パターニング工程を示す。
【0057】
図7Aおよび図7Bに示したゲート材料61の上にレジストを塗布し、続いて、フォトマスクのパターンをレジストに転写してレジストマスクを形成する。そして、レジストマスクの上からゲート材料61に対してエッチングを行うことで、図8Aおよび図8Bに示すゲート電極71を形成する。
【0058】
この工程では、ゲート電極パターンが描画されたフォトマスクを予め複数種用意し、複数種のフォトマスクから、外部電源電圧の仕様に合わせてフォトマスクを選択する。その後の処理は、上述したように、外部電源電圧の仕様によらず、共通である。以下に、フォトマスクに描画されたゲート電極のパターンとトランジスタの電気特性の関係について説明する。
【0059】
ゲート電極のゲート長Lgとゲート幅Wgを、図8Aに示す電源電圧依存素子103を例にして説明する。ゲート長Lgは、トランジスタがオンしたときにソース電極およびドレイン電極間にチャネル電流が流れる方向のゲート電極パターンの長さである。ゲート長Wgは、ゲート酸化膜を介して拡散領域を覆うパターンのうち、ゲート長Lgと垂直方向の長さである。
【0060】
ゲート長Lgが短いほど、また、ゲート幅Wgが長いほど、トランジスタの閾値電圧は低くなる。また、ゲート長Lgおよびゲート幅Wgの少なくとも一方が異なると、トランジスタのI−V特性が異なる。
【0061】
本実施形態では、VDD=1.8V仕様の場合には、図8Aに示すように、各素子のゲート幅Wgの長さを共通にし、共通素子101のゲート長Lgを共通素子102、電源電圧依存素子103、104よりも短くしている。VDD=1.5V仕様の場合、図8Bに示すように、VDD=1.8V仕様と同様に各素子のゲート幅Wgの長さを共通にしているが、共通素子102および電源電圧依存素子106のゲート長Lgを共通素子101および電源電圧素子105よりも長くしている。VDD=1.8V仕様の電源電圧依存素子103とVDD=1.5V仕様の電源電圧依存素子105とで、ゲート電極のゲート長Lgが異なるようにしている。
【0062】
なお、MOS容量である電源電圧依存素子104、106は、VDD=1.8V仕様とVDD=1.5V仕様とでゲート長Lgを変更してもよいが、設定したゲート長Lgが長いので、本実施形態のように、外部電源電圧の仕様に合わせてゲート長Lgを変更することを実施しなくてもよい。
【0063】
図9Aおよび図9Bはソース/ドレイン形成工程を説明するための、半導体記憶装置の平面図および断面図である。図9AはVDD=1.8V仕様の半導体記憶装置のソース/ドレイン形成工程を示し、図9BはVDD=1.5V仕様の半導体記憶装置のソース/ドレイン形成工程を示す。
【0064】
トランジスタのソース電極とドレイン電極を形成する処理は、VDD=1.8V仕様とVDD=1.5V仕様の両方に共通である。図8Aおよび図8Bに示したゲート電極パターニング工程の後、ゲート電極71をマスクにして拡散領域に、導電性不純物のイオン注入を行う。その後の熱処理で、導電性不純物は拡散層表面から深い方に拡散し、図9Aおよび図9Bに示すように、ソース電極75およびドレイン電極76が形成される。
【0065】
図10Aおよび図10Bはコンタクト形成工程を説明するための、半導体記憶装置の平面図および断面図である。図10AはVDD=1.8V仕様の半導体記憶装置のコンタクト形成工程を示し、図10BはVDD=1.5V仕様の半導体記憶装置のコンタクト形成工程を示す。
【0066】
ソース電極およびドレイン電極のそれぞれにコンタクトを形成する工程は、VDD=1.8V仕様とVDD=1.5V仕様の両方に共通である。図9Aおよび図9Bに示したソース/ドレイン形成工程の後、基板表面に層間絶縁膜82を形成する。続いて、層間絶縁膜82を選択的にエッチングしてコンタクトパターンの開口を形成し、その開口に導電性材料を埋め込んで、図10Aおよび図10Bに示すように、コンタクト81を形成する。その後の工程の詳細な説明を省略する。
【0067】
図10Aおよび図10Bを見ると、共通素子102などの、ゲート長Lgの長い素子において、ゲート電極とコンタクトの絶縁性が確保されているのがわかる。以下に、外部電源電圧の仕様に合わせてゲート長Lgを変更しても、ゲート電極とコンタクトの絶縁性を確保する方法を説明する。
【0068】
図11Aから図11Cはゲート電極とコンタクトとの位置関係を示す模式図である。図11AはVDD=1.8V仕様の電源電圧依存素子の平面および断面であり、図11BはVDD=1.5V仕様の電源電圧依存素子の平面および断面であり、図11Cは電源電圧の仕様に依存しない共通素子の平面および断面である。図11Aから図11Cでは、素子分離部をフィールド酸化膜で表しているが、STIでもよい。
【0069】
図11Aは、平面図に示す線分AA'の部分の断面を示す。図11Bは、平面図に示す線分BB'の部分の断面を示す。図11Cは、平面図に示す線分CC'の部分の断面を示す。
【0070】
ゲート電極とコンタクトとの間隔について、VDD=1.5V仕様の電源電圧依存素子と共通素子を比較してみる。図11Bおよび図11Cを見比べると、電源電圧依存素子のゲート電極71bとコンタクト81との間隔Sbは、共通素子のゲート電極71cとコンタクト81との間隔Scよりも広くなっている。これは、電源電圧依存素子では、電源電圧に応じてゲート長Lgが長くなることを考慮して、ゲート長Lgが長くなってもゲート電極とコンタクトが接触しないように、ゲート電極とコンタクトとの間隔を広めにとっているためである。
【0071】
図11Aに示す電源電圧依存素子を見てわかるように、図11Aの電源電圧依存素子のゲート長Lgは、図11Bに示す電源電圧依存素子よりも長いが、ゲート電極71aとコンタクト81との間にスペースSaが確保され、ゲート電極71aとコンタクト81が電気的に絶縁している。
【0072】
次に、ゲート電極パターニング工程で、ゲート電極のゲート幅Wgを変更する方法の一例を説明する。図12Aおよび図12Bは、ゲート幅が長い場合の平面図および断面図である。図12Bは、図12Aに示す線分AA'の部分の断面を示す。図13Aおよび図13Bは、ゲート幅が短い場合の平面図および断面図である。図13Bは、図13Aに示す線分BB'の部分の断面を示す。
【0073】
図12Aおよび図12Bに示すトランジスタは、トランジスタ72とトランジスタ73とが並列に接続された構成である。ゲート電極71dとゲート電極71eがゲート電極71fで接続されている。図に示していないが、トランジスタ72とトランジスタ73のそれぞれのドレイン電極は共通の配線で接続され、これら2つのトランジスタのソース電極は共通の配線で接続されている。図12Aに示すトランジスタのゲート幅Wgは、ゲート幅Wg1とゲート幅Wg2の和になる。
【0074】
一方、図13Aおよび図13Bでは、トランジスタ73のゲート電極71eとトランジスタ72のゲート電極71dは接続されていない。トランジスタ73を動作させないため、ゲート電極71eには接地電位(VSS)または電源電位(VDD)が供給される。図13Aでは、トランジスタ72のみが動作するので、トランジスタのゲート幅Wgはゲート幅Wg1だけとなる。
【0075】
図12Aのトランジスタと図13Aのトランジスタを比較すると、図12Aに示したトランジスタの方が図13Aに示したトランジスタよりも、ゲート幅Wg2だけゲート幅が広くなることがわかる。よって、ゲート幅以外の条件が同じであれば、印加される電圧がそれぞれの素子で共通であれば、図12Aに示したトランジスタの方が図13Aに示したトランジスタよりも、ソースドレイン電流が多く流れる。
【0076】
なお、本実施形態では、トランジスタのゲート幅Wgを変更する方法として、並列に接続可能なトランジスタの数が2つの場合を説明したが、並列に接続可能なトランジスタの数が3つ以上あってもよい。この場合、1つあたりのゲート幅Wgを小さくして、並列に接続可能なトランジスタの数を多くしておけば、並列接続するトランジスタの数の選択肢が増え、ソースドレイン電流の微調整が可能となる。
【0077】
図8Aおよび図8Bを参照して、ゲート電極のゲート長Lgを変更する方法の一例を説明したが、図12Aから図13Bを参照して説明したように、ゲート電極パターニング工程において、ゲート電極のゲート幅Wgを外部電源電圧の仕様に合わせて変更することも可能である。
【0078】
本実施形態の半導体装置の製造方法では、外部から第1の電源電圧が供給されて動作する第1の半導体装置と第1の電源電圧とは異なる第2の電源電圧が外部から供給されて動作する第2の半導体装置とを製造する場合に、それぞれ異なる電源電圧で動作する半導体装置を始めから個別に製造するのではなく、少なくとも拡散領域形成工程を共通に実施することで、製造プロセスが複雑にならなくて済み、開発コストや製造コストが増加を抑制することができる。
【0079】
また、チャネルイオン注入工程、ゲート酸化膜形成工程、および、ゲート電極パターニング工程の少なくとも1つの工程を、上記第1の半導体装置を製造する場合には第1の電源電圧で動作する素子を形成する工程で行い、上記第2の半導体装置を製造する場合には第2の電源電圧で動作する素子を形成する工程で行うことで、それぞれ異なる電源電圧で動作する複数の回路を1つの半導体装置に作り込む必要がなくなるため、半導体装置の面積が増大することを抑制できる。
【符号の説明】
【0080】
1 半導体記憶装置
10 メモリセルアレイ
20 入力回路
30 内部電源発生回路
31 内部電源電圧用補償容量
40 リード/ライトコントロール回路
41 外部電源電圧用補償容量
【特許請求の範囲】
【請求項1】
外部から第1の電源電圧が供給されて動作する第1の半導体装置を製造する場合と該第1の電源電圧とは異なる第2の電源電圧が外部から供給されて動作する第2の半導体装置を製造する場合とで少なくとも拡散領域形成工程を共通に実施し、
チャネルイオン注入工程、ゲート酸化膜形成工程、および、ゲート電極パターニング工程の少なくとも1つの工程を、前記第1の半導体装置を製造する場合には前記第1の電源電圧で動作する素子を形成する工程で行い、前記第2の半導体装置を製造する場合には前記第2の電源電圧で動作する素子を形成する工程で行うことを特徴とする半導体装置の製造方法。
【請求項2】
前記チャネルイオン注入工程は、前記第1または第2の電源電圧で動作する素子のチャネル濃度となる注入量の導電性不純物を前記拡散領域に注入する処理を有する、請求項1記載の半導体装置の製造方法。
【請求項3】
前記ゲート酸化膜形成工程は、前記第1または第2の電源電圧で動作する素子の絶縁性耐圧を備えた膜厚のゲート酸化膜を形成する処理を有する、請求項1または2記載の半導体装置の製造方法。
【請求項4】
前記ゲート電極パターニング工程は、前記第1または第2の電源電圧で動作する素子のゲート長またはゲート幅のゲート電極を形成する処理を有する、請求項1から3のいずれか1項記載の半導体装置の製造方法。
【請求項5】
前記ゲート電極パターニング工程において、前記第1または第2の電源電圧で動作する素子のゲート幅の変更方法は、並列に接続するトランジスタの数を変更するものである、請求項4記載の半導体装置の製造方法。
【請求項6】
前記チャネルイオン注入工程、前記ゲート酸化膜形成工程、および、前記ゲート電極パターニング工程が、外部から供給される電源電圧に依存しない、前記第1および第2の半導体装置に共通な素子を形成する処理を有する、請求項1から5のいずれか1項記載の半導体装置の製造方法。
【請求項1】
外部から第1の電源電圧が供給されて動作する第1の半導体装置を製造する場合と該第1の電源電圧とは異なる第2の電源電圧が外部から供給されて動作する第2の半導体装置を製造する場合とで少なくとも拡散領域形成工程を共通に実施し、
チャネルイオン注入工程、ゲート酸化膜形成工程、および、ゲート電極パターニング工程の少なくとも1つの工程を、前記第1の半導体装置を製造する場合には前記第1の電源電圧で動作する素子を形成する工程で行い、前記第2の半導体装置を製造する場合には前記第2の電源電圧で動作する素子を形成する工程で行うことを特徴とする半導体装置の製造方法。
【請求項2】
前記チャネルイオン注入工程は、前記第1または第2の電源電圧で動作する素子のチャネル濃度となる注入量の導電性不純物を前記拡散領域に注入する処理を有する、請求項1記載の半導体装置の製造方法。
【請求項3】
前記ゲート酸化膜形成工程は、前記第1または第2の電源電圧で動作する素子の絶縁性耐圧を備えた膜厚のゲート酸化膜を形成する処理を有する、請求項1または2記載の半導体装置の製造方法。
【請求項4】
前記ゲート電極パターニング工程は、前記第1または第2の電源電圧で動作する素子のゲート長またはゲート幅のゲート電極を形成する処理を有する、請求項1から3のいずれか1項記載の半導体装置の製造方法。
【請求項5】
前記ゲート電極パターニング工程において、前記第1または第2の電源電圧で動作する素子のゲート幅の変更方法は、並列に接続するトランジスタの数を変更するものである、請求項4記載の半導体装置の製造方法。
【請求項6】
前記チャネルイオン注入工程、前記ゲート酸化膜形成工程、および、前記ゲート電極パターニング工程が、外部から供給される電源電圧に依存しない、前記第1および第2の半導体装置に共通な素子を形成する処理を有する、請求項1から5のいずれか1項記載の半導体装置の製造方法。
【図1】
【図2】
【図3】
【図4A】
【図4B】
【図5】
【図6A】
【図6B】
【図7A】
【図7B】
【図8A】
【図8B】
【図9A】
【図9B】
【図10A】
【図10B】
【図11A】
【図11B】
【図11C】
【図12A】
【図12B】
【図13A】
【図13B】
【図2】
【図3】
【図4A】
【図4B】
【図5】
【図6A】
【図6B】
【図7A】
【図7B】
【図8A】
【図8B】
【図9A】
【図9B】
【図10A】
【図10B】
【図11A】
【図11B】
【図11C】
【図12A】
【図12B】
【図13A】
【図13B】
【公開番号】特開2011−61114(P2011−61114A)
【公開日】平成23年3月24日(2011.3.24)
【国際特許分類】
【出願番号】特願2009−211387(P2009−211387)
【出願日】平成21年9月14日(2009.9.14)
【出願人】(500174247)エルピーダメモリ株式会社 (2,599)
【Fターム(参考)】
【公開日】平成23年3月24日(2011.3.24)
【国際特許分類】
【出願日】平成21年9月14日(2009.9.14)
【出願人】(500174247)エルピーダメモリ株式会社 (2,599)
【Fターム(参考)】
[ Back to top ]