半導体装置の製造方法
【課題】被保護素子部、保護素子部及び周辺トランジスタ部を備える半導体装置において、周辺トランジスタ部のゲート絶縁膜と該ゲート絶縁膜よりも膜厚が薄い保護素子部の界面絶縁膜とを同一の工程において形成できるようにする。
【解決手段】半導体基板1の上に、被保護素子用ゲート絶縁膜2を形成し、保護素子部に形成された被保護素子用ゲート絶縁膜2の一部を除去して、開口部14を形成し、半導体基板1の上部に開口部14を通して不純物を注入して、保護素子部にダイオードを形成し、ダイオードの上部に酸化抑制材を注入して、酸化抑制層9を形成し、半導体基板1における周辺トランジスタ部の少なくとも一部とを露出し、露出した半導体基板1の上にゲート絶縁膜11を形成すると共に、酸化抑制層9の上に界面絶縁膜12を形成し、被保護素子用ゲート絶縁膜2、ゲート絶縁膜11及び界面絶縁膜12の上にゲート電極13を形成する。
【解決手段】半導体基板1の上に、被保護素子用ゲート絶縁膜2を形成し、保護素子部に形成された被保護素子用ゲート絶縁膜2の一部を除去して、開口部14を形成し、半導体基板1の上部に開口部14を通して不純物を注入して、保護素子部にダイオードを形成し、ダイオードの上部に酸化抑制材を注入して、酸化抑制層9を形成し、半導体基板1における周辺トランジスタ部の少なくとも一部とを露出し、露出した半導体基板1の上にゲート絶縁膜11を形成すると共に、酸化抑制層9の上に界面絶縁膜12を形成し、被保護素子用ゲート絶縁膜2、ゲート絶縁膜11及び界面絶縁膜12の上にゲート電極13を形成する。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体装置の製造方法に関し、特に、局所電荷蓄積型不揮発性メモリ装置等を備える半導体装置の製造方法に関する。
【背景技術】
【0002】
局所電荷蓄積型不揮発性メモリ装置において、拡散工程におけるチャージアップにより電荷の注入を受けると、拡散工程の完了後に電荷を除去することが困難な場合が多い。このため、拡散工程におけるメモリ素子部に対するチャージアップダメージの抑制技術は重要性を増してきている。これまでに、メモリ素子部に保護素子部を接続して、電荷を保護素子部へ放出することにより、チャージアップダメージを抑制する構造を備える半導体装置が提案されており、このような半導体装置について、例えば、特許文献1等に提示されている。
【0003】
図17は従来の半導体装置の構造を示している。図17に示すように、半導体基板101の上部にN型ウェル102が形成され、N型ウェル102の上部にP型拡散層103、P+型拡散層104及びN+型拡散層105が形成されている。さらに、半導体基板101の上には、下部シリコン酸化膜、シリコン窒化膜及び上部シリコン酸化膜の積層膜であるONO膜106が形成されて、メモリ素子部である被保護素子部が形成されている。また、P型拡散層103の上におけるONO膜106の一部に開口部が形成され、該開口部にONO膜106よりも膜厚が薄い絶縁膜107が形成されている。絶縁膜107はN型ウェル102及びP型拡散層103により構成される保護素子部となるダイオード構造と接続されている。さらに、ONO膜106及び絶縁膜107の上には、ゲート電極108が形成されている。被保護素子部とONO膜106の開口部の領域に形成されたダイオード構造とは、互いに共有されたゲート電極108と接続されているため、被保護素子部における工程中のチャージアップによる電荷をダイオード構造を介して半導体基板101に放出し、被保護素子部に対するチャージアップダメージを防ぐことができる。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】米国特許第6869844号明細書
【発明の概要】
【発明が解決しようとする課題】
【0005】
近年、メモリ素子部だけでなく、さらに周辺トランジスタ部も備える半導体装置において、できるだけ簡便な製造方法によってメモリ素子部、保護素子部及び周辺トランジスタ部を形成する技術が重要になってきている。しかしながら、前記の従来技術においては、メモリ素子部及び保護素子部は備えるが、これらと共に周辺トランジスタ部を備える場合については提示されていない。メモリ素子部及び周辺トランジスタ部の両方を備える半導体装置は産業上重要であるが、従来技術を用いてメモリ素子部、保護素子部及び周辺トランジスタ部の全てを形成しようとすると、製造方法が非常に複雑となるという問題が生じる。
【0006】
具体的には、周辺トランジスタ部に形成されるゲート絶縁膜は、例えば3nm程度の膜厚が要望されるのに対し、保護素子部に形成される界面絶縁膜の膜厚は1nm程度が好ましい。なぜなら、保護素子部の界面絶縁膜は、膜厚が厚くなると素子特性が不安定になるおそれがあるからである。すなわち、保護素子部において、界面絶縁膜と半導体基板中に形成されたダイオード構造とが接続されているが、界面絶縁膜の膜厚が厚い場合は、拡散工程におけるチャージアップによって、保護素子部の界面絶縁膜が破壊されたり破壊されなかったりすることにより、ダイオードの動作が不安定となるおそれがある。また、界面絶縁膜の膜厚が薄くなり過ぎると、保護素子部にゲート電極を形成する際に、半導体基板からシリコンが異常エピタキシャル成長するということが本願発明者らの研究により解っている。従来技術においては、好ましい膜厚として例えば、周辺トランジスタ部のゲート絶縁膜の膜厚を約3nmとし、保護素子部の界面絶縁膜の膜厚を約1nmとしている。ところが、ゲート絶縁膜と界面絶縁膜とを同一の工程において形成することが不可能であるため、工程数が増大して、製造方法が複雑となる。
【0007】
本発明は、前記従来の問題に鑑み、その目的は、被保護素子部、保護素子部及び周辺トランジスタ部を備える半導体装置の製造方法において、周辺トランジスタ部のゲート絶縁膜と該ゲート絶縁膜よりも膜厚が薄い保護素子部の界面絶縁膜とを同一の工程において形成できるようにすることにある。
【課題を解決するための手段】
【0008】
前記の目的を達成するために、本発明は、半導体装置の製造方法を、界面絶縁膜を形成する領域に予め酸化抑制層を形成する構成とする。
【0009】
具体的に、本発明に係る半導体装置の製造方法は、半導体基板の上に、被保護素子部、保護素子部及び周辺トランジスタ部を有する半導体装置の製造方法を対象とし、半導体基板の上に、被保護素子用ゲート絶縁膜を形成する工程(a)と、保護素子部に形成された被保護素子用ゲート絶縁膜の一部を除去して、開口部を形成することにより、開口部から半導体基板を露出する工程(b)と、半導体基板の上部に開口部を通して不純物を注入することにより、保護素子部にダイオードを形成する工程(c)と、ダイオードの上部に酸化抑制材を注入することにより、酸化抑制層を形成する工程と(d)、半導体基板における周辺トランジスタ部の少なくとも一部とを露出する工程(e)と、工程(e)において露出した半導体基板の上にゲート絶縁膜を形成すると共に、酸化抑制層の上に界面絶縁膜を形成する工程(f)と、被保護素子用ゲート絶縁膜、ゲート絶縁膜及び界面絶縁膜の上にゲート電極を形成する工程(g)とを備え、被保護素子部のゲート電極と保護素子部のゲート電極とは互いに共有されており、保護素子部において、ゲート電極と半導体基板とはダイオードを介して接続し、界面絶縁膜は、ゲート絶縁膜よりも膜厚が薄いことを特徴とする。
【0010】
本発明に係る半導体装置の形成方法によると、工程(f)において、周辺トランジスタ部のゲート絶縁膜と該ゲート絶縁膜よりも膜厚が薄い保護素子部の界面絶縁膜とを同一の工程により形成することが可能であるため、製造工程を簡便にすることができる。
【0011】
本発明に係る半導体装置の製造方法において、工程(c)では、第1導電型の不純物を導入して第1の拡散層を形成し、第2導電型の不純物を導入して第1の拡散層よりも拡散深さの浅い第2の拡散層を形成することが好ましい。
【0012】
この場合、第2の拡散層の不純物濃度は、ダイオードとして機能する範囲で低濃度に形成することが好ましい。
【0013】
本発明に係る半導体装置の製造方法において、ゲート絶縁膜の膜厚は、約3nmであり、界面絶縁膜の膜厚は約1nmであることが好ましい。
【0014】
本発明に係る半導体装置の製造方法において、酸化抑制材は、窒素又は炭素であることが好ましい。
【0015】
本発明に係る半導体装置の製造方法において、被保護素子用ゲート絶縁膜は、第1のシリコン酸化膜、シリコン窒化膜及び第2のシリコン酸化膜の積層膜であることが好ましい。
【0016】
本発明に係る半導体装置の製造方法は、工程(a)と工程(b)との間に、被保護素子部、保護素子部及びトランジスタ部における被保護素子用ゲート絶縁膜の上に保護膜を形成し、周辺トランジスタ部においては、保護膜を除去する工程(a1)と、工程(b)では、保護素子部において、保護膜における被保護素子用ゲート絶縁膜の開口部と重なる領域を選択的に除去する工程(b1)と、工程(d)と工程(e)との間に、被保護素子部における保護膜を除去する工程(d1)をさらに備えていることが好ましい。
【0017】
この場合、保護膜は、シリコン窒化膜の単層又はシリコン窒化膜を含む積層膜であることが好ましい。
【発明の効果】
【0018】
本発明に係る半導体装置の製造方法によると、被保護素子部、保護素子部及び周辺トランジスタ部を備える半導体装置において、周辺トランジスタ部のゲート絶縁膜と該ゲート絶縁膜よりも膜厚が薄い保護素子部の界面絶縁膜とを同一の工程により形成することが可能であるため、製造工程を簡便にすることができる。
【図面の簡単な説明】
【0019】
【図1】(a)〜(d)は本発明の一実施形態に係る半導体装置の構造を示す平面図である。
【図2】(a)〜(d)は本発明の一実施形態に係る半導体装置の構造を示し、(a)は図1(a)のIIa−IIa線における断面図であり、(b)は図1(b)のIIb−IIb線における断面図であり、(c)は図1(c)のIIc−IIc線における断面図であり、(d)は図1(d)のIId−IId線における断面図である。
【図3】(a)〜(d)は本発明の一実施形態に係る半導体装置の製造方法を示す断面図である。
【図4】(a)〜(d)は本発明の一実施形態に係る半導体装置の製造方法を示す断面図である。
【図5】(a)〜(d)は本発明の一実施形態に係る半導体装置の製造方法を示す断面図である。
【図6】(a)〜(d)は本発明の一実施形態に係る半導体装置の製造方法を示す断面図である。
【図7】(a)〜(d)は本発明の一実施形態に係る半導体装置の製造方法を示す断面図である。
【図8】(a)〜(d)は本発明の一実施形態に係る半導体装置の製造方法を示す断面図である。
【図9】(a)〜(d)は本発明の一実施形態に係る半導体装置の製造方法を示す断面図である。
【図10】(a)〜(d)は本発明の一実施形態に係る半導体装置の製造方法を示す断面図である。
【図11】(a)〜(d)は本発明の一実施形態に係る半導体装置の製造方法を示す断面図である。
【図12】(a)〜(d)は本発明の一実施形態に係る半導体装置の製造方法を示す断面図である。
【図13】(a)〜(d)は本発明の一実施形態に係る半導体装置の製造方法を示す断面図である。
【図14】(a)〜(d)は本発明の一実施形態に係る半導体装置の製造方法を示す断面図である。
【図15】(a)〜(d)は本発明の一実施形態に係る半導体装置の製造方法を示す断面図である。
【図16】(a)〜(d)は本発明の一実施形態に係る半導体装置の製造方法を示す断面図である。
【図17】従来の半導体装置の構造を示す断面図である。
【発明を実施するための形態】
【0020】
本発明の一実施形態に係る半導体装置について、図1及び図2を参照しながら説明する。図1(a)〜(d)は本発明の一実施形態に係る半導体装置の平面図を示し、図2(a)〜(d)は図1(a)〜(d)のIIa−IIa線、IIb−IIb線、IIc−IIc線及びIId−IId線における断面図をそれぞれ示している。
【0021】
図1及び図2に示すように、本発明の半導体装置は、被保護素子部、保護素子部、第1の周辺トランジスタ部及び第2の周辺トランジスタ部を備えている。ここで、各図面において、(a)は被保護素子部、(b)は保護素子部、(c)は第1の周辺トランジスタ部、(d)は第2の周辺トランジスタ部をそれぞれ示している。
【0022】
図1(a)及び図2(a)に示すように、被保護素子部において、第1導電型である半導体基板1の上部には、ソース/ドレイン拡散層4が形成されており、半導体基板1の上には、被保護素子用ゲート絶縁膜2が形成されている。ソース/ドレイン拡散層4の上には、被保護素子用ゲート絶縁膜2を貫通するように絶縁膜5が形成されている。また、被保護素子用ゲート絶縁膜2及び絶縁膜5の上にゲート電極13が形成されている。
【0023】
図1(b)及び図2(b)に示すように、保護素子部において、半導体基板1の上部には、第1導電型拡散層7、第2導電型拡散層8、酸化抑制層9及び界面絶縁膜12が順次形成されている。半導体基板1の上には被保護素子用ゲート絶縁膜2及び保護膜6が順次形成され、界面絶縁膜12の上には被保護素子用ゲート絶縁膜2及び保護膜6の開口部14が形成されている。また、被保護素子用ゲート絶縁膜2、保護膜6及び界面絶縁膜12を覆い、開口部14を埋め込むようにゲート電極13が形成されている。
【0024】
図1(c)及び図2(c)に示すように、第1の周辺トランジスタ部において、半導体基板1の上部には、ソース/ドレイン拡散層4が形成されている。また、半導体基板1の上には、第1のゲート絶縁膜10及びゲート電極13が順次形成されている。
【0025】
図1(d)及び図2(d)に示すように、第2の周辺トランジスタ部において、半導体基板1の上部には、ソース/ドレイン拡散層4が形成されている。半導体基板1の上には、第2のゲート絶縁膜11及びゲート電極13が順次形成されている。
【0026】
ここで、本実施形態に係る半導体装置は、被保護素子部及び保護素子部のゲート電極13は互いに共有され、また、保護素子部において、ゲート電極13と半導体基板1とを接続する第1導電型拡散層7及び第2導電型拡散層8によるダイオード構造を有する。また、界面絶縁膜12は第2のゲート絶縁膜11よりも膜厚が薄いことを特徴とする。
【0027】
以下に、本発明の一実施形態に係る半導体装置の製造方法について、図3〜図16を参照しながら説明する。ここで、各図面において、(a)は被保護素子部、(b)は保護素子部、(c)は第1の周辺トランジスタ部、(d)は第2の周辺トランジスタ部をそれぞれ示している。
【0028】
図3(a)〜(d)に示すように、被保護素子部、保護素子部、第1の周辺トランジスタ部及び第2の周辺トランジスタ部において、第1導電型である半導体基板1の上に被保護素子用ゲート絶縁膜2を形成する。被保護素子用ゲート絶縁膜2は、例えば5nmの下部シリコン酸化膜、5nmの中間シリコン窒化膜及び10nmの上部シリコン酸化膜の積層膜により構成される。
【0029】
次に、図4(a)〜(d)に示すように、被保護素子部において、被保護素子用ゲート絶縁膜2に開口部3を形成する。
【0030】
次に、図5(a)〜(d)に示すように、半導体基板1の上部における、開口部3を形成した領域にソース/ドレイン拡散層4を形成する。
【0031】
次に、図6(a)〜(d)に示すように、開口部3に絶縁膜5を形成する。
【0032】
次に、図7(a)〜(d)に示すように、被保護素子部、保護素子部、第1の周辺トランジスタ部及び第2の周辺トランジスタ部において、被保護素子用ゲート絶縁膜2及び絶縁膜5を覆うように保護膜6を形成する。保護膜6は、例えば15nmの下部シリコン窒化膜及び50nmの上部シリコン酸化膜の積層膜により構成される。
【0033】
次に、図8(a)〜(d)に示すように、第1の周辺トランジスタ部及び第2の周辺トランジスタ部において、保護膜6を除去する。
【0034】
次に、図示しないが、第1の周辺トランジスタ部及び第2の周辺トランジスタ部において、半導体基板1の上部に不純物を注入することにより、ソース/ドレイン拡散層4を形成する。
【0035】
次に、図9(a)〜(d)に示すように、第1の周辺トランジスタ部及び第2の周辺トランジスタ部において、被保護素子用ゲート絶縁膜2を除去する。
【0036】
次に、図10(a)〜(d)に示すように、保護素子部において、保護膜6の一部及び被保護素子用ゲート絶縁膜2の一部を除去して、開口部14を形成する。
【0037】
次に、図11(a)〜(d)に示すように、保護素子部において、半導体基板1の上部に開口部14を通して、ダイオード耐圧を決める不純物の注入を行い、さらに、酸化抑制材の注入を行うことにより、第1導電型拡散層7、第2導電型拡散層8及び酸化抑制層9を順次形成する。ここで、図1及び図2の説明において述べたように、半導体基板1の上部における開口部14の領域において、保護素子部のゲート電極13と半導体基板1とは界面絶縁膜12を介して接続され、ゲート電極13に加えられた工程中の電荷は、半導体基板1におけるダイオード構造を介して半導体基板1に放出される。すなわち、前記のダイオード耐圧を決める不純物の注入は、工程中の電荷を半導体基板1に放出させるダイオード構造を構成する接合を形成するために行われる。例えば、N型不純物を半導体基板1の表面側に注入し、P型不純物を半導体基板1の深い側に注入することによりNP接合を形成する場合と、P型不純物を半導体基板1の表面側に注入し、N型不純物を半導体基板1の深い側に注入することによりPN接合を形成する場合等が挙げられる。例えば、半導体基板1の上部における開口部14の領域において、NP接合を形成する場合は、さらに半導体基板1内の別のPN接合とつながるような構造とする。また、PN接合を形成する場合は、さらに半導体基板1内の別のNP接合とつながるような構造とすることにより、正負両極性の工程中の電荷を半導体基板1に放出することができる。
【0038】
ここで、N型不純物を半導体基板1の表面側に注入し、P型不純物を半導体基板1の深い側に注入する場合においてはN型不純物の濃度をダイオードとして機能する範囲で小さくし、P型不純物の濃度を大きくすることにより、所望の保護耐圧を得るようにすることが好ましい。表面のN型不純物の濃度が大きいと増速酸化の効果が生じ、酸化抑制材の注入の効果が小さくなるためである。
【0039】
また、酸化抑制材の注入の例としては窒素注入又は炭素注入等が挙げられる。なお、ダイオードの耐圧を決める注入と酸化抑制材の注入とは同じマスク工程において実施してもよいし、別々の工程において実施してもよい。また、ダイオード耐圧を決める注入においても第1導電型の不純物の注入及び第2導電型の不純物の注入を連続に行う必要はなく、例えば第2導電型の注入を予め実施する、又は、第2導電型拡散層はウェルにより代用する等の方法としてもよい。
【0040】
次に、図12(a)〜(d)に示すように、保護素子部、第1の周辺トランジスタ部及び第2の周辺トランジスタ部において、酸化抑制層9及び半導体基板1の上に、第1のゲート絶縁膜10を形成する。第1のゲート絶縁膜10の膜厚は、例えば15nmである。
【0041】
次に、図13(a)〜(d)に示すように、被保護素子部において、保護膜6を除去する。
【0042】
次に、図14(a)〜(d)に示すように、保護素子部及び第2の周辺トランジスタ部において、第1のゲート絶縁膜10を除去する。このとき、保護素子部及び第2の周辺トランジスタ部をリソグラフィ法により選択し、酸化膜ウエットエッチング法により第1のゲート絶縁膜10を除去することが好ましい。このとき、保護素子部における開口部14の周辺の領域は、保護膜6及び被保護素子用ゲート絶縁膜2の積層構造となっており、保護膜6はシリコン窒化膜を含むため、この工程の酸化膜ウエットエッチング法のストッパ膜として機能させることができるので、安定した形状を得ることができる。
【0043】
次に、図15(a)〜(d)に示すように、酸化処理を行うことにより、第2の周辺トランジスタ部における半導体基板1の上部に第2のゲート絶縁膜11を形成すると共に、保護素子部における酸化抑制層9の上部に界面絶縁膜12を形成する。このとき、酸化抑制材の注入の効果により、膜厚が約3nmの第2のゲート絶縁膜11が形成されると共に、膜厚が約1nmの界面絶縁膜12が形成される。このように、同一の工程において、第2の周辺トランジスタ部の第2のゲート絶縁膜11とそれよりも膜厚が薄い保護素子部の界面絶縁膜12を共に形成することができる。
【0044】
次に、図16(a)〜(d)に示すように、被保護素子部における被保護素子用ゲート絶縁膜2及び絶縁膜5の上、保護素子部における保護膜6及び界面絶縁膜12の上、第1の周辺トランジスタ部における第1のゲート絶縁膜の上並びに第2の周辺トランジスタ部における第2のゲート絶縁膜11の上にゲート電極13を堆積する。
【0045】
以降、図示はしないが、ゲートの加工、ソース/ドレインの形成及び配線の形成を行う。
【0046】
本発明の一実施形態に係る半導体装置の製造方法によると、被保護素子部、保護素子部及び周辺トランジスタ部を備える半導体装置において、周辺トランジスタ部のゲート絶縁膜と該ゲート絶縁膜よりも膜厚が薄い保護素子部の界面絶縁膜とを同一の酸化工程により形成することが可能であるため、製造工程を簡便にすることができる。
【0047】
なお、本発明において、被保護素子は局所電荷蓄積型メモリ素子に限らず、工程中のチャージアップの影響を受けるおそれのあるデバイス、例えば、厚膜のゲート絶縁膜を有する素子又は誘電率の高いゲート絶縁膜を有する素子等であってもよい。
【産業上の利用可能性】
【0048】
本発明に係る半導体装置の製造方法は、被保護素子部、保護素子部及び周辺トランジスタ部を備える半導体装置において、周辺トランジスタ部のゲート絶縁膜と該ゲート絶縁膜よりも膜厚が薄い保護素子部の界面絶縁膜とを同一の酸化工程により形成することができ、製造工程を簡便にすることができるため、特に、局所電荷蓄積型不揮発性メモリ装置等を備える半導体装置の製造方法に有用である。
【符号の説明】
【0049】
1 半導体基板
2 被保護素子用ゲート絶縁膜
3 開口部
4 ソース/ドレイン拡散層
5 絶縁膜
6 保護膜
7 第1導電型拡散層
8 第2導電型拡散層
9 酸化抑制層
10 第1のゲート絶縁膜
11 第2のゲート絶縁膜
12 界面絶縁膜
13 ゲート電極
14 開口部
【技術分野】
【0001】
本発明は、半導体装置の製造方法に関し、特に、局所電荷蓄積型不揮発性メモリ装置等を備える半導体装置の製造方法に関する。
【背景技術】
【0002】
局所電荷蓄積型不揮発性メモリ装置において、拡散工程におけるチャージアップにより電荷の注入を受けると、拡散工程の完了後に電荷を除去することが困難な場合が多い。このため、拡散工程におけるメモリ素子部に対するチャージアップダメージの抑制技術は重要性を増してきている。これまでに、メモリ素子部に保護素子部を接続して、電荷を保護素子部へ放出することにより、チャージアップダメージを抑制する構造を備える半導体装置が提案されており、このような半導体装置について、例えば、特許文献1等に提示されている。
【0003】
図17は従来の半導体装置の構造を示している。図17に示すように、半導体基板101の上部にN型ウェル102が形成され、N型ウェル102の上部にP型拡散層103、P+型拡散層104及びN+型拡散層105が形成されている。さらに、半導体基板101の上には、下部シリコン酸化膜、シリコン窒化膜及び上部シリコン酸化膜の積層膜であるONO膜106が形成されて、メモリ素子部である被保護素子部が形成されている。また、P型拡散層103の上におけるONO膜106の一部に開口部が形成され、該開口部にONO膜106よりも膜厚が薄い絶縁膜107が形成されている。絶縁膜107はN型ウェル102及びP型拡散層103により構成される保護素子部となるダイオード構造と接続されている。さらに、ONO膜106及び絶縁膜107の上には、ゲート電極108が形成されている。被保護素子部とONO膜106の開口部の領域に形成されたダイオード構造とは、互いに共有されたゲート電極108と接続されているため、被保護素子部における工程中のチャージアップによる電荷をダイオード構造を介して半導体基板101に放出し、被保護素子部に対するチャージアップダメージを防ぐことができる。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】米国特許第6869844号明細書
【発明の概要】
【発明が解決しようとする課題】
【0005】
近年、メモリ素子部だけでなく、さらに周辺トランジスタ部も備える半導体装置において、できるだけ簡便な製造方法によってメモリ素子部、保護素子部及び周辺トランジスタ部を形成する技術が重要になってきている。しかしながら、前記の従来技術においては、メモリ素子部及び保護素子部は備えるが、これらと共に周辺トランジスタ部を備える場合については提示されていない。メモリ素子部及び周辺トランジスタ部の両方を備える半導体装置は産業上重要であるが、従来技術を用いてメモリ素子部、保護素子部及び周辺トランジスタ部の全てを形成しようとすると、製造方法が非常に複雑となるという問題が生じる。
【0006】
具体的には、周辺トランジスタ部に形成されるゲート絶縁膜は、例えば3nm程度の膜厚が要望されるのに対し、保護素子部に形成される界面絶縁膜の膜厚は1nm程度が好ましい。なぜなら、保護素子部の界面絶縁膜は、膜厚が厚くなると素子特性が不安定になるおそれがあるからである。すなわち、保護素子部において、界面絶縁膜と半導体基板中に形成されたダイオード構造とが接続されているが、界面絶縁膜の膜厚が厚い場合は、拡散工程におけるチャージアップによって、保護素子部の界面絶縁膜が破壊されたり破壊されなかったりすることにより、ダイオードの動作が不安定となるおそれがある。また、界面絶縁膜の膜厚が薄くなり過ぎると、保護素子部にゲート電極を形成する際に、半導体基板からシリコンが異常エピタキシャル成長するということが本願発明者らの研究により解っている。従来技術においては、好ましい膜厚として例えば、周辺トランジスタ部のゲート絶縁膜の膜厚を約3nmとし、保護素子部の界面絶縁膜の膜厚を約1nmとしている。ところが、ゲート絶縁膜と界面絶縁膜とを同一の工程において形成することが不可能であるため、工程数が増大して、製造方法が複雑となる。
【0007】
本発明は、前記従来の問題に鑑み、その目的は、被保護素子部、保護素子部及び周辺トランジスタ部を備える半導体装置の製造方法において、周辺トランジスタ部のゲート絶縁膜と該ゲート絶縁膜よりも膜厚が薄い保護素子部の界面絶縁膜とを同一の工程において形成できるようにすることにある。
【課題を解決するための手段】
【0008】
前記の目的を達成するために、本発明は、半導体装置の製造方法を、界面絶縁膜を形成する領域に予め酸化抑制層を形成する構成とする。
【0009】
具体的に、本発明に係る半導体装置の製造方法は、半導体基板の上に、被保護素子部、保護素子部及び周辺トランジスタ部を有する半導体装置の製造方法を対象とし、半導体基板の上に、被保護素子用ゲート絶縁膜を形成する工程(a)と、保護素子部に形成された被保護素子用ゲート絶縁膜の一部を除去して、開口部を形成することにより、開口部から半導体基板を露出する工程(b)と、半導体基板の上部に開口部を通して不純物を注入することにより、保護素子部にダイオードを形成する工程(c)と、ダイオードの上部に酸化抑制材を注入することにより、酸化抑制層を形成する工程と(d)、半導体基板における周辺トランジスタ部の少なくとも一部とを露出する工程(e)と、工程(e)において露出した半導体基板の上にゲート絶縁膜を形成すると共に、酸化抑制層の上に界面絶縁膜を形成する工程(f)と、被保護素子用ゲート絶縁膜、ゲート絶縁膜及び界面絶縁膜の上にゲート電極を形成する工程(g)とを備え、被保護素子部のゲート電極と保護素子部のゲート電極とは互いに共有されており、保護素子部において、ゲート電極と半導体基板とはダイオードを介して接続し、界面絶縁膜は、ゲート絶縁膜よりも膜厚が薄いことを特徴とする。
【0010】
本発明に係る半導体装置の形成方法によると、工程(f)において、周辺トランジスタ部のゲート絶縁膜と該ゲート絶縁膜よりも膜厚が薄い保護素子部の界面絶縁膜とを同一の工程により形成することが可能であるため、製造工程を簡便にすることができる。
【0011】
本発明に係る半導体装置の製造方法において、工程(c)では、第1導電型の不純物を導入して第1の拡散層を形成し、第2導電型の不純物を導入して第1の拡散層よりも拡散深さの浅い第2の拡散層を形成することが好ましい。
【0012】
この場合、第2の拡散層の不純物濃度は、ダイオードとして機能する範囲で低濃度に形成することが好ましい。
【0013】
本発明に係る半導体装置の製造方法において、ゲート絶縁膜の膜厚は、約3nmであり、界面絶縁膜の膜厚は約1nmであることが好ましい。
【0014】
本発明に係る半導体装置の製造方法において、酸化抑制材は、窒素又は炭素であることが好ましい。
【0015】
本発明に係る半導体装置の製造方法において、被保護素子用ゲート絶縁膜は、第1のシリコン酸化膜、シリコン窒化膜及び第2のシリコン酸化膜の積層膜であることが好ましい。
【0016】
本発明に係る半導体装置の製造方法は、工程(a)と工程(b)との間に、被保護素子部、保護素子部及びトランジスタ部における被保護素子用ゲート絶縁膜の上に保護膜を形成し、周辺トランジスタ部においては、保護膜を除去する工程(a1)と、工程(b)では、保護素子部において、保護膜における被保護素子用ゲート絶縁膜の開口部と重なる領域を選択的に除去する工程(b1)と、工程(d)と工程(e)との間に、被保護素子部における保護膜を除去する工程(d1)をさらに備えていることが好ましい。
【0017】
この場合、保護膜は、シリコン窒化膜の単層又はシリコン窒化膜を含む積層膜であることが好ましい。
【発明の効果】
【0018】
本発明に係る半導体装置の製造方法によると、被保護素子部、保護素子部及び周辺トランジスタ部を備える半導体装置において、周辺トランジスタ部のゲート絶縁膜と該ゲート絶縁膜よりも膜厚が薄い保護素子部の界面絶縁膜とを同一の工程により形成することが可能であるため、製造工程を簡便にすることができる。
【図面の簡単な説明】
【0019】
【図1】(a)〜(d)は本発明の一実施形態に係る半導体装置の構造を示す平面図である。
【図2】(a)〜(d)は本発明の一実施形態に係る半導体装置の構造を示し、(a)は図1(a)のIIa−IIa線における断面図であり、(b)は図1(b)のIIb−IIb線における断面図であり、(c)は図1(c)のIIc−IIc線における断面図であり、(d)は図1(d)のIId−IId線における断面図である。
【図3】(a)〜(d)は本発明の一実施形態に係る半導体装置の製造方法を示す断面図である。
【図4】(a)〜(d)は本発明の一実施形態に係る半導体装置の製造方法を示す断面図である。
【図5】(a)〜(d)は本発明の一実施形態に係る半導体装置の製造方法を示す断面図である。
【図6】(a)〜(d)は本発明の一実施形態に係る半導体装置の製造方法を示す断面図である。
【図7】(a)〜(d)は本発明の一実施形態に係る半導体装置の製造方法を示す断面図である。
【図8】(a)〜(d)は本発明の一実施形態に係る半導体装置の製造方法を示す断面図である。
【図9】(a)〜(d)は本発明の一実施形態に係る半導体装置の製造方法を示す断面図である。
【図10】(a)〜(d)は本発明の一実施形態に係る半導体装置の製造方法を示す断面図である。
【図11】(a)〜(d)は本発明の一実施形態に係る半導体装置の製造方法を示す断面図である。
【図12】(a)〜(d)は本発明の一実施形態に係る半導体装置の製造方法を示す断面図である。
【図13】(a)〜(d)は本発明の一実施形態に係る半導体装置の製造方法を示す断面図である。
【図14】(a)〜(d)は本発明の一実施形態に係る半導体装置の製造方法を示す断面図である。
【図15】(a)〜(d)は本発明の一実施形態に係る半導体装置の製造方法を示す断面図である。
【図16】(a)〜(d)は本発明の一実施形態に係る半導体装置の製造方法を示す断面図である。
【図17】従来の半導体装置の構造を示す断面図である。
【発明を実施するための形態】
【0020】
本発明の一実施形態に係る半導体装置について、図1及び図2を参照しながら説明する。図1(a)〜(d)は本発明の一実施形態に係る半導体装置の平面図を示し、図2(a)〜(d)は図1(a)〜(d)のIIa−IIa線、IIb−IIb線、IIc−IIc線及びIId−IId線における断面図をそれぞれ示している。
【0021】
図1及び図2に示すように、本発明の半導体装置は、被保護素子部、保護素子部、第1の周辺トランジスタ部及び第2の周辺トランジスタ部を備えている。ここで、各図面において、(a)は被保護素子部、(b)は保護素子部、(c)は第1の周辺トランジスタ部、(d)は第2の周辺トランジスタ部をそれぞれ示している。
【0022】
図1(a)及び図2(a)に示すように、被保護素子部において、第1導電型である半導体基板1の上部には、ソース/ドレイン拡散層4が形成されており、半導体基板1の上には、被保護素子用ゲート絶縁膜2が形成されている。ソース/ドレイン拡散層4の上には、被保護素子用ゲート絶縁膜2を貫通するように絶縁膜5が形成されている。また、被保護素子用ゲート絶縁膜2及び絶縁膜5の上にゲート電極13が形成されている。
【0023】
図1(b)及び図2(b)に示すように、保護素子部において、半導体基板1の上部には、第1導電型拡散層7、第2導電型拡散層8、酸化抑制層9及び界面絶縁膜12が順次形成されている。半導体基板1の上には被保護素子用ゲート絶縁膜2及び保護膜6が順次形成され、界面絶縁膜12の上には被保護素子用ゲート絶縁膜2及び保護膜6の開口部14が形成されている。また、被保護素子用ゲート絶縁膜2、保護膜6及び界面絶縁膜12を覆い、開口部14を埋め込むようにゲート電極13が形成されている。
【0024】
図1(c)及び図2(c)に示すように、第1の周辺トランジスタ部において、半導体基板1の上部には、ソース/ドレイン拡散層4が形成されている。また、半導体基板1の上には、第1のゲート絶縁膜10及びゲート電極13が順次形成されている。
【0025】
図1(d)及び図2(d)に示すように、第2の周辺トランジスタ部において、半導体基板1の上部には、ソース/ドレイン拡散層4が形成されている。半導体基板1の上には、第2のゲート絶縁膜11及びゲート電極13が順次形成されている。
【0026】
ここで、本実施形態に係る半導体装置は、被保護素子部及び保護素子部のゲート電極13は互いに共有され、また、保護素子部において、ゲート電極13と半導体基板1とを接続する第1導電型拡散層7及び第2導電型拡散層8によるダイオード構造を有する。また、界面絶縁膜12は第2のゲート絶縁膜11よりも膜厚が薄いことを特徴とする。
【0027】
以下に、本発明の一実施形態に係る半導体装置の製造方法について、図3〜図16を参照しながら説明する。ここで、各図面において、(a)は被保護素子部、(b)は保護素子部、(c)は第1の周辺トランジスタ部、(d)は第2の周辺トランジスタ部をそれぞれ示している。
【0028】
図3(a)〜(d)に示すように、被保護素子部、保護素子部、第1の周辺トランジスタ部及び第2の周辺トランジスタ部において、第1導電型である半導体基板1の上に被保護素子用ゲート絶縁膜2を形成する。被保護素子用ゲート絶縁膜2は、例えば5nmの下部シリコン酸化膜、5nmの中間シリコン窒化膜及び10nmの上部シリコン酸化膜の積層膜により構成される。
【0029】
次に、図4(a)〜(d)に示すように、被保護素子部において、被保護素子用ゲート絶縁膜2に開口部3を形成する。
【0030】
次に、図5(a)〜(d)に示すように、半導体基板1の上部における、開口部3を形成した領域にソース/ドレイン拡散層4を形成する。
【0031】
次に、図6(a)〜(d)に示すように、開口部3に絶縁膜5を形成する。
【0032】
次に、図7(a)〜(d)に示すように、被保護素子部、保護素子部、第1の周辺トランジスタ部及び第2の周辺トランジスタ部において、被保護素子用ゲート絶縁膜2及び絶縁膜5を覆うように保護膜6を形成する。保護膜6は、例えば15nmの下部シリコン窒化膜及び50nmの上部シリコン酸化膜の積層膜により構成される。
【0033】
次に、図8(a)〜(d)に示すように、第1の周辺トランジスタ部及び第2の周辺トランジスタ部において、保護膜6を除去する。
【0034】
次に、図示しないが、第1の周辺トランジスタ部及び第2の周辺トランジスタ部において、半導体基板1の上部に不純物を注入することにより、ソース/ドレイン拡散層4を形成する。
【0035】
次に、図9(a)〜(d)に示すように、第1の周辺トランジスタ部及び第2の周辺トランジスタ部において、被保護素子用ゲート絶縁膜2を除去する。
【0036】
次に、図10(a)〜(d)に示すように、保護素子部において、保護膜6の一部及び被保護素子用ゲート絶縁膜2の一部を除去して、開口部14を形成する。
【0037】
次に、図11(a)〜(d)に示すように、保護素子部において、半導体基板1の上部に開口部14を通して、ダイオード耐圧を決める不純物の注入を行い、さらに、酸化抑制材の注入を行うことにより、第1導電型拡散層7、第2導電型拡散層8及び酸化抑制層9を順次形成する。ここで、図1及び図2の説明において述べたように、半導体基板1の上部における開口部14の領域において、保護素子部のゲート電極13と半導体基板1とは界面絶縁膜12を介して接続され、ゲート電極13に加えられた工程中の電荷は、半導体基板1におけるダイオード構造を介して半導体基板1に放出される。すなわち、前記のダイオード耐圧を決める不純物の注入は、工程中の電荷を半導体基板1に放出させるダイオード構造を構成する接合を形成するために行われる。例えば、N型不純物を半導体基板1の表面側に注入し、P型不純物を半導体基板1の深い側に注入することによりNP接合を形成する場合と、P型不純物を半導体基板1の表面側に注入し、N型不純物を半導体基板1の深い側に注入することによりPN接合を形成する場合等が挙げられる。例えば、半導体基板1の上部における開口部14の領域において、NP接合を形成する場合は、さらに半導体基板1内の別のPN接合とつながるような構造とする。また、PN接合を形成する場合は、さらに半導体基板1内の別のNP接合とつながるような構造とすることにより、正負両極性の工程中の電荷を半導体基板1に放出することができる。
【0038】
ここで、N型不純物を半導体基板1の表面側に注入し、P型不純物を半導体基板1の深い側に注入する場合においてはN型不純物の濃度をダイオードとして機能する範囲で小さくし、P型不純物の濃度を大きくすることにより、所望の保護耐圧を得るようにすることが好ましい。表面のN型不純物の濃度が大きいと増速酸化の効果が生じ、酸化抑制材の注入の効果が小さくなるためである。
【0039】
また、酸化抑制材の注入の例としては窒素注入又は炭素注入等が挙げられる。なお、ダイオードの耐圧を決める注入と酸化抑制材の注入とは同じマスク工程において実施してもよいし、別々の工程において実施してもよい。また、ダイオード耐圧を決める注入においても第1導電型の不純物の注入及び第2導電型の不純物の注入を連続に行う必要はなく、例えば第2導電型の注入を予め実施する、又は、第2導電型拡散層はウェルにより代用する等の方法としてもよい。
【0040】
次に、図12(a)〜(d)に示すように、保護素子部、第1の周辺トランジスタ部及び第2の周辺トランジスタ部において、酸化抑制層9及び半導体基板1の上に、第1のゲート絶縁膜10を形成する。第1のゲート絶縁膜10の膜厚は、例えば15nmである。
【0041】
次に、図13(a)〜(d)に示すように、被保護素子部において、保護膜6を除去する。
【0042】
次に、図14(a)〜(d)に示すように、保護素子部及び第2の周辺トランジスタ部において、第1のゲート絶縁膜10を除去する。このとき、保護素子部及び第2の周辺トランジスタ部をリソグラフィ法により選択し、酸化膜ウエットエッチング法により第1のゲート絶縁膜10を除去することが好ましい。このとき、保護素子部における開口部14の周辺の領域は、保護膜6及び被保護素子用ゲート絶縁膜2の積層構造となっており、保護膜6はシリコン窒化膜を含むため、この工程の酸化膜ウエットエッチング法のストッパ膜として機能させることができるので、安定した形状を得ることができる。
【0043】
次に、図15(a)〜(d)に示すように、酸化処理を行うことにより、第2の周辺トランジスタ部における半導体基板1の上部に第2のゲート絶縁膜11を形成すると共に、保護素子部における酸化抑制層9の上部に界面絶縁膜12を形成する。このとき、酸化抑制材の注入の効果により、膜厚が約3nmの第2のゲート絶縁膜11が形成されると共に、膜厚が約1nmの界面絶縁膜12が形成される。このように、同一の工程において、第2の周辺トランジスタ部の第2のゲート絶縁膜11とそれよりも膜厚が薄い保護素子部の界面絶縁膜12を共に形成することができる。
【0044】
次に、図16(a)〜(d)に示すように、被保護素子部における被保護素子用ゲート絶縁膜2及び絶縁膜5の上、保護素子部における保護膜6及び界面絶縁膜12の上、第1の周辺トランジスタ部における第1のゲート絶縁膜の上並びに第2の周辺トランジスタ部における第2のゲート絶縁膜11の上にゲート電極13を堆積する。
【0045】
以降、図示はしないが、ゲートの加工、ソース/ドレインの形成及び配線の形成を行う。
【0046】
本発明の一実施形態に係る半導体装置の製造方法によると、被保護素子部、保護素子部及び周辺トランジスタ部を備える半導体装置において、周辺トランジスタ部のゲート絶縁膜と該ゲート絶縁膜よりも膜厚が薄い保護素子部の界面絶縁膜とを同一の酸化工程により形成することが可能であるため、製造工程を簡便にすることができる。
【0047】
なお、本発明において、被保護素子は局所電荷蓄積型メモリ素子に限らず、工程中のチャージアップの影響を受けるおそれのあるデバイス、例えば、厚膜のゲート絶縁膜を有する素子又は誘電率の高いゲート絶縁膜を有する素子等であってもよい。
【産業上の利用可能性】
【0048】
本発明に係る半導体装置の製造方法は、被保護素子部、保護素子部及び周辺トランジスタ部を備える半導体装置において、周辺トランジスタ部のゲート絶縁膜と該ゲート絶縁膜よりも膜厚が薄い保護素子部の界面絶縁膜とを同一の酸化工程により形成することができ、製造工程を簡便にすることができるため、特に、局所電荷蓄積型不揮発性メモリ装置等を備える半導体装置の製造方法に有用である。
【符号の説明】
【0049】
1 半導体基板
2 被保護素子用ゲート絶縁膜
3 開口部
4 ソース/ドレイン拡散層
5 絶縁膜
6 保護膜
7 第1導電型拡散層
8 第2導電型拡散層
9 酸化抑制層
10 第1のゲート絶縁膜
11 第2のゲート絶縁膜
12 界面絶縁膜
13 ゲート電極
14 開口部
【特許請求の範囲】
【請求項1】
半導体基板の上に、被保護素子部、保護素子部及び周辺トランジスタ部を有する半導体装置の製造方法であって、
前記半導体基板の上に、被保護素子用ゲート絶縁膜を形成する工程(a)と、
前記保護素子部に形成された前記被保護素子用ゲート絶縁膜の一部を除去して、開口部を形成することにより、前記開口部から前記半導体基板を露出する工程(b)と、
前記半導体基板の上部に前記開口部を通して不純物を注入することにより、前記保護素子部にダイオードを形成する工程(c)と、
前記ダイオードの上部に酸化抑制材を注入することにより、酸化抑制層を形成する工程と(d)、
前記半導体基板における前記周辺トランジスタ部の少なくとも一部とを露出する工程(e)と、
前記工程(e)において露出した前記半導体基板の上にゲート絶縁膜を形成すると共に、前記酸化抑制層の上に界面絶縁膜を形成する工程(f)と、
前記被保護素子用ゲート絶縁膜、ゲート絶縁膜及び界面絶縁膜の上にゲート電極を形成する工程(g)とを備え、
前記被保護素子部の前記ゲート電極と前記保護素子部の前記ゲート電極とは互いに共有されており、
前記保護素子部において、前記ゲート電極と前記半導体基板とは前記ダイオードを介して接続し、
前記界面絶縁膜は、前記ゲート絶縁膜よりも膜厚が薄いことを特徴とする半導体装置の製造方法。
【請求項2】
前記工程(c)では、第1導電型の不純物を導入して第1の拡散層を形成し、第2導電型の不純物を導入して前記第1の拡散層よりも拡散深さの浅い第2の拡散層を形成することを特徴とする請求項1に記載の半導体装置の製造方法。
【請求項3】
前記第2の拡散層の不純物濃度は、ダイオードとして機能する範囲で低濃度に形成することを特徴とする請求項2に記載の半導体装置の製造方法。
【請求項4】
前記ゲート絶縁膜の膜厚は、約3nmであり、前記界面絶縁膜の膜厚は約1nmであることを特徴とする請求項1〜3のうちのいずれか1項に記載の半導体装置の製造方法。
【請求項5】
前記酸化抑制材は、窒素又は炭素であることを特徴とする請求項1〜4のうちのいずれか1項に記載の半導体装置の製造方法。
【請求項6】
前記被保護素子用ゲート絶縁膜は、第1のシリコン酸化膜、シリコン窒化膜及び第2のシリコン酸化膜の積層膜であることを特徴とする請求項1〜5のいずれか1項に記載の半導体装置の製造方法。
【請求項7】
前記工程(a)と前記工程(b)との間に、前記被保護素子部、保護素子部及びトランジスタ部における前記被保護素子用ゲート絶縁膜の上に保護膜を形成し、周辺トランジスタ部においては、前記保護膜を除去する工程(a1)と、
前記工程(b)では、前記保護素子部において、前記保護膜における前記被保護素子用ゲート絶縁膜の開口部と重なる領域を選択的に除去する工程(b1)と、
前記工程(d)と前記工程(e)との間に、前記被保護素子部における前記保護膜を除去する工程(d1)とをさらに備えていることを特徴とする請求項1〜6のいずれか1項に記載の半導体装置の製造方法。
【請求項8】
前記保護膜は、シリコン窒化膜の単層又はシリコン窒化膜を含む積層膜であることを特徴とする請求項7に記載の半導体装置の製造方法。
【請求項1】
半導体基板の上に、被保護素子部、保護素子部及び周辺トランジスタ部を有する半導体装置の製造方法であって、
前記半導体基板の上に、被保護素子用ゲート絶縁膜を形成する工程(a)と、
前記保護素子部に形成された前記被保護素子用ゲート絶縁膜の一部を除去して、開口部を形成することにより、前記開口部から前記半導体基板を露出する工程(b)と、
前記半導体基板の上部に前記開口部を通して不純物を注入することにより、前記保護素子部にダイオードを形成する工程(c)と、
前記ダイオードの上部に酸化抑制材を注入することにより、酸化抑制層を形成する工程と(d)、
前記半導体基板における前記周辺トランジスタ部の少なくとも一部とを露出する工程(e)と、
前記工程(e)において露出した前記半導体基板の上にゲート絶縁膜を形成すると共に、前記酸化抑制層の上に界面絶縁膜を形成する工程(f)と、
前記被保護素子用ゲート絶縁膜、ゲート絶縁膜及び界面絶縁膜の上にゲート電極を形成する工程(g)とを備え、
前記被保護素子部の前記ゲート電極と前記保護素子部の前記ゲート電極とは互いに共有されており、
前記保護素子部において、前記ゲート電極と前記半導体基板とは前記ダイオードを介して接続し、
前記界面絶縁膜は、前記ゲート絶縁膜よりも膜厚が薄いことを特徴とする半導体装置の製造方法。
【請求項2】
前記工程(c)では、第1導電型の不純物を導入して第1の拡散層を形成し、第2導電型の不純物を導入して前記第1の拡散層よりも拡散深さの浅い第2の拡散層を形成することを特徴とする請求項1に記載の半導体装置の製造方法。
【請求項3】
前記第2の拡散層の不純物濃度は、ダイオードとして機能する範囲で低濃度に形成することを特徴とする請求項2に記載の半導体装置の製造方法。
【請求項4】
前記ゲート絶縁膜の膜厚は、約3nmであり、前記界面絶縁膜の膜厚は約1nmであることを特徴とする請求項1〜3のうちのいずれか1項に記載の半導体装置の製造方法。
【請求項5】
前記酸化抑制材は、窒素又は炭素であることを特徴とする請求項1〜4のうちのいずれか1項に記載の半導体装置の製造方法。
【請求項6】
前記被保護素子用ゲート絶縁膜は、第1のシリコン酸化膜、シリコン窒化膜及び第2のシリコン酸化膜の積層膜であることを特徴とする請求項1〜5のいずれか1項に記載の半導体装置の製造方法。
【請求項7】
前記工程(a)と前記工程(b)との間に、前記被保護素子部、保護素子部及びトランジスタ部における前記被保護素子用ゲート絶縁膜の上に保護膜を形成し、周辺トランジスタ部においては、前記保護膜を除去する工程(a1)と、
前記工程(b)では、前記保護素子部において、前記保護膜における前記被保護素子用ゲート絶縁膜の開口部と重なる領域を選択的に除去する工程(b1)と、
前記工程(d)と前記工程(e)との間に、前記被保護素子部における前記保護膜を除去する工程(d1)とをさらに備えていることを特徴とする請求項1〜6のいずれか1項に記載の半導体装置の製造方法。
【請求項8】
前記保護膜は、シリコン窒化膜の単層又はシリコン窒化膜を含む積層膜であることを特徴とする請求項7に記載の半導体装置の製造方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【公開番号】特開2010−287787(P2010−287787A)
【公開日】平成22年12月24日(2010.12.24)
【国際特許分類】
【出願番号】特願2009−141406(P2009−141406)
【出願日】平成21年6月12日(2009.6.12)
【出願人】(000005821)パナソニック株式会社 (73,050)
【Fターム(参考)】
【公開日】平成22年12月24日(2010.12.24)
【国際特許分類】
【出願日】平成21年6月12日(2009.6.12)
【出願人】(000005821)パナソニック株式会社 (73,050)
【Fターム(参考)】
[ Back to top ]