電子デバイスおよびその製造方法
【課題】抵抗値を精度よく容易に設定可能な構造の抵抗素子を有する電子デバイスを実現する。
【解決手段】半導体等の基板に形成された積層構造における絶縁層間の導電膜配置階層の１つに、抵抗素子の抵抗値を規定する抵抗膜（金属薄膜１１）が配置されている。この金属薄膜１１は、２種類以上の抵抗率をもつ。この金属薄膜１１は、望ましくは、抵抗率が異なる複数の面領域（高抵抗面領域ＲＨと低抵抗面領域ＲＬ１,ＲＬ２）をもつ複抵抗領域型の金属薄膜１１Ｗである。
【解決手段】半導体等の基板に形成された積層構造における絶縁層間の導電膜配置階層の１つに、抵抗素子の抵抗値を規定する抵抗膜（金属薄膜１１）が配置されている。この金属薄膜１１は、２種類以上の抵抗率をもつ。この金属薄膜１１は、望ましくは、抵抗率が異なる複数の面領域（高抵抗面領域ＲＨと低抵抗面領域ＲＬ１,ＲＬ２）をもつ複抵抗領域型の金属薄膜１１Ｗである。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基板に形成された積層構造における絶縁層間の導電膜配置階層の１つに薄膜等により抵抗素子が配置されている電子デバイスに関する。
【背景技術】
【０００２】
基板に絶縁層を形成してその上に薄膜抵抗素子を形成している電子デバイスとしては、基板が絶縁性の電子部品も存在するが、代表的なものでは基板が半導体である半導体デバイスが知られている。
半導体デバイスは大別すると、ディスクリートデバイスとＩＣデバイスに分類できる。
【０００３】
ＩＣデバイスのうち、特にアナログ系やミックスシグナル系ＬＳＩでは、能動素子にバイアスや負荷を与えるための用途以外にも、信号の比、帰還あるいはゲインを制御するために抵抗素子は重要な役割を果たしている。そのような分野では、特に抵抗素子の抵抗値について、高い精度が要求される。
【０００４】
ＩＣデバイス内に形成される抵抗素子は、配線工程前に形成されるポリシリコンを材料とするものが以前は主流となっていた。ところが、ポリシリコン膜のグレイン生成のばらつき、熱履歴や加工におけるばらつきなどから、出来上がった抵抗素子は抵抗値の精度が低いものであった。
【０００５】
ところで、ポリシリコンの成膜やその後の熱処理を行う製造装置は、半導体ウェハを配置する位置によって、要求される抵抗値の精度を満たさない場合がある。その場合、ポリシリコン薄膜抵抗素子の精度向上を目的として、製造装置の処理室で特定領域のみを指定して製造を行うなどの対処で、高い精度の薄膜抵抗素子が得られるようにするなどの工夫が必要となる。
また、同一のウェハ内にダミーパターンを設けて、プロセスごとに条件を追い込むために、出来上がった薄膜抵抗の抵抗値をダミーパターンの測定によりモニタし、その結果を逐次、量産にフィードバックする等の高度な管理システムを用いた制御を行うこともある。
これらの対処では、いずれも生産性やコストが犠牲になり、低コストで高い薄膜抵抗を製造できない。
【０００６】
また、ポリシリコン抵抗の場合、基板に近い階層（レイヤ）で形成されることから、抵抗素子と基板間の寄生容量が大きく、特に高速動作が要求されるＬＳＩでは動作が遅くなる等の特性上の不利益がある。
【０００７】
これらの不利益を解消した抵抗素子として、近年、配線層に金属薄膜、特に金属窒化膜などで抵抗素子を形成する技術が採用されつつある。
例えば銅配線の拡散バリアとして用いられているＴａＮ等をそのまま抵抗素子としての形状に加工し、これを配線と接続することで、精度が高く寄生容量が小さい抵抗素子を形成することができる。
この方法により形成される金属薄膜抵抗は、層間膜や配線を形成するときの温度以上の高温（〜５００[℃]）に晒されることもなく、抵抗値を成膜条件によってほぼ決定することができる。
【０００８】
銅配線の拡散バリアに用いられるＴａＮ等の窒化金属膜は、非常に低抵抗率である。しかし、アナログ及びミックスシグナル系ＬＳＩで要求される抵抗素子は高抵抗のものが少なくなく、全てのポリシリコン抵抗が金属薄膜抵抗に置き換えられるわけではなく、むしろかなり限定的に使われているのが現状である。
【０００９】
このような現状に鑑みて、低シート抵抗膜と高シート抵抗膜の２種類の抵抗膜を複数層の金属薄膜で成膜し、高抵抗にも対応することができる技術が提案されている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特表２００１−５１１３１６号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
しかしながら、上記特許文献１に記載の技術では、複数層の抵抗膜を成膜し、単層膜や多層膜といった異なる構造の抵抗素子を異なる箇所に作り分けなければならない。そのため、この既知の技術では工程数が大幅に増加する不利益がある。また、配線のバリア層の流用という効率的な抵抗膜の作り方ができないため、配線や抵抗素子を絶縁層間に配置するための積層構造を大幅に設計し直す必要があり、このことが低コストで高精度な抵抗素子を作製することの阻害要因となっている。
【００１２】
本発明は、抵抗値を精度よく容易に設定可能な構造の抵抗素子を有する電子デバイスと、基板に形成された積層構造における絶縁層間の導電膜配置階層の１つに、かかる抵抗素子を低コストで形成するための手法を含む電子デバイスの製造方法とを提供するものである。
【課題を解決するための手段】
【００１３】
本発明に関わる電子デバイスは、基板に形成された積層構造における絶縁層間の導電膜配置階層の１つに、抵抗素子の抵抗値を規定する抵抗膜が配置され、当該抵抗膜が２種類以上の抵抗率をもつ電子デバイスである。
【００１４】
本発明では好適に、前記抵抗膜は、抵抗率が異なる複数の面領域をもつ複抵抗領域型の金属薄膜である。
本発明では好適に、抵抗値が異なる複数の前記抵抗膜として、前記複抵抗領域型の金属薄膜を複数有し、この複抵抗領域型の複数の金属薄膜は、厚さ、長さおよび幅が全て同じ同一形状を有し、前記抵抗率が異なる複数の面領域の面積比が異なる。このような形状の複抵抗領域型の金属薄膜は、特にトリミング抵抗素子の抵抗値を決める複数のトリミング抵抗膜として有用である。
【００１５】
以上の構成によれば、１つの抵抗膜が複数の抵抗率をもつため、たとえば抵抗率が異なる領域の比率を当該抵抗膜内で変えることで、抵抗値を変更できる。つまり、製造に際して、この抵抗率が異なる領域の比率という１つのパラメータを制御するだけで様々な抵抗値をもつ抵抗膜の形成が可能である。
【００１６】
この抵抗率が異なる領域を、例えば金属薄膜の面領域とすることが可能であり、このことは、領域ごとの抵抗率の設定を金属薄膜の成膜後でも行うことを容易化する。
【００１７】
本発明に関わる他の電子デバイスは、基板に形成された積層構造における絶縁層間の導電膜配置階層の１つに、抵抗素子の抵抗値を規定する複数の抵抗膜が配置され、当該複数の抵抗膜が２種類以上の抵抗率をもつ複数の金属薄膜である。また、当該複数の金属薄膜は形状が同じで抵抗率が異なる２つの金属薄膜を含み、当該２つの金属薄膜のうち、一方の上面が窒化珪素膜で覆われ、他方の上面が酸化珪素膜で覆われている。
【００１８】
このような構成の電子デバイスでは、上面が窒化珪素膜で覆われているか、酸化珪素膜で覆われているかの違いで抵抗率に差を設けることも可能であり、その構造上、抵抗率の設定が極めて容易である。
【００１９】
本発明に関わる電子デバイスの製造方法は、基板に支持された絶縁膜上に抵抗素子の抵抗膜を形成するステップを有し、当該抵抗膜を形成するステップが、以下の諸ステップを含む。
（１）前記絶縁膜上に金属薄膜を成膜するステップ。
（２）前記金属薄膜の前記抵抗膜となる部分を含む領域をマスク層で被覆するステップ。
（３）前記抵抗膜となる部分の少なくとも一部の領域で前記マスク層を開口し、開口から露出した抵抗膜の領域を酸化させて抵抗率を変化させるステップ。
（４）前記金属薄膜を、前記抵抗膜の形状にパターニングするステップ。
なお、処理手順としては、上記（４）のステップは上記（１）の後と上記（３）の後のどちらでもよい。
【００２０】
本発明に関わる電子デバイスの製造方法は、基板に支持された絶縁膜上に抵抗素子の抵抗膜を形成するステップを有し、当該抵抗膜を形成するステップが、以下の諸ステップを含む。
（１）前記絶縁膜上に金属薄膜を成膜するステップ。
（２）異なる抵抗率の複数の前記抵抗膜となる金属薄膜の少なくとも一部の領域を酸化珪素膜で被膜し他の領域を窒化珪素膜で被覆した状態で加熱処理を施すことによって、前記酸化珪素膜で被膜した金属薄膜の領域で選択的に抵抗率を変化させるステップ。
（３）前記金属薄膜を、前記抵抗膜の形状にパターニングするステップ。
なお、処理手順としては、上記（３）のステップは上記（１）の後と上記（２）の後のどちらでもよい。
【発明の効果】
【００２１】
本発明によれば、抵抗値を精度よく容易に設定可能な構造の抵抗素子を有する電子デバイスを提供できる。また、本発明によれば、基板に形成された積層構造における絶縁層間の導電膜配置階層の１つに、かかる抵抗素子を低コストで形成するための手法を含む電子デバイスの製造方法を提供することができる。
【図面の簡単な説明】
【００２２】
【図１】第１の実施形態に関わる抵抗素子の構造と製法を説明するための、半導体デバイスの積層構造の部分断面図である。
【図２】第２の実施形態に関わる抵抗素子の構造と製法を説明するための、半導体デバイスの積層構造の部分断面図である。
【図３】第３の実施形態に関わる抵抗素子の金属薄膜について、高抵抗化過程の平面図と断面図および出来上がりの平面図である。
【図４】第３の実施形態で採用可能な第１の選択酸化の手法に関わるシート抵抗変化のグラフである。
【図５】第３の実施形態で採用可能な第２の選択酸化の手法に関わるシート抵抗変化のグラフである。
【図６】第４の実施形態に関わる複数の抵抗素子の平面図である。
【図７】比較例１に関わる複数の抵抗素子の平面図である。
【図８】第５の実施形態に関わるトリミング抵抗素子の平面図である。
【図９】比較例２と３に関わるトリミング抵抗素子の平面図である。
【図１０】第５の実施形態におけるトリミング抵抗値と抵抗体本数との関係を示すグラフである。
【図１１】比較例３におけるトリミング抵抗値と抵抗体本数との関係を示すグラフである。
【発明を実施するための形態】
【００２３】
本発明の実施形態を、金属薄膜抵抗を有する半導体デバイスを例として図面を参照して、以下の順で説明する。
１．第１の実施の形態：金属薄膜全体を高抵抗化する場合の第１構造例と第１製法例を示す実施形態（金属材料の例や酸化手法の変形例１を含む）。
２．第２の実施の形態：金属薄膜全体を高抵抗化する場合の第２構造例と第２製法例を示す実施形態。
３．第３の実施の形態：金属薄膜全体を部分的に高抵抗化する際にマスク層の開口を利用する選択酸化ステップを含む場合の第３構造例と第３製法例（第１および第２製法例の上位概念）、ならびに、被膜材の種類で選択酸化する第４製法例を示す実施形態。
４．第４の実施の形態：複数の金属薄膜を同一形状とする実施形態。
５．第５の実施の形態：第４の実施形態の複数の金属薄膜をトリミング抵抗素子に応用した場合の実施形態。
【００２４】
＜１．第１の実施の形態＞
図１に、第１の実施の形態に関わる抵抗素子を含む電子デバイスとして、半導体デバイスの積層構造の部分断面図を示す。
【００２５】
［デバイス構造］
最初に、図１（Ｇ）を用いてデバイス構造を説明する。
半導体デバイス１は、例えばＬＳＩやディスクリートデバイスであり、ＬＳＩの場合、不図示の半導体基板にトランジスタ等の能動素子が必要な回路を形成するために設計で決められた配置や接続関係で形成されている。
能動素子が形成された半導体基板上に多層配線構造が絶縁層と導電層を何層にも重ねることで形成され、多層配線構造内に配線および受動素子（抵抗、キャパシタ、インダクタ等）が形成されている。
【００２６】
図１（Ｇ）は多層配線構造における絶縁層間の導電膜配置階層の１つを中心に示す部分断面図である。
この導電膜配置階層は、下地の絶縁層１０と次の絶縁層（層間絶縁膜１３）との間の階層を指す。
より詳細に、絶縁層１０上には、抵抗率が相対的に高い高抵抗金属薄膜１１Ｈと、抵抗率が相対的に低い低抵抗金属薄膜１１Ｌとが、異なる箇所に形成されている。高抵抗金属薄膜１１Ｈと低抵抗金属薄膜１１Ｌは、その平面形状は任意であり、その例は後述するが、例えば細長い短冊状に同一形状で形成されている。本発明の実施の形態において、“同一形状”とは、厚さ（膜厚）、長さおよび幅が同一である形状を言う。但し、酸化による多少の膜減りがあっても“同一形状”の範疇に含まれる。
【００２７】
高抵抗金属薄膜１１Ｈと低抵抗金属薄膜１１Ｌは層間絶縁膜１３に覆われ、低抵抗金属薄膜１１Ｌにおいては、層間絶縁膜１３と低抵抗金属膜１１Ｌとの間に窒化珪素膜または酸化珪素膜（ここではＳｉＮ膜１２）が介在する。一方、高抵抗金属薄膜１１Ｈと層間絶縁膜１３との間に窒化珪素膜または酸化珪素膜（ここではＳｉＮ膜１２）は介在しない。この窒化珪素膜または酸化珪素膜（ここではＳｉＮ膜１２）が介在するか介在しないかは重要であり、これに起因して金属薄膜抵抗の抵抗率に差が生じている。
【００２８】
詳細は後述するが、窒化珪素膜または酸化珪素膜（ここではＳｉＮ膜１２）は酸化工程のマスク層として機能する。そのため高抵抗金属薄膜１１Ｈは、その母材が酸化され、これにより酸化されていない低抵抗金属薄膜１１Ｌとの抵抗率に差が生じている。
【００２９】
高抵抗金属薄膜１１Ｈと低抵抗金属薄膜１１Ｌの共通な母材は、例えば窒化金属膜が望ましい。さらに望ましくは、ＺｒＮ，ＴａＮ，ＨｆＮ，ＮｂＮ，ＷＮ，ＴｉＮの金属酸化物の何れかにより、上記共通な母材が構成されている。
【００３０】
高抵抗金属薄膜１１Ｈの長手方向の一方端部に第１配線１４＿１が接続され、他方端部に第２配線１４＿２が接続されている。第１配線１４＿１と第２配線１４＿２は、層間絶縁膜１３上に配線された、より上層の配線層から形成され、層間絶縁膜１３に形成されたコンタクトを介して、高抵抗金属薄膜１１Ｈまたは低抵抗金属薄膜１１Ｌの所定の部分に接触している。
【００３１】
［製造方法］
図１（Ｇ）に示すデバイス構造の製造方法を説明する。
まず、図１（Ａ）に示すステップでは、絶縁層１０上に金属薄膜１１を成膜する。ここでは、例えば原子層堆積（ＡＬＤ）法を用いてシート抵抗２５０[Ω／□]の窒化ジルコニウム（ＺｒＮ）を１００［ｎｍ］成膜する。金属薄膜１１は窒化金属膜以外でもよいが、窒化金属膜の場合、ＴａＮ，ＨｆＮ，ＮｂＮ，ＷＮ，ＴｉＮの金属酸化物の何れかの薄膜でもよい。
【００３２】
次の図１（Ｂ）に示すステップでは、フォトリソグラフィ技術を用いて、金属薄膜１１の素子形成領域をパターニングする。このとき、例えば、反応性イオンエッチング（ＲＩＥ）を用いて金属薄膜１１を抵抗素子の形状に加工する。
【００３３】
次の図１（Ｃ）のステップでは、リフトオフのためのレジストＲ１を塗布し、プリベーク後、マスク露光と現像により、高抵抗金属薄膜１１Ｈが形成される領域より一回り大きい酸化領域のみにレジストＲ１を残す。このレジストＲ１は、選択酸化のマスク層パターンの反転パターンを有する。リフトオフ法では、レジストＲ１のエッジ形状を逆テーパ型とすることが望ましい。有効に逆テーパ形状を形成するには、光照射により表面層が耐溶剤性をもつネガレジストや多層レジストを用いるとよい。
【００３４】
ポストベーク後、次の図１（Ｄ）のステップでは、選択酸化のマスク層としてＳｉＮ膜１２を成膜する。ここではプラズマ化学的気相堆積（ＣＶＤ）を用いて、ＳｉＮ膜１２を１００［ｎｍ］ほど、成膜する。
この状態でリフトオフを行うと、プラズマＳｉＮ膜１２によってマスクされた低抵抗金属薄膜１１Ｌと、マスクされていない（開口された）高抵抗金属薄膜１１Ｈが形成される（図１（Ｅ））。なお、リフトオフ法では、アセトン等のレジスト溶剤に浸漬すると、レジストＲ１の溶解とともにレジストＲ１上のＳｉＮ膜部分が剥離されることでＳｉＮ膜１２がパターンニングされる。
【００３５】
図１（Ｅ）のステップでは、ＳｉＮ膜で覆われた低抵抗金属薄膜１１Ｌと、ＳｉＮ膜で覆われていない高抵抗金属薄膜１１Ｈとに対して、酸素プラズマを、例えば４００[℃]、３０秒の条件で照射する。酸化の手法は、後述するように酸素プラズマに限らない。但し、何れの手法も、高抵抗金属薄膜１１Ｈの金属窒化物が表面から膜厚（深さ）方向において一様に酸化されて改質され、高抵抗金属薄膜１１Ｈの抵抗率が低抵抗金属薄膜１１Ｌの抵抗率より上がる。これにより両者間で抵抗率の差が生じる。ここで“膜厚（深さ）方向において一様に酸化される”とは、“膜厚方向の全部がほぼ均一に酸化される”程度の意味であって、酸化の程度が膜厚方向で完全に均一となることまで要求するものでない。つまり、膜厚方向に多少の酸素濃度勾配が生じる程度の不均一性は許容される。
【００３６】
図１（Ｅ）の酸化処理後は、高抵抗金属薄膜１１Ｈが高抵抗面領域ＲＨのみの状態となる。このことを図１（Ｅ）〜図１（Ｇ）では符号“１１Ｈ（ＲＨ）”で表す。
次の図１（Ｆ）のステップでは、高密度プラズマ装置を用いて、層間絶縁膜１３としてプラズマシリコン酸化膜（プラズマＳｉＯ２膜）を成膜する。
【００３７】
続いて、図１（Ｇ）のステップでは、層間絶縁膜１３に配線コンタクト部を形成し、メタル配線によって形成した抵抗素子と他の素子との連結を行う。具体的には、メタル配線層を金属成膜装置で成膜し、フォトリソグラフィ技術によってメタル配線層をパターニングする。このとき、高抵抗金属薄膜１１Ｈや低抵抗金属薄膜１１Ｌと、第１配線１４＿１および第２配線１４＿２とのコンタクトがとられる。また、高抵抗金属薄膜１１Ｈや低抵抗金属薄膜１１Ｌは、他の素子と適宜接続される。
以上の工程を経て、図１（Ｇ）の抵抗素子構造が完成する。
【００３８】
この様にして形成した高抵抗金属薄膜１１Ｈは、例えば１５００[Ω／□]程度のシート抵抗値を得ることができる。一方、低抵抗金属薄膜１１Ｌは、例えば成膜直後（as Depo.）時の２５０[Ω／□]程度のシート抵抗値となる。なお、薄膜の場合、シート抵抗値がほぼ抵抗率を表すが、シート抵抗値に代えて例えば断面抵抗値などを、抵抗率を表すパラメータに用いてもよい。
【００３９】
［変形例１］
ここで、本実施例での高抵抗金属薄膜１１Ｈの酸化には酸素プラズマを用いた例を示した。これは最も一般的に使用されているプラズマＣＶＤ装置を流用することができるためで、この装置は比較的簡単に導入可能である。さらに高精度にシート抵抗値を制御するのであれば、ラピッドサーマルアニールなどの装置を用いて酸化することも可能である。あるいは、Ｏ３（オゾン）やＨ２Ｏを酸化剤としたアニールなども有効である。この場合、ＡＬＤ装置などやＴＥＯＳ（Tetraethoxysilane）−Ｏ３ＣＶＤ装置なども流用可能である。
但し、何れの場合も他の配線工程や材料に影響を与えない温度範囲、一例を挙げると、願わくは５００[℃]以下でプロセスが行われることが望ましい。
【００４０】
以上述べた第１の実施の形態および変形例１では、異なる複数（本例では２つ）の金属薄膜の全域を単一の抵抗率として、金属薄膜間で抵抗率に差を簡易な方法で持たせる手法を提案した。このような抵抗膜を、以下、“単一抵抗型の金属薄膜”と呼ぶ。なお、以下で“全域”と言うとき、金属薄膜の両端部に接触する２つのコンタクトの内側エッジに挟まれた金属薄膜の有効抵抗領域の全域を指す。
【００４１】
＜２．第２の実施の形態＞
本第２の実施の形態では、単一抵抗型の金属薄膜の形成方法を、もう１つ例示する。
【００４２】
第１の実施形態ではリフトオフプロセスを用いることで比較的簡便に高抵抗領域を形成できるが、この手法は微細化が不得手いう欠点がある。そこで、先端シリコンプロセスでも適応可能な実施例を含む、第２の実施形態を以下に示す。なお、以下の説明では、第１の実施の形態と共通な構成は同一符号を付して構造説明を省略または簡略化する。また、その作り方のうち、特に言及しない工程については、第１の実施の形態と同様である。
【００４３】
図２に、第１の実施の形態に関わる抵抗素子を含む電子デバイスとして、半導体デバイスの積層構造の部分断面図を示す。
【００４４】
［デバイス構造］
最初に、図２（Ｈ）を用いてデバイス構造を説明する。図２（Ｈ）は多層配線構造における絶縁層間の導電膜配置階層の１つを中心に示す部分断面図である。
下地の絶縁層１０上に、抵抗率が相対的に高い高抵抗金属薄膜１１Ｈと、抵抗率が相対的に低い低抵抗金属薄膜１１Ｌとが、異なる箇所に形成されている。高抵抗金属薄膜１１Ｈと低抵抗金属薄膜１１Ｌは、そのコンタクト内側エッジ間の有効抵抗領域が単一の導電率をもつ単一抵抗型である点では、第１の実施の形態と共通する。
【００４５】
但し、第２の実施の形態の高抵抗金属薄膜１１Ｈは、その有効抵抗領域全域が高抵抗化により改質されている。この領域を“高抵抗面領域ＲＨ”と呼ぶ。なお、“面領域”とは上面視で領域の範囲が規定されているという程度の意味であり、面領域も厚さをもつ。高抵抗面領域ＲＨの厚さ（上面からの深さ）は通常、高抵抗金属薄膜１１Ｈの厚さと同一である。
【００４６】
また、第１および第２の実施形態における構造上の他の相違点は、高抵抗金属薄膜１１Ｈおよび低抵抗金属薄膜１１Ｌの上面にＡＬＤ法によるＳｉＯ２膜（ＡＬＤ−ＳｉＯ２膜１５）が形成されていることである。ＡＬＤ−ＳｉＯ２膜１５は、高抵抗金属薄膜１１Ｈおよび低抵抗金属薄膜１１Ｌの上面における、コンタクト接触面と高抵抗面領域ＲＨ部分を除く領域上に形成されている。ＡＬＤ−ＳｉＯ２膜１５の上面、および、金属薄膜（１１Ｈ,１１Ｌ）とＳｉＮ膜１２の積層体の側面は、ＳｉＮ膜１２に覆われている。
【００４７】
ＡＬＤ−ＳｉＯ２膜１５は、エッチングストッパ、及び／又は、ＳｉＮ膜１２のみでは水分等の進入阻止が不十分な場合に必要な保護層（マスク層）として機能する。したがって、ＳｉＮ膜１２のエッチングの制御性が高い場合、ＳｉＮ膜１２のみで保護が十分な場合は、ＡＬＤ−ＳｉＯ２膜１５は不要である。
なお、ＡＬＤ−ＳｉＯ２膜１５のみで保護が十分な場合は、これを金属薄膜（１１Ｈ,１１Ｌ）の側面まで覆うようにして、ＳｉＮ膜１２を省略することも可能である。
【００４８】
その他の構成は、金属薄膜の母材の材料選定も含めて第１の実施形態を示す図１（Ｇ）と共通する。
第２の実施形態では、高抵抗金属薄膜１１Ｈの有効抵抗領域全域が母材を改質することで高抵抗面領域ＲＨが形成され、その存在により低抵抗金属薄膜１１Ｌとの抵抗率差が設けられている。
【００４９】
［製造方法］
図２（Ｈ）に示すデバイス構造の製造方法を、図２（Ａ）〜図２（Ｈ）を用いて説明する。
まず、図２（Ａ）に示すステップでは、第１の実施形態（図１（Ａ））と同様に、絶縁層１０上に金属薄膜１１を成膜する。ここでは、例えば原子層堆積（ＡＬＤ）法を用いてシート抵抗２５０[Ω／□]の窒化ジルコニウム（ＺｒＮ）を１００［ｎｍ］成膜する。金属薄膜１１は窒化金属膜以外でもよいが、窒化金属膜の場合、ＴａＮ，ＨｆＮ，ＮｂＮ，ＷＮ，ＴｉＮの金属酸化物の何れかの薄膜でもよい。
【００５０】
次の図２（Ｂ）に示すステップでは、図２（Ａ）から連続してＡＬＤ法によってＳｉＯ２の薄膜、ここでは１５［ｎｍ］のＳｉＯ２膜を成膜する。これによりＡＬＤ−ＳｉＯ２膜１５が金属薄膜１１上に形成される。ＡＬＤ−ＳｉＯ２膜１５の成膜は、金属薄膜１１の成膜装置を利用して連続成膜する、いわゆる“In-situ”であってもよいし、別の成膜装置で行う、いわゆる“ex-situ”であってもよい。この酸化手法は、ＡＬＤ法でなくとも構わないが、可能な限りストイキオメトリーで不純物を含まない膜が形成でき、且つ成膜時に抵抗膜（金属薄膜１１）中まで酸化が進行しない成膜方法を選択することが好ましい。ＡＬＤ−ＳｉＯ２膜１５を設ける目的はエッチングストッパ、及び／又は、後の高抵抗化処理における保護である。
【００５１】
次の図２（Ｃ）に示すステップでは、フォトリソグラフィ技術を用いて、ＡＬＤ−ＳｉＯ２膜１５および金属薄膜１１の素子形成領域をパターニングする。このとき、パターニングしたレジストＲ２を形成し、これをマスクとして、例えば反応性イオンエッチング（ＲＩＥ）等を用いて、ＡＬＤ−ＳｉＯ２膜１５および金属薄膜１１を抵抗素子の形状に加工する。
【００５２】
レジストＲ２を除去後、次の図２（Ｄ）のステップでは、全域にＳｉＮ膜１２を成膜する。ここではプラズマＣＶＤを用いて、シリコンナイトライドを１００［ｎｍ］成膜する。
【００５３】
次の図２（Ｅ）のステップでは、レジスト等のマスク層（不図示）をフォトリソグラフィ技術により形成する。形成されたマスク層は、金属薄膜１１の有効抵抗領域（両端のコンタクト部を除く領域）を少なくとも開口するパターンを有する。この開口を有するマスク層が形成された状態で、フッ素系ガスを含むエッチング混合ガス（ＣＦ４,Ｏ２等）を用いたプラズマエッチング装置でＳｉＮ膜１２をエッチングする。レジスト等のマスク層の開口内でＳｉＮ膜１２が除去される。その際、先に成膜しておいたＡＬＤ−ＳｉＯ２膜１５がエッチングストッパとして働く。
【００５４】
続いて、マスク層の開口内で残るＡＬＤ−ＳｉＯ２膜１５を、フッ素系ガスを含むエッチング混合ガス（ＣＦ４,ＣＨＦ３,Ａｒ等）を用いた反応性イオンエッチング（ＲＩＥ）装置で除去する。このとき、金属薄膜１１との選択比が十分に確保できる条件でエッチングを行うとよい。
なお、抵抗値に精度を求めない場合や、ＳｉＮ膜１２とＡＬＤ−ＳｉＯ２膜１５のエッチング選択比が十分確保できる場合は、ＡＬＤ−ＳｉＯ２膜１５を省くことも可能である。
【００５５】
レジスト（不図示）等のマスク層を除去後、次の図２（Ｆ）のステップでは、第１の実施形態と同様に、酸素プラズマ、その他の変形例１で示す方法で酸化処理を施す。この処理に際して、前のステップでエッチングによりＳｉＮ膜１２およびＡＬＤ−ＳｉＯ２膜１５の開口部から露出している金属薄膜１１の表面にエッチング残渣やダメージその他、酸化を阻害する要因が存在する場合がある。その場合は、薬品による洗浄や低温酸素プラズマ処理（アッシング）、Ａｒ等による軽度なスパッタ等で露出表面の状態を正常化した後、酸化処理を行うことが望ましい。
酸化処理により、高抵抗金属薄膜１１Ｈの有効抵抗領域の全域が高抵抗面領域ＲＨに改質され、高抵抗金属薄膜１１Ｈの抵抗率が低抵抗金属薄膜１１Ｌの抵抗率より高くなる。
【００５６】
その後、図２（Ｇ）と図２（Ｈ）のステップにおいて、第１の実施形態と同様に層間絶縁膜１３の成膜と第１配線１４＿１および第２配線１４＿２の形成を行うと、図２（Ｈ）に示す抵抗素子構造が完成する。このとき高抵抗金属薄膜１１Ｈの抵抗値は、低抵抗金属薄膜１１Ｌの抵抗値の数倍〜十数倍（ＺｒＮと酸素プラズマにより酸化処理の組み合わせでは、第１の実施形態と同様に６倍程度）になっている。
【００５７】
＜３．第３の実施の形態＞
上記第１および第２の実施形態（図１および図２）では、抵抗素子の全域または抵抗素子の有効抵抗領域のほぼ全域を高抵抗化する例を示した。
これに対し、本第３の実施形態では、有効抵抗領域内で任意の面積比率だけ高抵抗化する抵抗素子例を示す。
【００５８】
第３の実施形態でマスク層形成に用いる方法は、第１の実施形態で示すリフトオフ法でもよいが、第２の実施形態で示すエッチングによるマスク層の開口が、より望ましい。リフトオフプロセスは、金属薄膜を完全に覆う第１の実施形態の場合では問題がないが、金属薄膜の一部に重ねて残す面領域の画定手法としては適さない。なぜなら、リフトオフプロセスのレジスト厚は比較的厚く、そのパターン寸法もばらつきやすいため、リフトオフプロセスを第３の実施形態に適用すると、抵抗率が異なる面領域の面積比がばらついて高い精度の抵抗値設定が難しいからである。
【００５９】
［抵抗素子構造］
図３に、本実施形態に関わる抵抗素子の金属薄膜について、高抵抗化過程の平面図（Ａ）および断面図（Ｂ）と、抵抗化後の平面図（Ｃ）を示す。この図３は、第２の実施形態と同様な、エッチングによるマスク層開口の手法を前提としている。
図３（Ａ）および図３（Ｂ）に示すマスク層２０は、図２との対応ではＳｉＮ膜１２とＡＬＤ−ＳｉＯ２膜１５に相当する。領域画定で使用できるマスク材料はＳｉＮやＡＬＤ−ＳｉＯ２に限定されないので、図３ではマスク層２０で示して一般化している。
【００６０】
図３（Ａ）に示すように、マスク層２０は、低抵抗金属薄膜１１Ｌの一部を露出する開口部２０Ａを有する。マスク層２０の開口部２０Ａの形状は、必ずしも矩形である必要はなく、また、低抵抗金属薄膜１１Ｌの長辺を斜めに横切る四角形でもよい。さらに、開口部２０Ａが複数存在してもよい。ここで一例としての開口部２０Ａは、低抵抗金属薄膜１１Ｌの長さ方向のほぼ中央部分を、所定の長さで、かつ、金属薄膜幅より広い幅で露出させる大きさと形状を有する。
このような開口部２０Ａが形成された状態で、図３（Ｂ）のように酸化処理を行う。すると、図３（Ｃ）のマスク層除去後には、開口部２０Ａで露出していた中央部分に高抵抗面領域ＲＨが形成され、その両側に低抵抗面領域ＲＬ１,ＲＬ２をもつ複抵抗領域型の金属薄膜１１Ｗが形成される。
【００６１】
本実施の形態では、高抵抗面領域ＲＨの個数や平面形状が任意であり、また、開口部が異なるマスク層２０の形成と酸化処理を２回以上繰り返して、３種類以上の抵抗率をもつようにすることができる。そのため、本実施形態における抵抗素子の特徴は、「一の抵抗膜が２種類以上の抵抗率をもつ」ことである。
【００６２】
このような構造上の特徴は、抵抗膜を多層化するか単層とするか、あるいは、母材の種類を変えることで抵抗率に差を持たせる抵抗素子と比べると、以下の点で有利である。
第１に、製造に際して、抵抗率が異なる領域の比率、即ち図３の例では高抵抗面領域ＲＨと低抵抗面領域（ＲＬ１＋ＲＬ２）の有効抵抗領域内における面積比という１つのパラメータを制御するだけで、様々な抵抗値をもつ抵抗膜の形成が可能である。
第２に、抵抗素子の製造を容易化する。つまり、この構造上の特徴は、領域ごとの抵抗率の設定を金属薄膜の成膜後でも行うことができることを示唆しており、そのため製造工程が簡素になる。
第３に、例えば図３（Ｃ）のように、コンタクトがとられる部分（本例では両端部）が低抵抗領域である。このため、コンタクトがとられる部分の抵抗値が、母材形成時の抵抗値であり、図３（Ｂ）の酸化処理の影響を受けないため、配線のコンタクト抵抗が均一であり、これにより抵抗素子の抵抗値がばらつき難い。
第４に、エッチングによりマスク層を開口する手法との組み合わせで領域の面積比がばらつきにくく、その点でも抵抗値がばらつき難い。なぜなら、マスク層２０の開口部２０Ａはマスクパターンの転写精度で決まり、その精度が高いだけでなく、開口部２０Ａが金属薄膜に対してずれても抵抗値に与える影響はほとんどないからである。
【００６３】
［選択酸化手法］
次に、第３の実施の形態で採用可能な選択酸化の手法を、図４および図５を用いて２例、述べる。
【００６４】
選択酸化の一例として、第１の実施形態でも述べたプラズマ酸化において、温度制御によりシート抵抗を制御する手法である。
図４は、このシート抵抗値Ｒｓのプラズマ酸化温度依存性を示す実測値をアレニウスプロットで示すグラフである。図４では、温度以外のプラズマ条件は変えていない。
図４のようにプラズマ酸化では、出来上がりの抵抗素子のシート抵抗値Ｒｓが、温度Ｔの逆数に対して指数的に変化する。このことから、抵抗膜中への酸素のコンスタントソース拡散によって抵抗値変化が引き起こされていることが容易に類推できる。
【００６５】
他の選択酸化の例は、シリコン酸化膜中から酸素及び水分を供給して抵抗膜を酸化する手法である。
図５は、ＴＥＯＳを用いたプラズマ酸化（Ｐ−ＴＥＯＳ酸化）の前後でのシート抵抗値Ｒｓ変化を示す実測値のグラフである。
図５では、例えば図１（Ｅ）あるいは図２（Ｆ）の状態まで形成した抵抗素子の上に、Ｐ−ＴＥＯＳ酸化膜を３００［ｎｍ］成膜し、その後、４６０[℃]，５分の熱処理を行う。ＴＥＯＳを用いたプラズマ酸化膜は膜中に多量の水分を含むため、ＡＬＤや高密度プラズマなどを用いて成膜したシリコン酸化膜より効率的に抵抗値を高くできる特徴がある。但し、抵抗素子の抵抗値がＰ−ＴＥＯＳ酸化膜の膜厚や膜質に依存することが多く、それらの適切な管理が必要である。
図５のＰ−ＴＥＯＳ酸化膜に対する熱処理条件では、約１２００[Ω／□]の高いシート抵抗値Ｒｓが得られた。
【００６６】
なお、図１（Ｆ）あるいは図２（Ｇ）に示す層間絶縁膜１３をＰ−ＴＥＯＳ酸化膜としてもよいが、その場合、金属薄膜の高抵抗化する領域以外の領域や他の素子を水分や酸素等の影響から保護することが必要である。
【００６７】
なお、図４の手法は、マスク層の開口部を通した選択酸化により金属薄膜の抵抗率を変化させるステップを含む電子デバイスの製造方法の一例である。これに対し、図５の手法は、窒化珪素膜と酸化珪素膜の被膜状態を整えた後の過熱処理により、酸化珪素膜直下の金属薄膜領域のみ選択的に酸化させるステップを含む電子デバイスの製造方法の一例である。
第１および第２の実施形態の製法は、この分類で分けると図４の手法に属する。
【００６８】
＜４．第４の実施の形態＞
図６に、本実施の形態に関わる複数の抵抗素子の平面図を示す。また、図７には、比較例１の平面図を示す。
ＬＳＩ等では、電圧を分圧するなどの目的で抵抗ストリングや抵抗ラダーを用いることがあるが、配置面積を最小にするには図６に示すように複数の抵抗素子の金属薄膜１１＿１〜１１＿５を近接して、例えば並行配置することが望ましい場合がある。
【００６９】
図７は、本発明が非適用の抵抗配置例（比較例１）の説明図である。
同一材料の抵抗薄膜をパターンニングして異なる抵抗値を得るには、通常、図７に示すように長さを変える場合と、幅を変える場合の２通りがある。
このうち幅を変える場合は、線幅制御性が抵抗値に大きく影響し、線幅は近接効果として知られるように露光時の周辺パターンの粗密度に大きく影響される。したがって、図７のように、設計上の線幅は同じとして長さを変えることで抵抗素子の抵抗値を変化させる仕方が一般的である。
【００７０】
しかしながら、線幅のみで抵抗値を変える場合ほどではないが、近接効果によって、出来上がり線幅はパターンが密集している箇所（“密”と表記）で太くなり、パターンが密度していない箇所（“粗”と表記）で細くなる傾向がある。
具体的には、長さが短い金属薄膜１１（Ｓ）と、長い金属薄膜１１（Ｌ）と、その中間の長さの金属薄膜１１（Ｍ）が図示のように配置されている場合を想定する。この場合、金属薄膜１１（Ｓ）が太目に形成され、その抵抗値が設計値より小さくなり易く、金属薄膜１１（Ｌ）が細い部分の割合が一番大きいため、その抵抗値が設計値より大きくなり易い。また、金属薄膜１１（Ｍ）は、細い部分の割合が金属薄膜１１（Ｌ）より小さいため、出来上がりの測定値は金属薄膜１１（Ｌ）ほど設計値から乖離しない。
【００７１】
これに対して、図６に示す本実施の形態における金属薄膜１１＿１〜１１＿５は、５本の金属薄膜を同一形状として並行配置している。
このうち２番目の金属薄膜１１＿２は、図７の金属薄膜１１（Ｌ）と同様、その抵抗値を最も高く設定すべきものであり、これを有効抵抗領域の全域に高抵抗面領域ＲＨを形成することで達成している。また、３番目の金属薄膜１１＿３は、次に抵抗値を高く設定すべきものであり、これを有効抵抗領域の中間部分に限定して高抵抗面領域ＲＨを形成することで達成している。他の３本の金属薄膜１１＿１,１１＿４,１１＿５は、高抵抗面領域ＲＨを有しない。
【００７２】
複抵抗領域型の金属薄膜１１＿３は、例えば第３の実施形態で述べた方法で作製でき、他の単一抵抗型の金属薄膜（１１＿１〜２と１１＿４〜５）は、例えば第１〜第３の実施形態で述べた方法で作製できる。金属薄膜１１＿２を第３の実施形態で述べた方法で作製する場合、図３のマスク層２０において、その開口部２０Ａの抵抗素子長さ方向の寸法を有効抵抗領域いっぱいにまで広げたものを用いるとよい。
【００７３】
なお、図６のように複数の金属薄膜を近接して並行配置した場合、その両端、つまり金属薄膜１１＿１と金属薄膜１１＿５が、近接効果により他の金属薄膜と幅が異なる場合がある。その影響が抵抗値のばらつきにとって無視できないときは、例えば、金属薄膜１１＿１の外側領域（１１＿２と反対側の領域）と、金属薄膜１１＿５の外側領域（１１＿４と反対側の領域）に同一形状のダミーの金属薄膜を配置することが望ましい。
【００７４】
本実施の形態および前記第３の実施形態では、一つの抵抗素子の中で部分的にシート抵抗（薄膜では抵抗率と等価）を高くすることができるため、低抵抗領域ＲＬと高抵抗面領域ＲＨの合成抵抗値によって抵抗素子全体の抵抗値が定義される。すなわち、図６のように抵抗膜（本例では金属薄膜）が同じ形状の抵抗素子であっても、高抵抗面領域ＲＨの長さを適当に設計することで、異なる抵抗値を得ることができる。
その結果、素子間の加工精度が向上し、抵抗値の精度が向上するのみならず、抵抗の長さも短くすることが可能であるため、ＬＳＩチップ面積の無駄を排除できる効果がある。
【００７５】
＜５．第５の実施の形態＞
図８は、第４の実施形態で説明した複数の抵抗配置の手法を、トリミング抵抗素子に応用した例を示す平面図である。トリミング抵抗素子は、ポリシリコン膜に電流を流して溶断するタイプと、レーザ光で配線を機械的に切断するタイプがある。図９の（Ａ）と（Ｂ）に、配線を切断するタイプの比較例を２例示す。
また、図１０と図１１に、全体のトリミング抵抗値Ｒｔｒｍと、Ｒｔｒｍに寄与しないように切り離す抵抗体本数Ｎｒとの関係を示す。図１０は抵抗体本数Ｎｒとトリミング抵抗値Ｒｔｒｍとの関係がほぼリニアなリニアタイプを、図１１は、この関係がリニアでないノンリニアタイプを示す。
【００７６】
トリミング抵抗として好ましい抵抗値の変化は、図１０に示すように全体のトリミング抵抗値Ｒｔｒｍと抵抗体本数Ｎｒとがリニアなリニアタイプである。
図９（Ａ）に示す比較例２では、単純に同じ形状の抵抗体を並列に配置してトリミング抵抗素子を構成させている。この場合、図１１のようにノンリニアに合成抵抗値が変化することから、抵抗体本数が多いときは合成抵抗値が緩やかに変化するが、この本数が少なくなると一本における変化量が大きくなるため合成抵抗値の調整が難しいという欠点を有する。
【００７７】
この点を改善したトリミング抵抗素子としては、図９（Ｂ）の比較例３のように、抵抗値を桁または定数倍で変化させるために抵抗体の長さを大きく順次変化させたものがある。また、特に図示しないが、粗調整と微調整を担う２つのトリミング抵抗部の合成抵抗値を出力するトリミング抵抗素子がある。
しかし、これらの場合は、図１０のようなリニアな特性またはリニアに近い特性が得られる一方で、図９（Ｂ）に示すようにトリミング抵抗素子（モジュール）全体の専有面積が大きくなってしまうという別の欠点がある。
【００７８】
図８に示す本第５の実施の形態に関わるトリミング抵抗素子３０は、図９（Ａ）の比較例２と同様に抵抗体（金属薄膜１１＿１〜１１＿１０）の形状は同一である。但し、高抵抗面領域ＲＨの面積比を漸増することで抵抗値変化をもたせている。したがって、高抵抗面領域ＲＨの面積比が漸増するステップを、図１１のノンリニア特性を打ち消すようにノンリニアに変化させることが可能となり、これにより図１０のようなきれいなリニア特性が得られる。
なお、図８のトリミング抵抗素子３０において、高抵抗面領域ＲＨが存在しない金属薄膜（抵抗体）を追加してもよい。
【００７９】
以上より、第５の実施の形態では、比較例２の長所である占有面積の小ささと、比較例３の長所であるリニア特性の双方を満たす優れたトリミング抵抗素子３０が実現できる。
なお、抵抗体の選択は配線をレーザ等で切断する方法でもよいが、第１配線１４＿１と抵抗体、または、第２配線１４＿２と抵抗体との接続を行うコンタクトの有無で制御してもよい。レーザ等で切断する方法では最終の特性測定結果に応じたトリミング抵抗値の設定が可能である。コンタクトの有無での制御では、例えばトランジスタとその配線が完成した製造途中でＴＥＧ等により特性測定ができ、その測定結果をトリミング抵抗値に反映させる場合に利用できる。
いずれにしても金属薄膜（抵抗体）の端部と配線の接続または非接続を制御することで、トリミング抵抗素子３０全体として所望の抵抗値が得られる。
【００８０】
以上の第１〜第５の実施形態によれば、一つの抵抗膜（例えば金属薄膜）で低抵抗から高抵抗まで形成できる。これにより、複数の抵抗膜を用いて抵抗素子を形成する必要がなく、工程数の削減が可能なため製造期間の短縮とコスト削減が可能となる。
【００８１】
また、素子を同じ抵抗幅、抵抗長で形成した状態で各々所望の抵抗値を設計することが可能となる。このため、第４および第５の実施形態のように抵抗素子サイズを統一し、同一箇所に整列して形成することで加工精度の向上がなされ、従って抵抗素子精度を向上させることが可能である。
【００８２】
さらに、第５の実施形態では、一種類の抵抗素子サイズで複数の抵抗値が形成できることから、抵抗値の変化率を任意に設計することが可能なトリミング抵抗素子が実現できる。これによって、高精度なトリミング抵抗素子のモジュール専有面積を大幅に縮小させることができ、ＬＳＩの小型化を図れる。
【符号の説明】
【００８３】
１…半導体デバイス、１０…絶縁層、１１…金属薄膜、１１Ｈ…高抵抗金属薄膜、１１Ｌ…低抵抗金属薄膜、１１Ｗ…複抵抗領域型の金属薄膜、１２…ＳｉＮ膜、１４＿１…第１配線、１４＿２…第２配線、１５…ＡＬＤ−ＳｉＯ２膜、２０…マスク層、２０Ａ…開口部、３０…トリミング抵抗素子、ＲＨ…高抵抗面領域、ＲＬ１,ＲＬ２…低抵抗面領域、Ｒｓ…シート抵抗値
【技術分野】
【０００１】
本発明は、基板に形成された積層構造における絶縁層間の導電膜配置階層の１つに薄膜等により抵抗素子が配置されている電子デバイスに関する。
【背景技術】
【０００２】
基板に絶縁層を形成してその上に薄膜抵抗素子を形成している電子デバイスとしては、基板が絶縁性の電子部品も存在するが、代表的なものでは基板が半導体である半導体デバイスが知られている。
半導体デバイスは大別すると、ディスクリートデバイスとＩＣデバイスに分類できる。
【０００３】
ＩＣデバイスのうち、特にアナログ系やミックスシグナル系ＬＳＩでは、能動素子にバイアスや負荷を与えるための用途以外にも、信号の比、帰還あるいはゲインを制御するために抵抗素子は重要な役割を果たしている。そのような分野では、特に抵抗素子の抵抗値について、高い精度が要求される。
【０００４】
ＩＣデバイス内に形成される抵抗素子は、配線工程前に形成されるポリシリコンを材料とするものが以前は主流となっていた。ところが、ポリシリコン膜のグレイン生成のばらつき、熱履歴や加工におけるばらつきなどから、出来上がった抵抗素子は抵抗値の精度が低いものであった。
【０００５】
ところで、ポリシリコンの成膜やその後の熱処理を行う製造装置は、半導体ウェハを配置する位置によって、要求される抵抗値の精度を満たさない場合がある。その場合、ポリシリコン薄膜抵抗素子の精度向上を目的として、製造装置の処理室で特定領域のみを指定して製造を行うなどの対処で、高い精度の薄膜抵抗素子が得られるようにするなどの工夫が必要となる。
また、同一のウェハ内にダミーパターンを設けて、プロセスごとに条件を追い込むために、出来上がった薄膜抵抗の抵抗値をダミーパターンの測定によりモニタし、その結果を逐次、量産にフィードバックする等の高度な管理システムを用いた制御を行うこともある。
これらの対処では、いずれも生産性やコストが犠牲になり、低コストで高い薄膜抵抗を製造できない。
【０００６】
また、ポリシリコン抵抗の場合、基板に近い階層（レイヤ）で形成されることから、抵抗素子と基板間の寄生容量が大きく、特に高速動作が要求されるＬＳＩでは動作が遅くなる等の特性上の不利益がある。
【０００７】
これらの不利益を解消した抵抗素子として、近年、配線層に金属薄膜、特に金属窒化膜などで抵抗素子を形成する技術が採用されつつある。
例えば銅配線の拡散バリアとして用いられているＴａＮ等をそのまま抵抗素子としての形状に加工し、これを配線と接続することで、精度が高く寄生容量が小さい抵抗素子を形成することができる。
この方法により形成される金属薄膜抵抗は、層間膜や配線を形成するときの温度以上の高温（〜５００[℃]）に晒されることもなく、抵抗値を成膜条件によってほぼ決定することができる。
【０００８】
銅配線の拡散バリアに用いられるＴａＮ等の窒化金属膜は、非常に低抵抗率である。しかし、アナログ及びミックスシグナル系ＬＳＩで要求される抵抗素子は高抵抗のものが少なくなく、全てのポリシリコン抵抗が金属薄膜抵抗に置き換えられるわけではなく、むしろかなり限定的に使われているのが現状である。
【０００９】
このような現状に鑑みて、低シート抵抗膜と高シート抵抗膜の２種類の抵抗膜を複数層の金属薄膜で成膜し、高抵抗にも対応することができる技術が提案されている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特表２００１−５１１３１６号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
しかしながら、上記特許文献１に記載の技術では、複数層の抵抗膜を成膜し、単層膜や多層膜といった異なる構造の抵抗素子を異なる箇所に作り分けなければならない。そのため、この既知の技術では工程数が大幅に増加する不利益がある。また、配線のバリア層の流用という効率的な抵抗膜の作り方ができないため、配線や抵抗素子を絶縁層間に配置するための積層構造を大幅に設計し直す必要があり、このことが低コストで高精度な抵抗素子を作製することの阻害要因となっている。
【００１２】
本発明は、抵抗値を精度よく容易に設定可能な構造の抵抗素子を有する電子デバイスと、基板に形成された積層構造における絶縁層間の導電膜配置階層の１つに、かかる抵抗素子を低コストで形成するための手法を含む電子デバイスの製造方法とを提供するものである。
【課題を解決するための手段】
【００１３】
本発明に関わる電子デバイスは、基板に形成された積層構造における絶縁層間の導電膜配置階層の１つに、抵抗素子の抵抗値を規定する抵抗膜が配置され、当該抵抗膜が２種類以上の抵抗率をもつ電子デバイスである。
【００１４】
本発明では好適に、前記抵抗膜は、抵抗率が異なる複数の面領域をもつ複抵抗領域型の金属薄膜である。
本発明では好適に、抵抗値が異なる複数の前記抵抗膜として、前記複抵抗領域型の金属薄膜を複数有し、この複抵抗領域型の複数の金属薄膜は、厚さ、長さおよび幅が全て同じ同一形状を有し、前記抵抗率が異なる複数の面領域の面積比が異なる。このような形状の複抵抗領域型の金属薄膜は、特にトリミング抵抗素子の抵抗値を決める複数のトリミング抵抗膜として有用である。
【００１５】
以上の構成によれば、１つの抵抗膜が複数の抵抗率をもつため、たとえば抵抗率が異なる領域の比率を当該抵抗膜内で変えることで、抵抗値を変更できる。つまり、製造に際して、この抵抗率が異なる領域の比率という１つのパラメータを制御するだけで様々な抵抗値をもつ抵抗膜の形成が可能である。
【００１６】
この抵抗率が異なる領域を、例えば金属薄膜の面領域とすることが可能であり、このことは、領域ごとの抵抗率の設定を金属薄膜の成膜後でも行うことを容易化する。
【００１７】
本発明に関わる他の電子デバイスは、基板に形成された積層構造における絶縁層間の導電膜配置階層の１つに、抵抗素子の抵抗値を規定する複数の抵抗膜が配置され、当該複数の抵抗膜が２種類以上の抵抗率をもつ複数の金属薄膜である。また、当該複数の金属薄膜は形状が同じで抵抗率が異なる２つの金属薄膜を含み、当該２つの金属薄膜のうち、一方の上面が窒化珪素膜で覆われ、他方の上面が酸化珪素膜で覆われている。
【００１８】
このような構成の電子デバイスでは、上面が窒化珪素膜で覆われているか、酸化珪素膜で覆われているかの違いで抵抗率に差を設けることも可能であり、その構造上、抵抗率の設定が極めて容易である。
【００１９】
本発明に関わる電子デバイスの製造方法は、基板に支持された絶縁膜上に抵抗素子の抵抗膜を形成するステップを有し、当該抵抗膜を形成するステップが、以下の諸ステップを含む。
（１）前記絶縁膜上に金属薄膜を成膜するステップ。
（２）前記金属薄膜の前記抵抗膜となる部分を含む領域をマスク層で被覆するステップ。
（３）前記抵抗膜となる部分の少なくとも一部の領域で前記マスク層を開口し、開口から露出した抵抗膜の領域を酸化させて抵抗率を変化させるステップ。
（４）前記金属薄膜を、前記抵抗膜の形状にパターニングするステップ。
なお、処理手順としては、上記（４）のステップは上記（１）の後と上記（３）の後のどちらでもよい。
【００２０】
本発明に関わる電子デバイスの製造方法は、基板に支持された絶縁膜上に抵抗素子の抵抗膜を形成するステップを有し、当該抵抗膜を形成するステップが、以下の諸ステップを含む。
（１）前記絶縁膜上に金属薄膜を成膜するステップ。
（２）異なる抵抗率の複数の前記抵抗膜となる金属薄膜の少なくとも一部の領域を酸化珪素膜で被膜し他の領域を窒化珪素膜で被覆した状態で加熱処理を施すことによって、前記酸化珪素膜で被膜した金属薄膜の領域で選択的に抵抗率を変化させるステップ。
（３）前記金属薄膜を、前記抵抗膜の形状にパターニングするステップ。
なお、処理手順としては、上記（３）のステップは上記（１）の後と上記（２）の後のどちらでもよい。
【発明の効果】
【００２１】
本発明によれば、抵抗値を精度よく容易に設定可能な構造の抵抗素子を有する電子デバイスを提供できる。また、本発明によれば、基板に形成された積層構造における絶縁層間の導電膜配置階層の１つに、かかる抵抗素子を低コストで形成するための手法を含む電子デバイスの製造方法を提供することができる。
【図面の簡単な説明】
【００２２】
【図１】第１の実施形態に関わる抵抗素子の構造と製法を説明するための、半導体デバイスの積層構造の部分断面図である。
【図２】第２の実施形態に関わる抵抗素子の構造と製法を説明するための、半導体デバイスの積層構造の部分断面図である。
【図３】第３の実施形態に関わる抵抗素子の金属薄膜について、高抵抗化過程の平面図と断面図および出来上がりの平面図である。
【図４】第３の実施形態で採用可能な第１の選択酸化の手法に関わるシート抵抗変化のグラフである。
【図５】第３の実施形態で採用可能な第２の選択酸化の手法に関わるシート抵抗変化のグラフである。
【図６】第４の実施形態に関わる複数の抵抗素子の平面図である。
【図７】比較例１に関わる複数の抵抗素子の平面図である。
【図８】第５の実施形態に関わるトリミング抵抗素子の平面図である。
【図９】比較例２と３に関わるトリミング抵抗素子の平面図である。
【図１０】第５の実施形態におけるトリミング抵抗値と抵抗体本数との関係を示すグラフである。
【図１１】比較例３におけるトリミング抵抗値と抵抗体本数との関係を示すグラフである。
【発明を実施するための形態】
【００２３】
本発明の実施形態を、金属薄膜抵抗を有する半導体デバイスを例として図面を参照して、以下の順で説明する。
１．第１の実施の形態：金属薄膜全体を高抵抗化する場合の第１構造例と第１製法例を示す実施形態（金属材料の例や酸化手法の変形例１を含む）。
２．第２の実施の形態：金属薄膜全体を高抵抗化する場合の第２構造例と第２製法例を示す実施形態。
３．第３の実施の形態：金属薄膜全体を部分的に高抵抗化する際にマスク層の開口を利用する選択酸化ステップを含む場合の第３構造例と第３製法例（第１および第２製法例の上位概念）、ならびに、被膜材の種類で選択酸化する第４製法例を示す実施形態。
４．第４の実施の形態：複数の金属薄膜を同一形状とする実施形態。
５．第５の実施の形態：第４の実施形態の複数の金属薄膜をトリミング抵抗素子に応用した場合の実施形態。
【００２４】
＜１．第１の実施の形態＞
図１に、第１の実施の形態に関わる抵抗素子を含む電子デバイスとして、半導体デバイスの積層構造の部分断面図を示す。
【００２５】
［デバイス構造］
最初に、図１（Ｇ）を用いてデバイス構造を説明する。
半導体デバイス１は、例えばＬＳＩやディスクリートデバイスであり、ＬＳＩの場合、不図示の半導体基板にトランジスタ等の能動素子が必要な回路を形成するために設計で決められた配置や接続関係で形成されている。
能動素子が形成された半導体基板上に多層配線構造が絶縁層と導電層を何層にも重ねることで形成され、多層配線構造内に配線および受動素子（抵抗、キャパシタ、インダクタ等）が形成されている。
【００２６】
図１（Ｇ）は多層配線構造における絶縁層間の導電膜配置階層の１つを中心に示す部分断面図である。
この導電膜配置階層は、下地の絶縁層１０と次の絶縁層（層間絶縁膜１３）との間の階層を指す。
より詳細に、絶縁層１０上には、抵抗率が相対的に高い高抵抗金属薄膜１１Ｈと、抵抗率が相対的に低い低抵抗金属薄膜１１Ｌとが、異なる箇所に形成されている。高抵抗金属薄膜１１Ｈと低抵抗金属薄膜１１Ｌは、その平面形状は任意であり、その例は後述するが、例えば細長い短冊状に同一形状で形成されている。本発明の実施の形態において、“同一形状”とは、厚さ（膜厚）、長さおよび幅が同一である形状を言う。但し、酸化による多少の膜減りがあっても“同一形状”の範疇に含まれる。
【００２７】
高抵抗金属薄膜１１Ｈと低抵抗金属薄膜１１Ｌは層間絶縁膜１３に覆われ、低抵抗金属薄膜１１Ｌにおいては、層間絶縁膜１３と低抵抗金属膜１１Ｌとの間に窒化珪素膜または酸化珪素膜（ここではＳｉＮ膜１２）が介在する。一方、高抵抗金属薄膜１１Ｈと層間絶縁膜１３との間に窒化珪素膜または酸化珪素膜（ここではＳｉＮ膜１２）は介在しない。この窒化珪素膜または酸化珪素膜（ここではＳｉＮ膜１２）が介在するか介在しないかは重要であり、これに起因して金属薄膜抵抗の抵抗率に差が生じている。
【００２８】
詳細は後述するが、窒化珪素膜または酸化珪素膜（ここではＳｉＮ膜１２）は酸化工程のマスク層として機能する。そのため高抵抗金属薄膜１１Ｈは、その母材が酸化され、これにより酸化されていない低抵抗金属薄膜１１Ｌとの抵抗率に差が生じている。
【００２９】
高抵抗金属薄膜１１Ｈと低抵抗金属薄膜１１Ｌの共通な母材は、例えば窒化金属膜が望ましい。さらに望ましくは、ＺｒＮ，ＴａＮ，ＨｆＮ，ＮｂＮ，ＷＮ，ＴｉＮの金属酸化物の何れかにより、上記共通な母材が構成されている。
【００３０】
高抵抗金属薄膜１１Ｈの長手方向の一方端部に第１配線１４＿１が接続され、他方端部に第２配線１４＿２が接続されている。第１配線１４＿１と第２配線１４＿２は、層間絶縁膜１３上に配線された、より上層の配線層から形成され、層間絶縁膜１３に形成されたコンタクトを介して、高抵抗金属薄膜１１Ｈまたは低抵抗金属薄膜１１Ｌの所定の部分に接触している。
【００３１】
［製造方法］
図１（Ｇ）に示すデバイス構造の製造方法を説明する。
まず、図１（Ａ）に示すステップでは、絶縁層１０上に金属薄膜１１を成膜する。ここでは、例えば原子層堆積（ＡＬＤ）法を用いてシート抵抗２５０[Ω／□]の窒化ジルコニウム（ＺｒＮ）を１００［ｎｍ］成膜する。金属薄膜１１は窒化金属膜以外でもよいが、窒化金属膜の場合、ＴａＮ，ＨｆＮ，ＮｂＮ，ＷＮ，ＴｉＮの金属酸化物の何れかの薄膜でもよい。
【００３２】
次の図１（Ｂ）に示すステップでは、フォトリソグラフィ技術を用いて、金属薄膜１１の素子形成領域をパターニングする。このとき、例えば、反応性イオンエッチング（ＲＩＥ）を用いて金属薄膜１１を抵抗素子の形状に加工する。
【００３３】
次の図１（Ｃ）のステップでは、リフトオフのためのレジストＲ１を塗布し、プリベーク後、マスク露光と現像により、高抵抗金属薄膜１１Ｈが形成される領域より一回り大きい酸化領域のみにレジストＲ１を残す。このレジストＲ１は、選択酸化のマスク層パターンの反転パターンを有する。リフトオフ法では、レジストＲ１のエッジ形状を逆テーパ型とすることが望ましい。有効に逆テーパ形状を形成するには、光照射により表面層が耐溶剤性をもつネガレジストや多層レジストを用いるとよい。
【００３４】
ポストベーク後、次の図１（Ｄ）のステップでは、選択酸化のマスク層としてＳｉＮ膜１２を成膜する。ここではプラズマ化学的気相堆積（ＣＶＤ）を用いて、ＳｉＮ膜１２を１００［ｎｍ］ほど、成膜する。
この状態でリフトオフを行うと、プラズマＳｉＮ膜１２によってマスクされた低抵抗金属薄膜１１Ｌと、マスクされていない（開口された）高抵抗金属薄膜１１Ｈが形成される（図１（Ｅ））。なお、リフトオフ法では、アセトン等のレジスト溶剤に浸漬すると、レジストＲ１の溶解とともにレジストＲ１上のＳｉＮ膜部分が剥離されることでＳｉＮ膜１２がパターンニングされる。
【００３５】
図１（Ｅ）のステップでは、ＳｉＮ膜で覆われた低抵抗金属薄膜１１Ｌと、ＳｉＮ膜で覆われていない高抵抗金属薄膜１１Ｈとに対して、酸素プラズマを、例えば４００[℃]、３０秒の条件で照射する。酸化の手法は、後述するように酸素プラズマに限らない。但し、何れの手法も、高抵抗金属薄膜１１Ｈの金属窒化物が表面から膜厚（深さ）方向において一様に酸化されて改質され、高抵抗金属薄膜１１Ｈの抵抗率が低抵抗金属薄膜１１Ｌの抵抗率より上がる。これにより両者間で抵抗率の差が生じる。ここで“膜厚（深さ）方向において一様に酸化される”とは、“膜厚方向の全部がほぼ均一に酸化される”程度の意味であって、酸化の程度が膜厚方向で完全に均一となることまで要求するものでない。つまり、膜厚方向に多少の酸素濃度勾配が生じる程度の不均一性は許容される。
【００３６】
図１（Ｅ）の酸化処理後は、高抵抗金属薄膜１１Ｈが高抵抗面領域ＲＨのみの状態となる。このことを図１（Ｅ）〜図１（Ｇ）では符号“１１Ｈ（ＲＨ）”で表す。
次の図１（Ｆ）のステップでは、高密度プラズマ装置を用いて、層間絶縁膜１３としてプラズマシリコン酸化膜（プラズマＳｉＯ２膜）を成膜する。
【００３７】
続いて、図１（Ｇ）のステップでは、層間絶縁膜１３に配線コンタクト部を形成し、メタル配線によって形成した抵抗素子と他の素子との連結を行う。具体的には、メタル配線層を金属成膜装置で成膜し、フォトリソグラフィ技術によってメタル配線層をパターニングする。このとき、高抵抗金属薄膜１１Ｈや低抵抗金属薄膜１１Ｌと、第１配線１４＿１および第２配線１４＿２とのコンタクトがとられる。また、高抵抗金属薄膜１１Ｈや低抵抗金属薄膜１１Ｌは、他の素子と適宜接続される。
以上の工程を経て、図１（Ｇ）の抵抗素子構造が完成する。
【００３８】
この様にして形成した高抵抗金属薄膜１１Ｈは、例えば１５００[Ω／□]程度のシート抵抗値を得ることができる。一方、低抵抗金属薄膜１１Ｌは、例えば成膜直後（as Depo.）時の２５０[Ω／□]程度のシート抵抗値となる。なお、薄膜の場合、シート抵抗値がほぼ抵抗率を表すが、シート抵抗値に代えて例えば断面抵抗値などを、抵抗率を表すパラメータに用いてもよい。
【００３９】
［変形例１］
ここで、本実施例での高抵抗金属薄膜１１Ｈの酸化には酸素プラズマを用いた例を示した。これは最も一般的に使用されているプラズマＣＶＤ装置を流用することができるためで、この装置は比較的簡単に導入可能である。さらに高精度にシート抵抗値を制御するのであれば、ラピッドサーマルアニールなどの装置を用いて酸化することも可能である。あるいは、Ｏ３（オゾン）やＨ２Ｏを酸化剤としたアニールなども有効である。この場合、ＡＬＤ装置などやＴＥＯＳ（Tetraethoxysilane）−Ｏ３ＣＶＤ装置なども流用可能である。
但し、何れの場合も他の配線工程や材料に影響を与えない温度範囲、一例を挙げると、願わくは５００[℃]以下でプロセスが行われることが望ましい。
【００４０】
以上述べた第１の実施の形態および変形例１では、異なる複数（本例では２つ）の金属薄膜の全域を単一の抵抗率として、金属薄膜間で抵抗率に差を簡易な方法で持たせる手法を提案した。このような抵抗膜を、以下、“単一抵抗型の金属薄膜”と呼ぶ。なお、以下で“全域”と言うとき、金属薄膜の両端部に接触する２つのコンタクトの内側エッジに挟まれた金属薄膜の有効抵抗領域の全域を指す。
【００４１】
＜２．第２の実施の形態＞
本第２の実施の形態では、単一抵抗型の金属薄膜の形成方法を、もう１つ例示する。
【００４２】
第１の実施形態ではリフトオフプロセスを用いることで比較的簡便に高抵抗領域を形成できるが、この手法は微細化が不得手いう欠点がある。そこで、先端シリコンプロセスでも適応可能な実施例を含む、第２の実施形態を以下に示す。なお、以下の説明では、第１の実施の形態と共通な構成は同一符号を付して構造説明を省略または簡略化する。また、その作り方のうち、特に言及しない工程については、第１の実施の形態と同様である。
【００４３】
図２に、第１の実施の形態に関わる抵抗素子を含む電子デバイスとして、半導体デバイスの積層構造の部分断面図を示す。
【００４４】
［デバイス構造］
最初に、図２（Ｈ）を用いてデバイス構造を説明する。図２（Ｈ）は多層配線構造における絶縁層間の導電膜配置階層の１つを中心に示す部分断面図である。
下地の絶縁層１０上に、抵抗率が相対的に高い高抵抗金属薄膜１１Ｈと、抵抗率が相対的に低い低抵抗金属薄膜１１Ｌとが、異なる箇所に形成されている。高抵抗金属薄膜１１Ｈと低抵抗金属薄膜１１Ｌは、そのコンタクト内側エッジ間の有効抵抗領域が単一の導電率をもつ単一抵抗型である点では、第１の実施の形態と共通する。
【００４５】
但し、第２の実施の形態の高抵抗金属薄膜１１Ｈは、その有効抵抗領域全域が高抵抗化により改質されている。この領域を“高抵抗面領域ＲＨ”と呼ぶ。なお、“面領域”とは上面視で領域の範囲が規定されているという程度の意味であり、面領域も厚さをもつ。高抵抗面領域ＲＨの厚さ（上面からの深さ）は通常、高抵抗金属薄膜１１Ｈの厚さと同一である。
【００４６】
また、第１および第２の実施形態における構造上の他の相違点は、高抵抗金属薄膜１１Ｈおよび低抵抗金属薄膜１１Ｌの上面にＡＬＤ法によるＳｉＯ２膜（ＡＬＤ−ＳｉＯ２膜１５）が形成されていることである。ＡＬＤ−ＳｉＯ２膜１５は、高抵抗金属薄膜１１Ｈおよび低抵抗金属薄膜１１Ｌの上面における、コンタクト接触面と高抵抗面領域ＲＨ部分を除く領域上に形成されている。ＡＬＤ−ＳｉＯ２膜１５の上面、および、金属薄膜（１１Ｈ,１１Ｌ）とＳｉＮ膜１２の積層体の側面は、ＳｉＮ膜１２に覆われている。
【００４７】
ＡＬＤ−ＳｉＯ２膜１５は、エッチングストッパ、及び／又は、ＳｉＮ膜１２のみでは水分等の進入阻止が不十分な場合に必要な保護層（マスク層）として機能する。したがって、ＳｉＮ膜１２のエッチングの制御性が高い場合、ＳｉＮ膜１２のみで保護が十分な場合は、ＡＬＤ−ＳｉＯ２膜１５は不要である。
なお、ＡＬＤ−ＳｉＯ２膜１５のみで保護が十分な場合は、これを金属薄膜（１１Ｈ,１１Ｌ）の側面まで覆うようにして、ＳｉＮ膜１２を省略することも可能である。
【００４８】
その他の構成は、金属薄膜の母材の材料選定も含めて第１の実施形態を示す図１（Ｇ）と共通する。
第２の実施形態では、高抵抗金属薄膜１１Ｈの有効抵抗領域全域が母材を改質することで高抵抗面領域ＲＨが形成され、その存在により低抵抗金属薄膜１１Ｌとの抵抗率差が設けられている。
【００４９】
［製造方法］
図２（Ｈ）に示すデバイス構造の製造方法を、図２（Ａ）〜図２（Ｈ）を用いて説明する。
まず、図２（Ａ）に示すステップでは、第１の実施形態（図１（Ａ））と同様に、絶縁層１０上に金属薄膜１１を成膜する。ここでは、例えば原子層堆積（ＡＬＤ）法を用いてシート抵抗２５０[Ω／□]の窒化ジルコニウム（ＺｒＮ）を１００［ｎｍ］成膜する。金属薄膜１１は窒化金属膜以外でもよいが、窒化金属膜の場合、ＴａＮ，ＨｆＮ，ＮｂＮ，ＷＮ，ＴｉＮの金属酸化物の何れかの薄膜でもよい。
【００５０】
次の図２（Ｂ）に示すステップでは、図２（Ａ）から連続してＡＬＤ法によってＳｉＯ２の薄膜、ここでは１５［ｎｍ］のＳｉＯ２膜を成膜する。これによりＡＬＤ−ＳｉＯ２膜１５が金属薄膜１１上に形成される。ＡＬＤ−ＳｉＯ２膜１５の成膜は、金属薄膜１１の成膜装置を利用して連続成膜する、いわゆる“In-situ”であってもよいし、別の成膜装置で行う、いわゆる“ex-situ”であってもよい。この酸化手法は、ＡＬＤ法でなくとも構わないが、可能な限りストイキオメトリーで不純物を含まない膜が形成でき、且つ成膜時に抵抗膜（金属薄膜１１）中まで酸化が進行しない成膜方法を選択することが好ましい。ＡＬＤ−ＳｉＯ２膜１５を設ける目的はエッチングストッパ、及び／又は、後の高抵抗化処理における保護である。
【００５１】
次の図２（Ｃ）に示すステップでは、フォトリソグラフィ技術を用いて、ＡＬＤ−ＳｉＯ２膜１５および金属薄膜１１の素子形成領域をパターニングする。このとき、パターニングしたレジストＲ２を形成し、これをマスクとして、例えば反応性イオンエッチング（ＲＩＥ）等を用いて、ＡＬＤ−ＳｉＯ２膜１５および金属薄膜１１を抵抗素子の形状に加工する。
【００５２】
レジストＲ２を除去後、次の図２（Ｄ）のステップでは、全域にＳｉＮ膜１２を成膜する。ここではプラズマＣＶＤを用いて、シリコンナイトライドを１００［ｎｍ］成膜する。
【００５３】
次の図２（Ｅ）のステップでは、レジスト等のマスク層（不図示）をフォトリソグラフィ技術により形成する。形成されたマスク層は、金属薄膜１１の有効抵抗領域（両端のコンタクト部を除く領域）を少なくとも開口するパターンを有する。この開口を有するマスク層が形成された状態で、フッ素系ガスを含むエッチング混合ガス（ＣＦ４,Ｏ２等）を用いたプラズマエッチング装置でＳｉＮ膜１２をエッチングする。レジスト等のマスク層の開口内でＳｉＮ膜１２が除去される。その際、先に成膜しておいたＡＬＤ−ＳｉＯ２膜１５がエッチングストッパとして働く。
【００５４】
続いて、マスク層の開口内で残るＡＬＤ−ＳｉＯ２膜１５を、フッ素系ガスを含むエッチング混合ガス（ＣＦ４,ＣＨＦ３,Ａｒ等）を用いた反応性イオンエッチング（ＲＩＥ）装置で除去する。このとき、金属薄膜１１との選択比が十分に確保できる条件でエッチングを行うとよい。
なお、抵抗値に精度を求めない場合や、ＳｉＮ膜１２とＡＬＤ−ＳｉＯ２膜１５のエッチング選択比が十分確保できる場合は、ＡＬＤ−ＳｉＯ２膜１５を省くことも可能である。
【００５５】
レジスト（不図示）等のマスク層を除去後、次の図２（Ｆ）のステップでは、第１の実施形態と同様に、酸素プラズマ、その他の変形例１で示す方法で酸化処理を施す。この処理に際して、前のステップでエッチングによりＳｉＮ膜１２およびＡＬＤ−ＳｉＯ２膜１５の開口部から露出している金属薄膜１１の表面にエッチング残渣やダメージその他、酸化を阻害する要因が存在する場合がある。その場合は、薬品による洗浄や低温酸素プラズマ処理（アッシング）、Ａｒ等による軽度なスパッタ等で露出表面の状態を正常化した後、酸化処理を行うことが望ましい。
酸化処理により、高抵抗金属薄膜１１Ｈの有効抵抗領域の全域が高抵抗面領域ＲＨに改質され、高抵抗金属薄膜１１Ｈの抵抗率が低抵抗金属薄膜１１Ｌの抵抗率より高くなる。
【００５６】
その後、図２（Ｇ）と図２（Ｈ）のステップにおいて、第１の実施形態と同様に層間絶縁膜１３の成膜と第１配線１４＿１および第２配線１４＿２の形成を行うと、図２（Ｈ）に示す抵抗素子構造が完成する。このとき高抵抗金属薄膜１１Ｈの抵抗値は、低抵抗金属薄膜１１Ｌの抵抗値の数倍〜十数倍（ＺｒＮと酸素プラズマにより酸化処理の組み合わせでは、第１の実施形態と同様に６倍程度）になっている。
【００５７】
＜３．第３の実施の形態＞
上記第１および第２の実施形態（図１および図２）では、抵抗素子の全域または抵抗素子の有効抵抗領域のほぼ全域を高抵抗化する例を示した。
これに対し、本第３の実施形態では、有効抵抗領域内で任意の面積比率だけ高抵抗化する抵抗素子例を示す。
【００５８】
第３の実施形態でマスク層形成に用いる方法は、第１の実施形態で示すリフトオフ法でもよいが、第２の実施形態で示すエッチングによるマスク層の開口が、より望ましい。リフトオフプロセスは、金属薄膜を完全に覆う第１の実施形態の場合では問題がないが、金属薄膜の一部に重ねて残す面領域の画定手法としては適さない。なぜなら、リフトオフプロセスのレジスト厚は比較的厚く、そのパターン寸法もばらつきやすいため、リフトオフプロセスを第３の実施形態に適用すると、抵抗率が異なる面領域の面積比がばらついて高い精度の抵抗値設定が難しいからである。
【００５９】
［抵抗素子構造］
図３に、本実施形態に関わる抵抗素子の金属薄膜について、高抵抗化過程の平面図（Ａ）および断面図（Ｂ）と、抵抗化後の平面図（Ｃ）を示す。この図３は、第２の実施形態と同様な、エッチングによるマスク層開口の手法を前提としている。
図３（Ａ）および図３（Ｂ）に示すマスク層２０は、図２との対応ではＳｉＮ膜１２とＡＬＤ−ＳｉＯ２膜１５に相当する。領域画定で使用できるマスク材料はＳｉＮやＡＬＤ−ＳｉＯ２に限定されないので、図３ではマスク層２０で示して一般化している。
【００６０】
図３（Ａ）に示すように、マスク層２０は、低抵抗金属薄膜１１Ｌの一部を露出する開口部２０Ａを有する。マスク層２０の開口部２０Ａの形状は、必ずしも矩形である必要はなく、また、低抵抗金属薄膜１１Ｌの長辺を斜めに横切る四角形でもよい。さらに、開口部２０Ａが複数存在してもよい。ここで一例としての開口部２０Ａは、低抵抗金属薄膜１１Ｌの長さ方向のほぼ中央部分を、所定の長さで、かつ、金属薄膜幅より広い幅で露出させる大きさと形状を有する。
このような開口部２０Ａが形成された状態で、図３（Ｂ）のように酸化処理を行う。すると、図３（Ｃ）のマスク層除去後には、開口部２０Ａで露出していた中央部分に高抵抗面領域ＲＨが形成され、その両側に低抵抗面領域ＲＬ１,ＲＬ２をもつ複抵抗領域型の金属薄膜１１Ｗが形成される。
【００６１】
本実施の形態では、高抵抗面領域ＲＨの個数や平面形状が任意であり、また、開口部が異なるマスク層２０の形成と酸化処理を２回以上繰り返して、３種類以上の抵抗率をもつようにすることができる。そのため、本実施形態における抵抗素子の特徴は、「一の抵抗膜が２種類以上の抵抗率をもつ」ことである。
【００６２】
このような構造上の特徴は、抵抗膜を多層化するか単層とするか、あるいは、母材の種類を変えることで抵抗率に差を持たせる抵抗素子と比べると、以下の点で有利である。
第１に、製造に際して、抵抗率が異なる領域の比率、即ち図３の例では高抵抗面領域ＲＨと低抵抗面領域（ＲＬ１＋ＲＬ２）の有効抵抗領域内における面積比という１つのパラメータを制御するだけで、様々な抵抗値をもつ抵抗膜の形成が可能である。
第２に、抵抗素子の製造を容易化する。つまり、この構造上の特徴は、領域ごとの抵抗率の設定を金属薄膜の成膜後でも行うことができることを示唆しており、そのため製造工程が簡素になる。
第３に、例えば図３（Ｃ）のように、コンタクトがとられる部分（本例では両端部）が低抵抗領域である。このため、コンタクトがとられる部分の抵抗値が、母材形成時の抵抗値であり、図３（Ｂ）の酸化処理の影響を受けないため、配線のコンタクト抵抗が均一であり、これにより抵抗素子の抵抗値がばらつき難い。
第４に、エッチングによりマスク層を開口する手法との組み合わせで領域の面積比がばらつきにくく、その点でも抵抗値がばらつき難い。なぜなら、マスク層２０の開口部２０Ａはマスクパターンの転写精度で決まり、その精度が高いだけでなく、開口部２０Ａが金属薄膜に対してずれても抵抗値に与える影響はほとんどないからである。
【００６３】
［選択酸化手法］
次に、第３の実施の形態で採用可能な選択酸化の手法を、図４および図５を用いて２例、述べる。
【００６４】
選択酸化の一例として、第１の実施形態でも述べたプラズマ酸化において、温度制御によりシート抵抗を制御する手法である。
図４は、このシート抵抗値Ｒｓのプラズマ酸化温度依存性を示す実測値をアレニウスプロットで示すグラフである。図４では、温度以外のプラズマ条件は変えていない。
図４のようにプラズマ酸化では、出来上がりの抵抗素子のシート抵抗値Ｒｓが、温度Ｔの逆数に対して指数的に変化する。このことから、抵抗膜中への酸素のコンスタントソース拡散によって抵抗値変化が引き起こされていることが容易に類推できる。
【００６５】
他の選択酸化の例は、シリコン酸化膜中から酸素及び水分を供給して抵抗膜を酸化する手法である。
図５は、ＴＥＯＳを用いたプラズマ酸化（Ｐ−ＴＥＯＳ酸化）の前後でのシート抵抗値Ｒｓ変化を示す実測値のグラフである。
図５では、例えば図１（Ｅ）あるいは図２（Ｆ）の状態まで形成した抵抗素子の上に、Ｐ−ＴＥＯＳ酸化膜を３００［ｎｍ］成膜し、その後、４６０[℃]，５分の熱処理を行う。ＴＥＯＳを用いたプラズマ酸化膜は膜中に多量の水分を含むため、ＡＬＤや高密度プラズマなどを用いて成膜したシリコン酸化膜より効率的に抵抗値を高くできる特徴がある。但し、抵抗素子の抵抗値がＰ−ＴＥＯＳ酸化膜の膜厚や膜質に依存することが多く、それらの適切な管理が必要である。
図５のＰ−ＴＥＯＳ酸化膜に対する熱処理条件では、約１２００[Ω／□]の高いシート抵抗値Ｒｓが得られた。
【００６６】
なお、図１（Ｆ）あるいは図２（Ｇ）に示す層間絶縁膜１３をＰ−ＴＥＯＳ酸化膜としてもよいが、その場合、金属薄膜の高抵抗化する領域以外の領域や他の素子を水分や酸素等の影響から保護することが必要である。
【００６７】
なお、図４の手法は、マスク層の開口部を通した選択酸化により金属薄膜の抵抗率を変化させるステップを含む電子デバイスの製造方法の一例である。これに対し、図５の手法は、窒化珪素膜と酸化珪素膜の被膜状態を整えた後の過熱処理により、酸化珪素膜直下の金属薄膜領域のみ選択的に酸化させるステップを含む電子デバイスの製造方法の一例である。
第１および第２の実施形態の製法は、この分類で分けると図４の手法に属する。
【００６８】
＜４．第４の実施の形態＞
図６に、本実施の形態に関わる複数の抵抗素子の平面図を示す。また、図７には、比較例１の平面図を示す。
ＬＳＩ等では、電圧を分圧するなどの目的で抵抗ストリングや抵抗ラダーを用いることがあるが、配置面積を最小にするには図６に示すように複数の抵抗素子の金属薄膜１１＿１〜１１＿５を近接して、例えば並行配置することが望ましい場合がある。
【００６９】
図７は、本発明が非適用の抵抗配置例（比較例１）の説明図である。
同一材料の抵抗薄膜をパターンニングして異なる抵抗値を得るには、通常、図７に示すように長さを変える場合と、幅を変える場合の２通りがある。
このうち幅を変える場合は、線幅制御性が抵抗値に大きく影響し、線幅は近接効果として知られるように露光時の周辺パターンの粗密度に大きく影響される。したがって、図７のように、設計上の線幅は同じとして長さを変えることで抵抗素子の抵抗値を変化させる仕方が一般的である。
【００７０】
しかしながら、線幅のみで抵抗値を変える場合ほどではないが、近接効果によって、出来上がり線幅はパターンが密集している箇所（“密”と表記）で太くなり、パターンが密度していない箇所（“粗”と表記）で細くなる傾向がある。
具体的には、長さが短い金属薄膜１１（Ｓ）と、長い金属薄膜１１（Ｌ）と、その中間の長さの金属薄膜１１（Ｍ）が図示のように配置されている場合を想定する。この場合、金属薄膜１１（Ｓ）が太目に形成され、その抵抗値が設計値より小さくなり易く、金属薄膜１１（Ｌ）が細い部分の割合が一番大きいため、その抵抗値が設計値より大きくなり易い。また、金属薄膜１１（Ｍ）は、細い部分の割合が金属薄膜１１（Ｌ）より小さいため、出来上がりの測定値は金属薄膜１１（Ｌ）ほど設計値から乖離しない。
【００７１】
これに対して、図６に示す本実施の形態における金属薄膜１１＿１〜１１＿５は、５本の金属薄膜を同一形状として並行配置している。
このうち２番目の金属薄膜１１＿２は、図７の金属薄膜１１（Ｌ）と同様、その抵抗値を最も高く設定すべきものであり、これを有効抵抗領域の全域に高抵抗面領域ＲＨを形成することで達成している。また、３番目の金属薄膜１１＿３は、次に抵抗値を高く設定すべきものであり、これを有効抵抗領域の中間部分に限定して高抵抗面領域ＲＨを形成することで達成している。他の３本の金属薄膜１１＿１,１１＿４,１１＿５は、高抵抗面領域ＲＨを有しない。
【００７２】
複抵抗領域型の金属薄膜１１＿３は、例えば第３の実施形態で述べた方法で作製でき、他の単一抵抗型の金属薄膜（１１＿１〜２と１１＿４〜５）は、例えば第１〜第３の実施形態で述べた方法で作製できる。金属薄膜１１＿２を第３の実施形態で述べた方法で作製する場合、図３のマスク層２０において、その開口部２０Ａの抵抗素子長さ方向の寸法を有効抵抗領域いっぱいにまで広げたものを用いるとよい。
【００７３】
なお、図６のように複数の金属薄膜を近接して並行配置した場合、その両端、つまり金属薄膜１１＿１と金属薄膜１１＿５が、近接効果により他の金属薄膜と幅が異なる場合がある。その影響が抵抗値のばらつきにとって無視できないときは、例えば、金属薄膜１１＿１の外側領域（１１＿２と反対側の領域）と、金属薄膜１１＿５の外側領域（１１＿４と反対側の領域）に同一形状のダミーの金属薄膜を配置することが望ましい。
【００７４】
本実施の形態および前記第３の実施形態では、一つの抵抗素子の中で部分的にシート抵抗（薄膜では抵抗率と等価）を高くすることができるため、低抵抗領域ＲＬと高抵抗面領域ＲＨの合成抵抗値によって抵抗素子全体の抵抗値が定義される。すなわち、図６のように抵抗膜（本例では金属薄膜）が同じ形状の抵抗素子であっても、高抵抗面領域ＲＨの長さを適当に設計することで、異なる抵抗値を得ることができる。
その結果、素子間の加工精度が向上し、抵抗値の精度が向上するのみならず、抵抗の長さも短くすることが可能であるため、ＬＳＩチップ面積の無駄を排除できる効果がある。
【００７５】
＜５．第５の実施の形態＞
図８は、第４の実施形態で説明した複数の抵抗配置の手法を、トリミング抵抗素子に応用した例を示す平面図である。トリミング抵抗素子は、ポリシリコン膜に電流を流して溶断するタイプと、レーザ光で配線を機械的に切断するタイプがある。図９の（Ａ）と（Ｂ）に、配線を切断するタイプの比較例を２例示す。
また、図１０と図１１に、全体のトリミング抵抗値Ｒｔｒｍと、Ｒｔｒｍに寄与しないように切り離す抵抗体本数Ｎｒとの関係を示す。図１０は抵抗体本数Ｎｒとトリミング抵抗値Ｒｔｒｍとの関係がほぼリニアなリニアタイプを、図１１は、この関係がリニアでないノンリニアタイプを示す。
【００７６】
トリミング抵抗として好ましい抵抗値の変化は、図１０に示すように全体のトリミング抵抗値Ｒｔｒｍと抵抗体本数Ｎｒとがリニアなリニアタイプである。
図９（Ａ）に示す比較例２では、単純に同じ形状の抵抗体を並列に配置してトリミング抵抗素子を構成させている。この場合、図１１のようにノンリニアに合成抵抗値が変化することから、抵抗体本数が多いときは合成抵抗値が緩やかに変化するが、この本数が少なくなると一本における変化量が大きくなるため合成抵抗値の調整が難しいという欠点を有する。
【００７７】
この点を改善したトリミング抵抗素子としては、図９（Ｂ）の比較例３のように、抵抗値を桁または定数倍で変化させるために抵抗体の長さを大きく順次変化させたものがある。また、特に図示しないが、粗調整と微調整を担う２つのトリミング抵抗部の合成抵抗値を出力するトリミング抵抗素子がある。
しかし、これらの場合は、図１０のようなリニアな特性またはリニアに近い特性が得られる一方で、図９（Ｂ）に示すようにトリミング抵抗素子（モジュール）全体の専有面積が大きくなってしまうという別の欠点がある。
【００７８】
図８に示す本第５の実施の形態に関わるトリミング抵抗素子３０は、図９（Ａ）の比較例２と同様に抵抗体（金属薄膜１１＿１〜１１＿１０）の形状は同一である。但し、高抵抗面領域ＲＨの面積比を漸増することで抵抗値変化をもたせている。したがって、高抵抗面領域ＲＨの面積比が漸増するステップを、図１１のノンリニア特性を打ち消すようにノンリニアに変化させることが可能となり、これにより図１０のようなきれいなリニア特性が得られる。
なお、図８のトリミング抵抗素子３０において、高抵抗面領域ＲＨが存在しない金属薄膜（抵抗体）を追加してもよい。
【００７９】
以上より、第５の実施の形態では、比較例２の長所である占有面積の小ささと、比較例３の長所であるリニア特性の双方を満たす優れたトリミング抵抗素子３０が実現できる。
なお、抵抗体の選択は配線をレーザ等で切断する方法でもよいが、第１配線１４＿１と抵抗体、または、第２配線１４＿２と抵抗体との接続を行うコンタクトの有無で制御してもよい。レーザ等で切断する方法では最終の特性測定結果に応じたトリミング抵抗値の設定が可能である。コンタクトの有無での制御では、例えばトランジスタとその配線が完成した製造途中でＴＥＧ等により特性測定ができ、その測定結果をトリミング抵抗値に反映させる場合に利用できる。
いずれにしても金属薄膜（抵抗体）の端部と配線の接続または非接続を制御することで、トリミング抵抗素子３０全体として所望の抵抗値が得られる。
【００８０】
以上の第１〜第５の実施形態によれば、一つの抵抗膜（例えば金属薄膜）で低抵抗から高抵抗まで形成できる。これにより、複数の抵抗膜を用いて抵抗素子を形成する必要がなく、工程数の削減が可能なため製造期間の短縮とコスト削減が可能となる。
【００８１】
また、素子を同じ抵抗幅、抵抗長で形成した状態で各々所望の抵抗値を設計することが可能となる。このため、第４および第５の実施形態のように抵抗素子サイズを統一し、同一箇所に整列して形成することで加工精度の向上がなされ、従って抵抗素子精度を向上させることが可能である。
【００８２】
さらに、第５の実施形態では、一種類の抵抗素子サイズで複数の抵抗値が形成できることから、抵抗値の変化率を任意に設計することが可能なトリミング抵抗素子が実現できる。これによって、高精度なトリミング抵抗素子のモジュール専有面積を大幅に縮小させることができ、ＬＳＩの小型化を図れる。
【符号の説明】
【００８３】
１…半導体デバイス、１０…絶縁層、１１…金属薄膜、１１Ｈ…高抵抗金属薄膜、１１Ｌ…低抵抗金属薄膜、１１Ｗ…複抵抗領域型の金属薄膜、１２…ＳｉＮ膜、１４＿１…第１配線、１４＿２…第２配線、１５…ＡＬＤ−ＳｉＯ２膜、２０…マスク層、２０Ａ…開口部、３０…トリミング抵抗素子、ＲＨ…高抵抗面領域、ＲＬ１,ＲＬ２…低抵抗面領域、Ｒｓ…シート抵抗値
【特許請求の範囲】
【請求項１】
基板に形成された積層構造における絶縁層間の導電膜配置階層の１つに、抵抗素子の抵抗値を規定する抵抗膜が配置され、当該抵抗膜が２種類以上の抵抗率をもつ
電子デバイス。
【請求項２】
前記抵抗膜は、抵抗率が異なる複数の面領域をもつ複抵抗領域型の金属薄膜である
請求項１に記載の電子デバイス。
【請求項３】
抵抗値が異なる複数の前記抵抗膜として、前記複抵抗領域型の金属薄膜を複数有し、
複抵抗領域型の複数の金属薄膜は、厚さ、長さおよび幅が全て同じ同一形状を有し、前記抵抗率が異なる複数の面領域の面積比が異なる
請求項２に記載の電子デバイス。
【請求項４】
前記複抵抗領域型の金属薄膜を含む複数の金属薄膜が、一のトリミング抵抗素子の抵抗値を決める複数のトリミング抵抗膜として配置され、
前記トリミング抵抗膜としての前記複数の金属薄膜に対して、各金属薄膜の一方端部と接続が可能な第１配線と、各金属薄膜の他方端部それぞれと接続が可能な第２配線とが配置され、
前記トリミング抵抗膜としての前記複数の金属薄膜について、前記第１配線または前記第２配線の電気的な接続または非接続により、前記第１配線と前記第２配線との間のトリミング抵抗値が決められている
請求項３に記載の電子デバイス。
【請求項５】
前記複抵抗領域型の金属薄膜は、抵抗率が異なる２つの面領域の面積比が異なる
請求項４に記載の電子デバイス。
【請求項６】
前記抵抗率が異なる２つの面領域のうち、一方の領域上面が酸化珪素膜で被覆され、他方の領域上面が窒化珪素膜で被覆され、
前記窒化珪素膜で被覆された第１の面領域が、ＺｒＮ，ＴａＮ，ＨｆＮ，ＮｂＮ，ＷＮ，ＴｉＮの金属窒化物の何れかで形成され、
前記酸化珪素膜で被覆された第２の面領域が、前記第１の面領域と同じ前記金属窒化物の酸化物から形成されている
請求項５に記載の電子デバイス。
【請求項７】
前記トリミング抵抗膜としての前記複数の金属薄膜は互いに平行に離間して配置され、その離間方向の一方側から他方側に、前記抵抗率が異なる２つの面領域の面積比が０から１まで漸増している
請求項６に記載の電子デバイス。
【請求項８】
少なくとも１つの前記複抵抗領域型の金属薄膜、および、抵抗率が単一の少なくとも１つの単一抵抗型の金属薄膜が、一のトリミング抵抗素子の抵抗値を決めるトリミング抵抗膜として配置され、
前記トリミング抵抗膜としての複数の金属薄膜に対して、各金属薄膜の一方端部それぞれと接続が可能な第１配線と、他方端部それぞれと接続が可能な第２配線とが配置され、
前記トリミング抵抗膜としての複数の金属薄膜について、前記第１配線または前記第２配線の電気的な接続または非接続により、前記第１配線と前記第２配線との間のトリミング抵抗値が決められている
請求項３に記載の電子デバイス。
【請求項９】
前記複抵抗領域型の金属薄膜は、抵抗率が異なる２つの面領域の面積比が異なる
請求項２に記載の電子デバイス。
【請求項１０】
抵抗率が異なる前記２つの面領域のうち、一方の領域上面が酸化珪素膜で被覆され、他方の領域上面が窒化珪素膜で被覆され、
前記窒化珪素膜で被覆された第１の面領域が、ＺｒＮ，ＴａＮ，ＨｆＮ，ＮｂＮ，ＷＮ，ＴｉＮの金属窒化物の何れかで形成され、
前記酸化珪素膜で被覆された第２の面領域が、前記第１の面領域と同じ前記金属窒化物の酸化物から形成されている
請求項９に記載の電子デバイス。
【請求項１１】
前記複抵抗領域型の複数の金属薄膜とは抵抗値が異なる他の抵抗膜として、複抵抗領域型の金属薄膜と同様な前記同一形状を有し、抵抗率が単一の単一抵抗型の金属薄膜を複数、さらに有する
請求項２に記載の電子デバイス。
【請求項１２】
互いに抵抗率が異なる２つの前記単一抵抗型の金属薄膜を有し、
前記２つの単一抵抗型の金属薄膜のうち、一方の少なくとも上面の全域が酸化珪素膜で被覆され、他方の少なくとも上面の全域が窒化珪素膜で被覆され、
前記窒化珪素膜で被覆された一方の単一抵抗型の金属薄膜が、ＺｒＮ，ＴａＮ，ＨｆＮ，ＮｂＮ，ＷＮ，ＴｉＮの金属窒化物の何れかで形成され、
前記酸化珪素膜で被覆された他方の単一抵抗型の金属薄膜が、前記一方の単一抵抗型の金属薄膜と同じ前記金属窒化物の酸化物から形成されている
請求項１１に記載の電子デバイス。
【請求項１３】
前記２つの単一抵抗型の金属薄膜は、厚さ、長さおよび幅が全て同じである同一形状を有する
請求項１２に記載の電子デバイス。
【請求項１４】
基板に形成された積層構造における絶縁層間の導電膜配置階層の１つに、抵抗素子の抵抗値を規定する複数の抵抗膜が配置され、当該複数の抵抗膜が２種類以上の抵抗率をもつ複数の金属薄膜であり、当該複数の金属薄膜は形状が同じて抵抗率が異なる２つの金属薄膜を含み、当該２つの金属薄膜のうち、一方の上面が窒化珪素膜で覆われ、他方の上面が酸化珪素膜で覆われている
電子デバイス。
【請求項１５】
前記複数の金属薄膜は、窒化珪素膜で覆われる面領域と酸化珪素膜で覆われる面領域の双方をもつ金属薄膜を含む
請求項１４に記載の電子デバイス。
【請求項１６】
基板に支持された絶縁膜上に抵抗素子の抵抗膜を形成するステップを有し、当該抵抗膜を形成するステップが、
前記絶縁膜上に金属薄膜を成膜するステップと、
前記金属薄膜の前記抵抗膜となる部分を含む領域をマスク層で被覆するステップと、
前記抵抗膜となる部分の少なくとも一部の領域で前記マスク層を開口し、開口から露出した抵抗膜の領域を酸化させて抵抗率を変化させるステップと、
前記金属薄膜を、前記抵抗膜の形状にパターニングするステップと、
を含む電子デバイスの製造方法。
【請求項１７】
基板に支持された絶縁膜上に抵抗素子の抵抗膜を形成するステップを有し、当該抵抗膜を形成するステップが、
前記絶縁膜上に金属薄膜を成膜するステップと、
異なる抵抗率の複数の前記抵抗膜となる金属薄膜の少なくとも一部の領域を酸化珪素膜で被膜し他の領域を窒化珪素膜で被覆した状態で加熱処理を施すことによって、前記酸化珪素膜で被膜した金属薄膜の領域で選択的に抵抗率を変化させるステップと、
前記金属薄膜を、前記抵抗膜の形状にパターニングするステップと、
を含む電子デバイスの製造方法。
【請求項１】
基板に形成された積層構造における絶縁層間の導電膜配置階層の１つに、抵抗素子の抵抗値を規定する抵抗膜が配置され、当該抵抗膜が２種類以上の抵抗率をもつ
電子デバイス。
【請求項２】
前記抵抗膜は、抵抗率が異なる複数の面領域をもつ複抵抗領域型の金属薄膜である
請求項１に記載の電子デバイス。
【請求項３】
抵抗値が異なる複数の前記抵抗膜として、前記複抵抗領域型の金属薄膜を複数有し、
複抵抗領域型の複数の金属薄膜は、厚さ、長さおよび幅が全て同じ同一形状を有し、前記抵抗率が異なる複数の面領域の面積比が異なる
請求項２に記載の電子デバイス。
【請求項４】
前記複抵抗領域型の金属薄膜を含む複数の金属薄膜が、一のトリミング抵抗素子の抵抗値を決める複数のトリミング抵抗膜として配置され、
前記トリミング抵抗膜としての前記複数の金属薄膜に対して、各金属薄膜の一方端部と接続が可能な第１配線と、各金属薄膜の他方端部それぞれと接続が可能な第２配線とが配置され、
前記トリミング抵抗膜としての前記複数の金属薄膜について、前記第１配線または前記第２配線の電気的な接続または非接続により、前記第１配線と前記第２配線との間のトリミング抵抗値が決められている
請求項３に記載の電子デバイス。
【請求項５】
前記複抵抗領域型の金属薄膜は、抵抗率が異なる２つの面領域の面積比が異なる
請求項４に記載の電子デバイス。
【請求項６】
前記抵抗率が異なる２つの面領域のうち、一方の領域上面が酸化珪素膜で被覆され、他方の領域上面が窒化珪素膜で被覆され、
前記窒化珪素膜で被覆された第１の面領域が、ＺｒＮ，ＴａＮ，ＨｆＮ，ＮｂＮ，ＷＮ，ＴｉＮの金属窒化物の何れかで形成され、
前記酸化珪素膜で被覆された第２の面領域が、前記第１の面領域と同じ前記金属窒化物の酸化物から形成されている
請求項５に記載の電子デバイス。
【請求項７】
前記トリミング抵抗膜としての前記複数の金属薄膜は互いに平行に離間して配置され、その離間方向の一方側から他方側に、前記抵抗率が異なる２つの面領域の面積比が０から１まで漸増している
請求項６に記載の電子デバイス。
【請求項８】
少なくとも１つの前記複抵抗領域型の金属薄膜、および、抵抗率が単一の少なくとも１つの単一抵抗型の金属薄膜が、一のトリミング抵抗素子の抵抗値を決めるトリミング抵抗膜として配置され、
前記トリミング抵抗膜としての複数の金属薄膜に対して、各金属薄膜の一方端部それぞれと接続が可能な第１配線と、他方端部それぞれと接続が可能な第２配線とが配置され、
前記トリミング抵抗膜としての複数の金属薄膜について、前記第１配線または前記第２配線の電気的な接続または非接続により、前記第１配線と前記第２配線との間のトリミング抵抗値が決められている
請求項３に記載の電子デバイス。
【請求項９】
前記複抵抗領域型の金属薄膜は、抵抗率が異なる２つの面領域の面積比が異なる
請求項２に記載の電子デバイス。
【請求項１０】
抵抗率が異なる前記２つの面領域のうち、一方の領域上面が酸化珪素膜で被覆され、他方の領域上面が窒化珪素膜で被覆され、
前記窒化珪素膜で被覆された第１の面領域が、ＺｒＮ，ＴａＮ，ＨｆＮ，ＮｂＮ，ＷＮ，ＴｉＮの金属窒化物の何れかで形成され、
前記酸化珪素膜で被覆された第２の面領域が、前記第１の面領域と同じ前記金属窒化物の酸化物から形成されている
請求項９に記載の電子デバイス。
【請求項１１】
前記複抵抗領域型の複数の金属薄膜とは抵抗値が異なる他の抵抗膜として、複抵抗領域型の金属薄膜と同様な前記同一形状を有し、抵抗率が単一の単一抵抗型の金属薄膜を複数、さらに有する
請求項２に記載の電子デバイス。
【請求項１２】
互いに抵抗率が異なる２つの前記単一抵抗型の金属薄膜を有し、
前記２つの単一抵抗型の金属薄膜のうち、一方の少なくとも上面の全域が酸化珪素膜で被覆され、他方の少なくとも上面の全域が窒化珪素膜で被覆され、
前記窒化珪素膜で被覆された一方の単一抵抗型の金属薄膜が、ＺｒＮ，ＴａＮ，ＨｆＮ，ＮｂＮ，ＷＮ，ＴｉＮの金属窒化物の何れかで形成され、
前記酸化珪素膜で被覆された他方の単一抵抗型の金属薄膜が、前記一方の単一抵抗型の金属薄膜と同じ前記金属窒化物の酸化物から形成されている
請求項１１に記載の電子デバイス。
【請求項１３】
前記２つの単一抵抗型の金属薄膜は、厚さ、長さおよび幅が全て同じである同一形状を有する
請求項１２に記載の電子デバイス。
【請求項１４】
基板に形成された積層構造における絶縁層間の導電膜配置階層の１つに、抵抗素子の抵抗値を規定する複数の抵抗膜が配置され、当該複数の抵抗膜が２種類以上の抵抗率をもつ複数の金属薄膜であり、当該複数の金属薄膜は形状が同じて抵抗率が異なる２つの金属薄膜を含み、当該２つの金属薄膜のうち、一方の上面が窒化珪素膜で覆われ、他方の上面が酸化珪素膜で覆われている
電子デバイス。
【請求項１５】
前記複数の金属薄膜は、窒化珪素膜で覆われる面領域と酸化珪素膜で覆われる面領域の双方をもつ金属薄膜を含む
請求項１４に記載の電子デバイス。
【請求項１６】
基板に支持された絶縁膜上に抵抗素子の抵抗膜を形成するステップを有し、当該抵抗膜を形成するステップが、
前記絶縁膜上に金属薄膜を成膜するステップと、
前記金属薄膜の前記抵抗膜となる部分を含む領域をマスク層で被覆するステップと、
前記抵抗膜となる部分の少なくとも一部の領域で前記マスク層を開口し、開口から露出した抵抗膜の領域を酸化させて抵抗率を変化させるステップと、
前記金属薄膜を、前記抵抗膜の形状にパターニングするステップと、
を含む電子デバイスの製造方法。
【請求項１７】
基板に支持された絶縁膜上に抵抗素子の抵抗膜を形成するステップを有し、当該抵抗膜を形成するステップが、
前記絶縁膜上に金属薄膜を成膜するステップと、
異なる抵抗率の複数の前記抵抗膜となる金属薄膜の少なくとも一部の領域を酸化珪素膜で被膜し他の領域を窒化珪素膜で被覆した状態で加熱処理を施すことによって、前記酸化珪素膜で被膜した金属薄膜の領域で選択的に抵抗率を変化させるステップと、
前記金属薄膜を、前記抵抗膜の形状にパターニングするステップと、
を含む電子デバイスの製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【公開番号】特開２０１１−４０４９７（Ｐ２０１１−４０４９７Ａ）
【公開日】平成２３年２月２４日（２０１１．２．２４）
【国際特許分類】
【出願番号】特願２００９−１８５０３８（Ｐ２００９−１８５０３８）
【出願日】平成２１年８月７日（２００９．８．７）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【Ｆターム（参考）】
【公開日】平成２３年２月２４日（２０１１．２．２４）
【国際特許分類】
【出願日】平成２１年８月７日（２００９．８．７）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【Ｆターム（参考）】
[ Back to top ]