２元のＩＩＩ族窒化物高電子移動度トランジスタ（ＨＥＭＴ）と２元のＩＩＩ族窒化物ＨＥＭＴを作製する方法が提供される。いくつかの実施例では２元のＩＩＩ族窒化物ＨＥＭＴは第１の２元のＩＩＩ族窒化物バリヤ層と、第１のバリヤ層上の２元のＩＩＩ族窒化物チャネル層と、およびチャネル層上の第２の２元のＩＩＩ族窒化物バリヤ層を含む。いくつかの実施例では２元のＩＩＩ族窒化物 ＨＥＭＴは第１のＡｌＮバリヤ層と、ＧａＮチャネル層と、および第２のＡｌＮバリヤ層とを含む。
（もっと読む）

【課題】窒化物系レーザダイオードの低閾値化、窒化物系半導体発光ダイオードの高効率化、エンハンスメント型窒化物系半導体電界効果トランジスタの実現のためには、Ｒ面サファイア基板上に成長すれば可能であるが、従来技術では、表面平坦性や多数の欠陥が入る問題があり、また、その結晶性を向上させる方法として、選択横方向成長という方法があるが、コスト、量産性の面で大きな問題があった。
【解決手段】Ｒ面サファイア基板上に作製した窒化物系半導体に、歪を導入することおよび成長条件を最適化することによって、結晶成長中に自発的に周期１０ｎｍから１０μm、高さ１０ｎｍから１０μmの凹凸を形成し、その後平坦化することにより貫通転位密度、積層欠陥密度の低減が可能であり、且つ、表面平坦性の良好な半導体基板の作製が低コストかつ簡便に作製可能であり、また、この基板を用いること。 （もっと読む）

多結晶Ｓｉ含有膜の粒子構造を制御するための方法は、最初の段階で堆積される第１の膜層のモフォロジーが、後の段階で堆積される第２の膜層のモフォロジーに有利に作用するような、膜を段階的に堆積するステップを含む。例示する実施形態では、最初の段階は、アニーリングするステップを含む。別の実施形態では、後の段階は、第１の層用とは異なる堆積条件下で第２の層を堆積するステップを含む。
（もっと読む）

（Ａｌ，Ｉｎ，Ｇａ）Ｎ薄層を製作するためのエッチング技術であり、適当なテンプレートまたは基板が選択されて、所望の面積上に異種イオンが注入されてイオン注入された材料を作る。次に、イオン注入されたテンプレートまたは基板の上にデバイス構造が再成長される。テンプレートの成長表面上面がキャリアウェーハにボンディングされて、ボンディングされたテンプレート／キャリアウェーハからなる構造を形成する。ほかの残留する材料と一緒に基板が除去されて、イオン注入された材料が露出される。ボンディングされたテンプレート／キャリアウェーハからなる構造上のイオン注入された材料は、次に、イオン注入された材料を除去するのに十分な時間、適当なエッチャントに晒される。
（もっと読む）

ＳｉＯ_２膜（２）の表面にＡｌＮ多結晶３をスパッタリング法により堆積させ、マスクを形成する。次いで、このマスクを形成した上にＳｉドープｎ−ＧａＮ層５を形成する。その後、Ｓｉドープｎ型Ａｌ_０．１Ｇａ_０．９Ｎ（シリコン濃度４×１０^１７ｃｍ^−３、厚さ１．２μｍ）からなるｎ型クラッド層（６）、Ｓｉドープｎ型ＧａＮからなるｎ型光閉じ込め層（７）、Ｉｎ_０．２Ｇａ_０．８Ｎ井戸層とＳｉドープＩｎ_０．０５Ｇａ_０．９５Ｎバリア層からなる多重量子井戸層（８）、Ｍｇドープｐ型Ａｌ_０．２Ｇａ_０．８Ｎからなるキャップ層（９）、Ｍｇドープｐ型ＧａＮからなるｐ型光閉じ込め層（１０）、Ｍｇドープｐ型Ａｌ_０．１Ｇａ_０．９Ｎからなるｐ型クラッド層（１１）、Ｍｇドープｐ型ＧａＮからなるｐ型コンタクト層（１２）を順次成長させて、ＬＤ層構造を形成する。
（もっと読む）

導電性半導体基板および／または導電層上の、半絶縁性または絶縁性ＧａＮエピタキシャル層を備える半導体デバイス構造およびその半導体デバイス構造を作製する方法が提供される。半絶縁性または絶縁性ＧａＮエピタキシャル層は、少なくとも約４μｍの厚さを有する。導電性ＳｉＣ基板および導電性ＳｉＣ基板上の絶縁性または半絶縁性ＧａＮエピタキシャル層を備えるＧａＮ半導体デバイス構造ならびにそのＧａＮ半導体デバイス構造を作製する方法も提供される。ＧａＮエピタキシャル層は、少なくとも約４μｍの厚さを有している。導電性ＧａＮ基板と、導電性ＧａＮ基板上の絶縁性または半絶縁性ＧａＮエピタキシャル層と、ＧａＮエピタキシャル層上のＧａＮベースの半導体デバイスと、ＧａＮベースの半導体デバイスの層およびＧａＮエピタキシャル層を貫通するビアホールならびにビアホール内の対応するビアメタルとを備えるＧａＮ半導体デバイス構造およびそのＧａＮ半導体デバイス構造を作製する方法も提供される。
（もっと読む）

【課題】 基板上の成膜時間を短くするとともに、デバイスの特性低下を抑制すること。
【解決手段】 真空容器１内に高周波による電磁波を形成し、電磁波によって原料ガスのプラズマを発生させて、基板５上の成膜対象面に成膜を行なうプラズマ成膜方法において、電磁波をパルス状に形成するとともに、変調器１６を用いて電極３のパルスの単位時間当たりのオン時間を膜厚方向で変更させるようにする。これにより、成膜によって形成される層間の界面を良好に保ち、デバイス特性の低下を抑制することができる。また、オン時間を適宜長くすることで、成膜時間を短縮することができる。 （もっと読む）

【課題】所望の低キャリア濃度を有するｎ⁻型窒化ガリウム膜をｎ型窒化ガリウム基板上に実現できる構造を有する縦型窒化ガリウム半導体装置のためのエピタキシャル基板を提供する。
【解決手段】窒化ガリウムエピタキシャル膜６５は、窒化ガリウム基板６３上に設けられている。層状領域６７が、窒化ガリウム基板６３および窒化ガリウムエピタキシャル膜６５内に設けられている。窒化ガリウム基板４３および窒化ガリウムエピタキシャル膜６５の界面は層状領域６７内に位置している。層状領域６７では、窒化ガリウム基板６３から窒化ガリウムエピタキシャル膜６５へ向かう軸に沿ったドナー不純物が１×１０^１８ｃｍ^−３以上のピーク値である。ドナー不純物は、シリコンおよびゲルマニウムの少なくともいずれかである。 （もっと読む）

【課題】 高周波電極と給電線との間の電磁気的な干渉を弱くする、もしくは除去することができるプラズマＣＶＤ装置を提供する。
【解決手段】 外部から電力が供給される１つ以上の高周波電極４と、真空容器１の外部に配設された電力供給手段（機構７）と高周波電極４とを接続する１つ以上の給電線３とを有し、高周波電極４と給電線３との接触部は高周波電極４の中央付近であり、かつ、給電線３は直線状ではなく、真空容器１内において任意の形状をしており、電力が供給される高周波電極４に対して非対称な構造をしているプラズマＣＶＤ装置１０ａにおいて、給電線３と高周波電極４との間の電磁気的な干渉を弱くする、もしくは除去するシールド１２ａを真空容器１内に配置する。 （もっと読む）

此処に開示されているのは、異なるガス組成及び／又は圧力の領域、特に大気と真空、を相互接続するための改良されたガス出入口である。ガス出入口は、異なるガス圧の領域間に在るハウジング内の円筒を含んでいる。基板材料の膜が、第一領域内の少なくとも一本のローラーと第二領域内の少なくとも一本のローラーを用いて、領域間を移動するように設計されている。ローラーは、膜が二領域間の円筒円周上部の上又は二領域間の円筒円周底部の下を進む時に、十分な張力を生ずるように配置されている。好ましい実施形態において、ガス出入口は、ハウジング上板と円筒の円周上部の上を進む基板膜との間の通路高さ、並びにハウジング底板と円筒の円周底部との間の通路高さによって特徴づけられる。そこを通るガスの流速は、円筒入口と相互接続された二領域の少なくとも一つとの間にガスの遷音速流をもたらし、従って遷音速流領域内における拡散成分の衝突間の平均自由行程を短くすることによって、一つの組成と圧力で特徴づけられる一方の領域を、異なる組成及び／又は圧力を有するもう一方の領域から効果的に隔離する。
（もっと読む）

【課題】本発明は、紫外可視波長領域で発光し、波長可変で室温付近で動作する発光素子、特に格子整合型ダブルヘテロ接合構造、量子井戸構造および量子ドット構造の発光素子を製作可能な固溶半導体発光素子用材料および発光素子を提供する。
【解決手段】一般式 Ｃａ_{１−ｘ−ｙ}Ｃｄ_ｘＹ_ｙＸ（但し、モル比で、０＜ｘ＋ｙ＜１．０，０＜ｘ＜１．０，０≦ｙ≦０．１，Ｘ：Ｓ，ＳｅおよびＴｅの少なくとも一種又は二種以上の元素、Ｙ：Ｉ族、ＩＩＩ族、Ｖ族およびＶＩＩ族元素）で表される固溶半導体発光素子用材料およびそれらを用いた発光素子を、薄膜製造装置、例えば、ホットウォールエピタキシー装置を用いて成長を行う。なお、この際、基板として適当な基板、例えば、ＩｎＰを用いる。成長終了後、固溶半導体発光材料の取り出しは、各部の温度が室温まで降下した後、真空槽内を適当なガス、例えば、窒素によりパージすることにより適当な形状の薄膜を製造する。 （もっと読む）

【課題】 表面の凹凸および反りが低減され、結晶性に優れた高品質な面方位（１１１）の３Ｃ−ＳｉＣ単結晶薄膜を備えた半導体、および、Ｓｉ単結晶基板上に、格子不整合を緩和し、かつ、エッチングを防止して、確実かつ容易に、面方位（１１１）の３Ｃ−ＳｉＣ単結晶薄膜を形成することができるＳｉＣ半導体の製造方法を提供する。
【解決手段】 面方位（１１０）のＳｉ単結晶基板１上に、有機化合物ガスを用いて、３００Ｔｏｒｒ以下の減圧雰囲気下、７８０〜９５０℃で、水素が１０¹⁹ａｔｏｍｓ／ｃｍ³以上含まれる３Ｃ−ＳｉＣ低温成長層２を気相成長させた後、その上に面方位（１１１）の３Ｃ−ＳｉＣ単結晶層３を形成することにより、ＳｉＣ半導体を得る。 （もっと読む）

【課題】スリップ転位が無く、高抵抗率のウェーハや、直径が３００ｍｍ以上のウェーハに対しても適用可能な多層のエピタキシャルシリコン単結晶ウェーハの製造方法および多層のエピタキシャルシリコン単結晶ウェーハを提供する。
【解決手段】多層のエピタキシャルシリコン単結晶ウェーハの製造方法であって、少なくともチョクラルスキー法によって窒素をドープしたシリコン単結晶棒を育成し、該シリコン単結晶棒をスライスしてシリコン単結晶ウェーハに加工した後、該シリコン単結晶ウェーハの表層部に一層目のエピタキシャル層を形成し、その後、少なくとも、該一層目のエピタキシャル層の表層部に二層目のエピタキシャル層を形成する多層のエピタキシャルシリコン単結晶ウェーハの製造方法。 （もっと読む）

【課題】下地に発生した転位をその上に形成する窒化物半導体層に伝播させずに、均一性と安定性に優れた窒化物半導体材料を提供する。
【解決手段】サファイア基板（０００１）面上に、ＭＯＶＰＥ装置でＧａＮ膜を極性が揃う程度の膜厚（約３μｍ）で製膜した。その表面にＰ−ＣＶＤ法によりＳｉＮｘ膜を約１００ｎｍ製膜し、開口部とマスク部の面積比がそれぞれ１：５になるように周期的なストライプ状のマスクを形成した。 そのウェハーをＨＶＰＥ装置に投入し、ガスが流れてくる方向とウェハー表面の法線との角度が８０°となるように設置し、１０５０℃でＧａＮを成長させた。ウェハーの断面をＴＥＭで観察した結果、第一窒化物半導体層のＧａＮの転位（欠陥）が第二窒化物半導体層に伝播していないことが確認された。 （もっと読む）

【課題】 ｐ型伝導層をＣ添加のＩｎＧａＡｓを主成分とする化合物半導体層で構成したエピタキシャル結晶であって、ｐ型伝導層の結晶性及びｐｎ接合の急峻性に優れ、ＨＢＴ等の電子デバイス用基体として有用なエピタキシャル結晶を提供する。
【解決手段】 化合物半導体基板上に、ｐ型不純物として炭素が添加されたＩｎＧａＡｓを主成分とするｐ型伝導層を含む複数のエピタキシャル層が積層された化合物半導体エピタキシャル結晶において、前記ｐ型伝導層がアンチモンを０．５〜１０モル％含有するようにした。 （もっと読む）

【課題】アクセプタ不純物の添加された、少なくともアルミニウムを含むIII族窒化物系化合物半導体層の結晶性の向上。
【解決手段】サファイヤ基板101の上に、順にAlNから成るバッファ層102、ノンドープのGaNから成る層103、シリコン(Si)をドープしたGaNから成るｎ型コンタクト層104、多重層105、ノンドープGaNから成る障壁層1062とノンドープIn_0.2Ga_0.8Nから成る井戸層1061がくり返し形成された多重量子井戸層からなる発光層106、Mgをドープしたｐ型Al_0.2Ga_0.8Nから成るｐ型層107、ノンドープのAl_0.02Ga_0.98Nから成る層108、Mgをドープしたのｐ型GaNから成るｐ型コンタクト層109を形成した。ｐ型層107を窒素と水素の混合ガス(窒素濃度40〜80%)下でエピタキシャル成長させることで光強度が向上した。 （もっと読む）

【課題】出力特性を向上させることが可能な光起電力装置を提供する。
【解決手段】この光起電力装置は、ｎ型層３と、ｎ型層３上に形成された光電変換層４と、光電変換層４上に形成されたｐ型層５とを有する発電ユニットを含んでいる。そして、ｎ型層３は、非晶質Ｓｉ層であり、光電変換層４およびｐ型層５は、微結晶Ｓｉ層であるとともに、光電変換層４およびｐ型層５は、それぞれ、（２２０）面および（１１１）面の優先結晶配向を有する。 （もっと読む）

【課題】炉内付着物からＧａやＮラジカルの発生が起こってもＳｉ基板表面を劣化させず、さらにはスループットを落すことなく良質なIII−Ｖ族窒化物半導体薄膜を実現すること。
【解決手段】加熱したＳｉ基板上に複数のIII族元素またはＶ族元素を含む原料ガスを供給し、熱分解反応させてIII−Ｖ族窒化物半導体を成長させるIII−Ｖ族窒化物半導体の製造方法において、Ｓｉ元素を含む原料ガスを供給しながらＳｉ基板１を加熱することにより、Ｓｉ基板１上にＳｉを成長しつつＳｉ基板１を昇温し、その後にIII−Ｖ族窒化物半導体、例えばＡｌＮ層２の成長を行う。 （もっと読む）

【課題】本発明は、ゲッタリング能力が向上したエピタキシャル半導体基板の製造方法を提供する。また、本発明は、動作特性が向上した半導体装置の製造方法を提供する。
【解決手段】エピタキシャル半導体基板を製造する方法の一実施形態で、ゲッタリング層は半導体基板上に成長される。その後、エピタキシャル層が前記ゲッタリング層上に形成されることができて、半導体装置が前記エピタキシャル層上に形成されることができる。 （もっと読む）

【課題】シリコン単結晶基板上に完全に転位をなくした（無欠陥の）III −Ｖ族化合物半
導体層を形成することを目的とする。
【解決手段】シリコン単結晶基板１と、シリコン単結晶基板１上にその臨界膜厚以下の厚さに形成されたＧａＰバッファ層２と、ＧａＰバッファ層２上に形成されシリコン単結晶に実質的に格子整合するように窒素（Ｎ）をＶ族元素に対して１％〜１０％添加したIII −Ｖ族化合物半導体からなる複数の半導体層３とを有する。 （もっと読む）