【解決手段】 微小電子デバイスを形成する方法および対応する構造を記載する。当該方法は、基板にＧａＳｂ核生成層を形成する段階と、ＧａＳｂ核生成層にＧａ（Ａｌ）ＡｓＳｂバッファ層を形成する段階と、Ｇａ（Ａｌ）ＡｓＳｂバッファ層にＩｎ_０．５２Ａｌ_０．４８Ａｓ下側バリア層を形成する段階と、Ｉｎ_０．５２Ａｌ_０．４８Ａｓ下側バリア層にＩｎ_ｘＡｌ_１−ｘＡｓグレーデッド層を形成する段階とを備えるとしてよい。当該方法によれば、欠陥の少ない、勾配をつけたＩｎＧａＡｓベースの量子井戸構造を有するデバイスを製造することができる。 （もっと読む）

【課題】膜厚及び特性の均一性を満足する堆積膜を形成可能な触媒ＣＶＤ装置及び堆積膜形成方法を、より簡便な装置構成で達成すること。
【解決手段】触媒体ＣＶＤ装置において、触媒体４を円筒状基体７の母線に対してａ（ｍｍ）の間隔を保って設置し、円筒状基体の母線方向の長さをｂ（ｍｍ）としたときに、触媒体の長さＬ（ｍｍ）を次式（１）を満たす長さに設定する。
（もっと読む）

水素ガス及びハロゲン含有ガスを含む混合ガスを使用して、複数の成長段階同士の間にＣＶＤ反応チャンバを洗い流すことによって、エピタキシャル成長工程の間のメモリ効果を低減する方法を提供する。 （もっと読む）

【課題】製造される窒化物半導体発光素子の発光波長を均一化し、歩留まりを向上した窒化物半導体発光素子の製造方法を提供することを目的とする
【解決手段】所定の作製方法を用いて得られるウエハが、中心側ほど発光波長が短く、外側ほど発光波長が長いものとなる場合において、中心側ほど合成オフ角が０°に近い値となり外側ほど合成オフ角が大きくなる基板５０を用いて発光素子の製造を行う。このような基板５０を用いることで、作製方法の特性によるウエハの発光波長の分布のばらつきを低減することが可能となり、歩留まりを向上することが可能となる。 （もっと読む）

【課題】結晶性が改善され、高輝度且つ長時間安定動作が可能な半導体発光素子及びその製造方法、エピタキシャルウェーハを提供する。
【解決手段】 キャリア濃度が３×１０^１７乃至１×１０^１８ｃｍ^−３の範囲のＧａＰ基板と、第１の面側が前記ＧａＰ基板に対して接着された接着層と、前記接着層の前記第１の面側と対向する第２の面側に形成され、前記接着層との間の格子のずれが前記ＧａＰ基板と前記接着層との間の格子のずれより小さく、前記ＧａＰ基板を透過する光を放出可能な発光層を含む上部成長層と、を備えたことを特徴とする半導体発光素子及びその製造方法、エピタキシャルウェーハが提供される。 （もっと読む）

【課題】異種材料基板の上にそりを制御して窒化物半導体結晶の層が形成できるようにする。
【解決手段】シリコン基板１０１と、シリコン基板１０１の上にエピタキシャル成長されたＡｌＮ結晶からなる膜厚１００ｎｍの核形成層１０２と、核形成層１０２の上にエピタキシャル成長されたＡｌＧａＮからなる膜厚１００ｎｍの挿入層１０３と、挿入層１０３の上にエピタキシャル成長されたＧａＮからなるキャリア走行層１０４と、キャリア走行層１０４の上にエピタキシャル成長されたＡｌ_0.25Ｇａ_0.75Ｎからなる膜厚２５ｎｍのバリア層１０５とを備える。バリア層１０５は、キャリア走行層１０４に対してキャリアを供給するキャリア供給層として機能する。また、ＡｌＧａＮからなる挿入層１０３にホウ素が添加されている。 （もっと読む）

【課題】半極性面を主面とするＧａＮ基板上にＩｎを含む活性層を成長させる際に、Ｉｎが取り込まれる割合を高めることができる半導体発光素子の製造方法を提供する。
【解決手段】ｃ面からのオフ角が２０°以上２８°以下の範囲に含まれる主面を有するＧａＮ基板１５上にＩｎＧａＮ井戸層５ａを成長させる工程において、成長温度を６００℃以上７００℃以下の範囲に含まれる温度とし、Ｎ原料ガスの流量Ｑ_VとＩｎの原料ガスの流量Ｑ_Inとのモル流量比（Ｑ_V／Ｑ_In）を９０００以上３００００以下の範囲に含まれる値とし、井戸層５ａの成長速度を０．０１［μｍ／時］以上０．１［μｍ／時］以下の範囲に含まれる速度とし、井戸層５ａの一層毎の厚さを１０ｎｍ以下とする。 （もっと読む）

【課題】 デバイス活性領域となる表層部が高品質の結晶性と高い応力耐性とを有するシリコンウェーハを提供する。
【解決手段】 ステップＳ１の工程において、アニールウェーハあるいはシリコンエピタキシャルウェーハを作製する。作製に使用される初期のシリコンウェーハは、例えばＣＺ法により引上げ育成した単結晶シリコニンゴットから製造されたものであり、結晶内の格子間酸素濃度［Ｏｉ］が例えば１．０〜１．８×１０^１８ａｔｏｍｓ／ｃｍ^３のものである。そして、次のステップＳ２の工程において、上記ウェーハを酸素含有ガス雰囲気中で等温熱処理しその後に急速降温を施すことによって、ウェーハのＤＺ層あるいはシリコンエピタキシャル層の表層部に固溶酸素の注入およびその濃度の調節を行う。 （もっと読む）

【課題】開放電圧を増加させることで発電効率を向上させた光電変換装置を提供する。
【解決手段】ｐ層４１と、ｉ層４２と、ｎ層４３とが積層された光電変換層３を備える光電変換装置１００であって、前記ｐ層４１と前記ｉ層４２との界面に界面層が形成され、該界面層が窒素原子を１％以上３０％以下の原子濃度で含有する窒素含有層とされる。及び、基板１上に、ｐ層４１と、ｉ層４２と、ｎ層４３とが積層された光電変換層３を形成する工程を含む光電変換装置１００の製造方法であって、前記ｐ層４１と前記ｉ層４２との界面に界面層が形成され、該界面層として、窒素原子を１％以上３０％以下の原子濃度で含有する窒素含有層を形成する。 （もっと読む）

【課題】 本発明は、ＣＩＳ系薄膜太陽電池の高抵抗バッファ層を、一連の製造ラインで効率的に生産可能で、廃液等の処理も不要な、生産効率の高いＣＩＳ系薄膜太陽電池の製造方法を得ることを課題とする。
【解決手段】 基板上に裏面電極を製作する工程と、裏面電極上にｐ型ＣＩＳ系光吸収層を製膜する工程と、上記ｐ型ＣＩＳ系光吸収層上に、直接、酸化亜鉛系薄膜からなるバッファ層を製膜する工程と、上記バッファ層上に酸化亜鉛系薄膜からなるｎ型透明導電膜を製膜する工程と、を有し、上記バッファ層製膜工程及び、上記ｎ型透明導電膜製膜工程は、ＭＯＣＶＤ法により行われ、上記ｎ型透明導電膜層製膜工程の原料モル比（[Ｏ]／[Ｚｎ]）よりも、上記バッファ層製膜工程の原料モル比（[Ｏ]／[Ｚｎ]）を高くした。 （もっと読む）

【課題】繰り返し使用されるアモルファスシリコンを主成分とする光受容部材の形成に用いられる基体ホルダーを磨耗劣化させることなく、またビーズなどの画像欠陥の原因となるものを使用せず基体ホルダーに付着した物質を効果的に除去可能な基体ホルダー処理方法及び処理装置を提供することを目的とする。
【解決手段】アモルファスシリコンを主成分とする光受容部材の形成に用いられる基体ホルダーに付着した物質を、パルスレーザー光を照射して除去する工程を含むことを特徴とする基体ホルダーの処理方法。 （もっと読む）

【課題】 本発明は、第１３族元素窒化物の層から本質的に製造される高電子移動度トランジスタ（ＨＥＭＴ）基板を提供する。
【解決手段】 本発明に係る高移動度トランジスタ（ＨＥＭＴ）基板は超臨界アンモニア法においてシードに対し、該シードの成長方向に垂直な方向の結晶成長により得られる単結晶ＧａＮから形成され、表面欠陥密度が約１０²／ｃｍ²であって、該基板上に形成されるトランジスタに対しW-CDMAバンド（約２ＧＨz）が５０Ｗより低くなく、そのゲインが６０Ｖで２５ｄBより低くない性能パラメータを付与する。 （もっと読む）

【課題】製造する半導体装置の特性バラツキが低減されたクリーンルームを提供する。
【解決手段】真空チャンバーの外側から大気成分の酸素ガスや窒素ガスが、真空チャンバー内に侵入しないように、半導体膜に悪影響を与えないガスで充満させた部屋に真空チャンバーを設置する。半導体膜に悪影響を与えないガスは希ガスまたは水素である。部屋内の製造装置周辺の酸素濃度、窒素濃度、および水分濃度は、極力少なくなるようなクリーンルーム構成とする。 （もっと読む）

【課題】良好な品質を有する微結晶半導体膜の作製方法を提供することを課題とする。
【解決手段】成膜初期に形成される微結晶半導体膜の品質を向上するため、成膜速度は低いが品質のよい成膜条件で下地絶縁膜界面付近の微結晶半導体膜を形成し、その後、連続的もしくは段階的に高く変えた成膜速度にて微結晶半導体膜を堆積する。また、前記微結晶半導体膜は、成膜室の内側に空間をもって設けられた反応室内にて化学気相成長法にて形成され、さらに前記空間に水素、あるいは希ガスからなる封止ガスを導入し、反応室の内部を超高真空にすることを助け、下地絶縁膜界面付近の微結晶半導体膜中の不純物を低いものとする。また、前記微結晶半導体膜をゲート絶縁膜上に形成し、ボトムゲートＴＦＴを作製する。 （もっと読む）

【課題】電気特性が優れた薄膜トランジスタ、及びそれを有する表示装置、ならびにそれらを作製する方法を提案する。
【解決手段】ゲート電極上に形成されるゲート絶縁膜と、ゲート絶縁膜上に形成される微結晶半導体膜と、微結晶半導体膜上に形成されるバッファ層と、バッファ層上に形成される一導電型を付与する不純物元素が添加された一対の半導体膜と、一導電型を付与する不純物元素が添加された一対の半導体膜上に形成される配線とを有し、ゲート絶縁膜の一部または全部、若しくは微結晶半導体膜の一部または全部にドナーとなる不純物元素を含む薄膜トランジスタである。 （もっと読む）

【課題】圧縮歪層と引張歪層とを利用して、ＩｎＰ系半導体デバイスを成長させるメタモルフィック基板の欠陥（例えば転位）の低減を可能にする。
【解決手段】ガリウムヒ素基板１００と、前記ガリウムヒ素基板１００上に形成されたバッファ層１０１と、前記バッファ層１０１上に、前記バッファ層１０１よりも面内方向の格子定数が小さい材料からなる引張歪層１０５ａと、前記バッファ層１０１よりも面内方向の格子定数大きい材料からなる圧縮歪層１０５ｂとを積層して形成された歪補償構造層１０５とを有することを特徴とする。 （もっと読む）

【課題】可撓性基板の利用率を向上させることができる薄膜製造装置及び薄膜製造方法を提供すること。
【解決手段】長尺の可撓性基板１１１上の長手方向の複数の領域に対してそれぞれ成膜処理を施して複数の成膜領域を形成することにより、可撓性基板１１１上に複数の薄膜太陽電池を形成する薄膜製造装置１００であって、複数の領域に対してそれぞれ成膜処理を施すことにより、長手方向に同じ長さの成膜領域をそれぞれ形成すると共に、成膜領域の長さＬ１の整数倍の間隔で配置された複数の成膜室１３１〜１３５と、可撓性基板１１１を成膜室１３１〜１３５の配置間隔ごとに順次ステップ送りする駆動手段とを具備する。 （もっと読む）

【課題】マイクロエレクトロニクス及びオプトエレクトロニクス向けＳＯＩ（ＳＥＭＩＣＯＮＤＵＣＴＯＲ‐ＯＮ‐ＩＮＳＵＬＡＴＯＲ）基板の製造方法に関連し、単一基板上において、電子及びフォトニック部品のコインテグレーションを可能にする。
【解決手段】本発明の方法は、＜１１０＞又は＜１１１＞配向を有する薄いひずみシリコン層を支持する誘電材料から形成される１つの面を有する支持材を含む基板を供給する段階と、前記薄いひずみシリコン層の一部上に第一マスクを形成する段階と、Ｓｉ_１―ＸＧｅ_Ｘのエピタキシー段階と、ゲルマニウム濃縮する段階と、前記第一マスク及び前記酸化シリコン層を除去する段階と、前記段階によって露出された前記薄い半導体層上に第二マスクを形成する段階と、残留ひずみゲルマニウムの部分上にゲルマニウムをエピタキシャル成長させる段階と、前記第二マスクを除去する段階とを含む。 （もっと読む）

【課題】バリア層と井戸層との格子不整合に起因するピエゾ電界の増大を抑制可能な窒化物系半導体装置を提供する。
【解決手段】量子井戸構造を有する活性層３を備え、活性層３が、Ａｌ_aＩｎ_bＧａ_1-a-bＮ（０＜ａ≦１、０＜ｂ≦１）からなる第１及び第２のバリア層３１１、３１２と、第１及び第２のバリア層３１１、３１２間に配置された、Ａｌ_xＩｎ_yＧａ_1-x-yＮ（０＜ｘ＜１、０≦ｙ＜１）からなる井戸層３２とを備え、アルミニウム（Ａｌ）及びインジウム（Ｉｎ）の組成比が、井戸層３２より第１及び第２のバリア層３１１、３１２の方が高い。 （もっと読む）

【課題】低転位密度であるとともに、キャリア濃度のばらつきが小さい表面層を十分な厚さで有するIII−V族窒化物系半導体の自立基板の製造方法を提供する。
【解決手段】III-V族窒化物系半導体結晶の成長の初期又は途中の段階では結晶成長界面に複数の凹凸を出しながら結晶成長を行い、次いで前記凹凸を埋めるように結晶成長を行って前記結晶成長界面を平坦化し、さらに平坦化した結晶成長界面の形状を保ったまま10μm以上の厚さにわたって結晶成長を継続するIII-V族窒化物系半導体基板の製造方法自立したIII−V族窒化物系半導体基板の製造方法。 （もっと読む）