【課題】ＣＭＯＳ集積回路を構成するＭＯＳトランジスタに於ける閾値電圧Ｖ_thを変化させる手段として、チャネルドーピングを用いることなく、ゲート電極の仕事関数を変えることで実現し、多様な機能をもつシステムＬＳＩであっても容易に実現できるようにする。
【解決手段】各々が仕事関数を異にするゲート電極３Ａ、３Ｂ、３Ｃ、３Ｄをもつ３種類以上のＭＯＳトランジスタで構成されてなることが基本になっている。 （もっと読む）

【課題】 ゲート容量が小さく、短チャネル効果が抑制された薄膜トランジスタ（ＴＦＴ）を作製する。またゲート配線の配線抵抗を減少させ、回路面積の減少とＴＦＴの高速駆動を可能にする。
【解決手段】 ゲート電極を二層にし、下層の幅を上層よりも小さくすることにより、ゲート電極と半導体膜からなる活性層の重なる面積が小さくなる。これによりゲート容量を減少させ、短チャネル効果を抑制することができるので、ＴＦＴを高速駆動させることが可能である。また、ゲート電極と配線を一体形成せず別々に形成することによって、ＴＦＴによって構成される回路面積も縮小でき、高速化に寄与できる。 （もっと読む）

【課題】面積当たりに占めるゲート数の割合が大きい密パターンの領域と面積当たりに占めるゲート数の割合が小さい疎パターンの領域とが混在する場合において、１つのマスクを用いて低消費電力に優れた半導体集積回路装置と高速動作に優れた半導体集積回路装置とを作り分けること。
【解決手段】図１（イ）：写真製版に使用するマスクの作成時に、高速動作や低消費に効く周辺回路部領域（１）を意図的にパターンが疎（２Ａ＜Ｂ）となるように形成し、パターンを密（２Ａ≧Ｂ）にするメモリ部領域（２）と区別する。図１（ロ）：絶縁膜５のマスクエッチにおいて、Ｏ₂（酸素）などのエッチング条件を変更する。これによって、パターンが密（２Ａ≧Ｂ）になっているメモリ部領域（２）とパターンが疎（２Ａ＜Ｂ）になっている周辺回路部領域（１）とでＣＤシフト量が別々に変更される。 （もっと読む）

【課題】抵抗体における抵抗値のばらつきが抑制され、かつ、ＭＩＳトランジスタのゲート絶縁膜の破壊が防止される半導体装置及びその製造方法を提供する。
【解決手段】本発明の半導体装置は、抵抗体５ｅの上がシリコン酸化膜２２によって覆われ、非シリサイド領域であるＭＩＳトランジスタ３３, ３４のゲート電極５ｃ, ５ｄや不純物拡散層１９, ２１が露出した状態で、不純物活性化のための熱処理やシリサイド化が行われる。これにより、不純物のオートドープが抑制されるため抵抗体の抵抗値のばらつきが抑制されると共に、不純物の活性化のための熱処理の際にＭＩＳトランジスタ３３, ３４のゲート電極５ｂ, ５ｃ等が露出しているためＭＩＳトランジスタ３３, ３４のゲート絶縁膜４ｃ, ４ｄが破壊されにくくなる。 （もっと読む）

【課題】本発明は、半導体デバイスの製造方法及び半導体デバイスを含む集積回路の製造方法を提供する。
【解決手段】本発明の半導体デバイス（１００）を製造する方法は、とりわけ、基板（１１０）上にゲート構造（１２０）を形成するステップオ、及びゲート構造（１２０）の近くの基板（１１０）にソース／ドレイン領域（１９０）を形成するステップを含む。本方法は、更に、ゲート構造（１２０）及び基板（１１０）をドライエッチングするステップ、及びゲート構造（１２０）及び基板（１１０）をドライエッチングするステップに続いて、ソース／ドレイン領域にフッ素を配置して、フッ化したソース／ドレインを形成するステップを含む。その後、本方法は、ゲート構造（１２０）とフッ化したソース／ドレインに金属スイサイド領域（５１０,５２０）を形成するステップを含む。 （もっと読む）

【課題】 ビット線の容量を小さくし、高速動作が得られるダイナミックランダムアクセスメモリを得ること。
【解決手段】 ソース／ドレイン領域の一方になり、かつビット線にもなる第１の不純物拡散層２４の上に、第１の半導体層１１、チャネル半導体層１２、ソース／ドレイン領域の他方になり、かつストレージノード２６にもなる第２の導電層１３が設けられている。第２の導電層１３の上にキャパシタ絶縁膜２１が設けられる。キャパシタ絶縁膜２１を介在させて、ストレージノード２６の上にセルプレート２２が設けられている。 （もっと読む）

【課題】コリメータを備えるスパッタリング装置の生産効率を向上させることのできる技術を提供する。
【解決手段】上部シールド１３の上部折曲部１３ａと下部折曲部１３ｂとの上下垂直位置の距離を相対的に短く、上部シールド１３の下縁部の内径を相対的に広くして、ターゲット３と上部シールド１３との間の隙間量を相対的に広くし、さらに台座リング１５の内径を相対的に広く、台座リング１５の高さを相対的に低くして、パッキングプレート１１（ターゲット３）と台座リング１５との間の隙間量を相対的に広くすることにより、ターゲット３と上部シールド１３との接触またはパッキングプレート１１（ターゲット３）と台座リング１５との接触を回避する。 （もっと読む）

加速領域、光放射および吸収レイヤー、および任意のエネルギーろ過領域から成る活性レイヤーを持ったサブ１００ｎｍＣＭＯＳを含む、ＣＭＯＳをモノリシックに集積した光素子を開示する。光放射または吸収はバルクシリコン、バルク・ゲルマニウム、厚膜ＳＯＩ、薄膜ＳＯＩ、薄膜ＧＯＩなどの、基板の既定のＣＭＯＳ活性領域上に置かれたフィルムに対する印加電圧によって制御される。
（もっと読む）

【課題】 低コストで歩留り良く製造でき、ゲート絶縁膜の信頼性が高く、しきい値電圧のばらつきが小さい半導体装置及びその製造方法を提供する。
【解決手段】 金属シリサイド膜４は、ゲート絶縁膜３上にアモルファスＳｉ膜、金属膜及びＳｉ膜５を順次形成し、熱処理によって金属膜をシリサイド化することにより得られる。金属膜の上にＳｉ膜５を形成し、ゲート電極のゲート絶縁膜３側からのシリサイド化反応により金属シリサイド膜４を形成するため、不純物イオンがゲート電極とゲート絶縁膜３との界面に濃縮することが無い。これにより、不純物イオンのゲート絶縁膜３中又はチャネル領域への拡散を抑制し、ＭＩＳＦＥＴのしきい値のばらつきを低減できる。また、ゲート絶縁膜３とゲート電極との界面における不純物の偏析を抑制し、ゲート電極の剥離を防止することができるため、ゲート絶縁膜３の信頼性が高い。 （もっと読む）

【課題】 本発明は、比較的低いコストにより、比較的低いシリーズ抵抗を有するショットキダイオードを含む半導体装置及びその製造方法を提供することを目的とする。
【解決手段】 ショットキダイオードにおいて、ウェル領域の表面領域の不純物濃度はそのウェル領域の不純物濃度よりも小さく、ウェル領域の表面領域より深い、所定の深さ領域の不純物濃度はそのウェル領域の不純物濃度よりも大きく分布する、ウェル領域と同一型の不純物の濃度分布をウェル領域内に設定する。 （もっと読む）

【課題】表示装置の画素用ＴＦＴ、駆動回路用高速動作ＴＦＴに適した特性の異なるＴＦＴを有す半導体装置の提供。
【解決手段】 前記絶縁性基板２１上方に配置され、アモルファスシリコン層を出発材料とし、エキシマレーザ照射で多結晶化した第１の多結晶シリコン層２４ｂと、ＣＷレーザ照射で多結晶化した第２の多結晶シリコン層２４ｃと、第１の島状多結晶シリコン層２４ｂ上に形成され、第１および第２の絶縁層２５，２７を含む積層の第１のゲート絶縁膜と、第２の島状多結晶シリコン層２４ｃの少なくとも一部の上に形成され、前記第１および第２の絶縁層２５、２７のいずれか一方を含んで形成された第２のゲート絶縁膜、ゲート絶縁膜上に形成された第１及び第２のゲート電極２８、２６と、を有し、第１及び第２のチャネル領域は、異なる不純物ドーピング濃度を有する半導体装置。 （もっと読む）

【課題】 レーザ照射時の振動の発生を抑制し、一様なエネルギープロファイルを持つレーザビームを一方向に移動させることにより、信頼性のよい半導体装置を短時間で量産する。
【解決手段】 円柱状の回転体の表面に、回転体の曲率に沿って基板を回転体表面に吸着させ、回転体を回転させ、基板上に成膜された半導体膜を一度にレーザ照射する。また、回転体の回転軸方向に移動機構を設け、回転体が１回転したときに照射位置をずらすようにする。または回転体を回転させながら回転軸方向に移動させることも可能である。 （もっと読む）

【課題】耐圧特性の異なる複数のトランジスタをプロセスルールの変更を伴うことなく同一の半導体基板上に好適に形成することのできる半導体装置の製造方法を提供する。
【解決手段】第１のトランジスタとそれよりも耐圧の低い第２のトランジスタとを同一の半導体基板１１に有し、第１及び第２のトランジスタがソース領域及びドレイン領域よりも低不純物濃度のＬＤＤ領域３３，３４、２３，２４を有してなる半導体装置の製造方法において、低耐圧トランジスタのＬＤＤ領域２３，２４を形成する工程では、該低耐圧トランジスタのゲート電極２７をマスクとして不純物の注入を行い、高耐圧トランジスタのＬＤＤ領域３３，３４を形成する工程では、該高耐圧トランジスタのゲート電極３７上に残るようパターン形成したレジスト４１をマスクとして不純物の注入を行うようにした。 （もっと読む）

【課題】 本発明は半導体装置の製造工程において、レジストなどのマスクパターンを用いる際に発生する反応生成物等のレジスト等への不均一な付着によるパターン形状等の不良を生じさせず、また、寸法精度が良好な微細パターンの形成方法を提供することを目的とする。
【解決手段】 パターン形成方法を含む半導体装置の製造方法として、第１の薄膜の側壁に第２の薄膜を形成し、その側壁に形成された第２の薄膜の先端部が不均一にならないように、平坦化法により、精度良くエッチバックして揃える。 （もっと読む）

【課題】 製造工程を簡略化することができ、低抵抗のソース、ドレインを具備した高性能かつ高信頼性の薄膜トランジスタを有する半導体装置、その製造方法、薄膜トランジスタアレイ基板及び液晶表示装置を提供する。
【解決手段】 導電型が異なる薄膜トランジスタを含んで構成される半導体装置であって、上記薄膜トランジスタは、基板上に半導体層を形成し、この半導体層上にゲート絶縁膜を介してゲート電極を形成し、ゲート電極をマスクにして半導体層に低濃度の不純物を注入して導電型が異なる低濃度不純物領域をそれぞれ形成し、ゲート電極の側面にサイドウォールスペーサーを形成した後に、ソース、ドレイン領域のみに高濃度不純物層としてＳｉＧｅを選択的に形成し、一方の導電型の低濃度不純物領域上のＳｉＧｅにのみ高濃度不純物層中の不純物とは異なる他の不純物をドーピングし、低濃度不純物領域上に同じ導電型の高濃度不純物領域を形成したものである半導体装置。 （もっと読む）

プレーナ型であることが好ましいトランジスタ（１４２）とキャパシタ（１４４）とを有する集積回路構造（１４０）が開示されている。キャパシタ（４４）の下部電極は、トランジスタ（１４２）のチャネル領域と共に、１つのＳＯＩ基板に配置されている。回路構造（１４０）は、簡単に製造でき、優れた電子特性を有している。
（もっと読む）

【課題】 本発明はゲート構造物として高誘電率を有する物質として、高誘電率を有する物質からなるゲート絶縁膜を含む半導体装置及びその製造方法に関する。
【解決手段】 半導体装置及びその製造方法において、基板上に形成され、ハフニウムシリコン酸化物含有固体物質を含むゲート絶縁膜パターンと前記ゲート絶縁膜パターン上に形成される第１ゲート導電膜パターンを含むゲート構造物及び前記ゲート構造物と隣接する基板の表面部位に配置されており、ｎ型不純物がドーピングされたソース／ドレイン領域を含むことを特徴とする。 （もっと読む）

【課題】 安定した低抵抗のシリサイド膜を形成する技術を提供する。
【解決手段】 半導体基板１上にゲート絶縁膜５を形成する工程、ゲート絶縁膜５上にシリコン膜７を形成する工程、シリコン膜７と半導体基板１との表面にＢＦ₂イオンおよびＢイオンを注入し、ｐチャネル型ＭＩＳトランジスタＱｐのゲート電極１１ｐと高濃度ｎ型半導体領域１５からなるソース／ドレインとを形成する工程、ゲート電極１１ｐの上部に第１コバルトシリサイド膜を形成し、ソース／ドレインの上部に第２コバルトシリサイド膜を形成する工程を有する。 （もっと読む）

【課題】 ゲート絶縁膜に生じるリーク電流を抑制でき、高いトランジスタ特性を維持したまましきい値電圧の制御を個々のトランジスタごとに実行することができる相補型ＭＩＳＦＥＴを提供することである。
【解決手段】 相補型のトランジスタのうちのｎ型トランジスタのゲート絶縁膜８とｐ型トランジスタのゲート絶縁膜９との対比において、膜厚および組成のうち少なくともいずれか一方が異なる。それにより、ゲート絶縁膜のしきい値電圧が個々のトランジスタごとに異なる。 （もっと読む）

【課題】ＳＴＩを備えた半導体装置において、トランジスタ特性の劣化を招かない構成を有する半導体装置およびその製造方法を提供する。
【解決手段】本発明の半導体装置は、主面を複数の素子領域Ａ１〜Ａ３に区分する分離領域に形成されたトレンチ分離構造を有するＳｉ基板１を備え、素子領域Ａ２、Ａ３にはエピタキシャル層が選択的に成長させられている。この半導体装置は、素子領域Ａ１に形成されたチャネル領域を有する第１のＮチャネル型ＭＯＳトランジスタと、エピタキシャル層に形成されたチャネル領域を有する第２のＮチャネル型ＭＯＳトランジスタおよびＰチャネル型ＭＯＳトランジスタとを備えている。第２のＮチャネル型ＭＯＳトランジスタのチャネル領域が形成されているエピタキシャル層のチャネル長方向サイズは、第１のＮチャネル型ＭＯＳトランジスタのチャネル領域が形成されている素子領域Ａ１のチャネル長方向サイズよりも小さい。 （もっと読む）