【課題】高集積化および多層化が望まれている半導体素子などにおいて好適に用いることができ、機械的強度および加工耐性に優れた低比誘電率の絶縁膜の形成に用いることができる絶縁膜形成用組成物、ならびに絶縁膜およびその形成方法を提供する。
【解決手段】絶縁膜形成用組成物は、下記一般式（１）で表される化合物１を含むシラン化合物を加水分解縮合して得られた加水分解縮合物と、有機溶媒とを含む。
Ｒ^１_ｂ（Ｒ^２Ｏ）_３−ｂＳｉ−ＣＨ_２−Ｓｉ（ＯＲ^３）_３−ｃＲ^４_ｃ・・・・・（１）
（式中、Ｒ^１〜Ｒ^４は同一または異なり、それぞれ１価の有機基を示し、ｂおよびｃは同一または異なり、０〜１の数を示す。） （もっと読む）

【課題】高温の酸化性雰囲気中でのＳＯＤ膜の改質を促進する。ライナー膜下部の素子や半導体基板が酸化されてダメージを受けることを防止する。
【解決手段】凹部と、凹部の内壁側面上に順に形成した、第１のライナー膜と、酸素原子を含有する第２のライナー膜と、凹部内に充填された絶縁領域と、を有し、第１のライナー膜は第２のライナー膜よりも耐酸化性が優れるものとした半導体装置。 （もっと読む）

【課題】低誘電率膜を用いた層間絶縁膜ＳｉＯＣＨ膜をＣＭＰプロセスにおけるダメージから保護しつつ、配線間層間絶縁膜ＳｉＯＣＨ膜の実効誘電率を低減する。
【解決手段】半導体装置１００は、ＳｉＯＣＨ膜１０の表層が改質されることにより形成された、ＳｉＯＣＨ膜１０よりも炭素濃度が低くかつＳｉＯＣＨ膜１０よりも酸素濃度が高い表面改質層２０が設けられるとともに、Ｃｕ配線５０の表面及び表面改質層２０の表面に接するキャップ絶縁膜６０を有している。このため、ＳｉＯＣＨ膜１０全体の誘電率の上昇を低減しつつ、ＣＭＰプロセスにおいて親水性の表面改質層２０が露出することによって水滴が残りにくくなり、ＣＭＰプロセス後のパーティクルの残留やウォーターマークの発生を低減できる。 （もっと読む）

基板上に非晶質炭素層を堆積させる方法および装置が提供される。一実施形態では、堆積プロセスは、基板処理チャンバ内に基板を位置決めするステップと、炭素と水素の原子比が１：２より大きい炭化水素源を処理チャンバ内へ導入するステップと、水素、ヘリウム、アルゴン、窒素、およびこれらの組合せからなる群から選択されるプラズマ開始ガスを処理チャンバ内へ導入するステップであり、炭化水素源の体積流量とプラズマ開始ガスの体積流量の比が１：２以上であるステップと、処理チャンバ内にプラズマを生成するステップと、基板上に共形の非晶質炭素層を形成するステップとを含む。
（もっと読む）

【課題】低い比誘電率と高い機械的強度とを併せ持つ多孔質材料を製造でき、かつ保存安定性にすぐれる組成物及びその製造方法を提供する。
【解決手段】アルコキシシラン化合物の加水分解物と、一般式（１）で表されるシロキサン化合物の加水分解物と、界面活性剤と、電気陰性度が２．５以下の元素と、を含む組成物。
（もっと読む）

【課題】半導体装置の製造に使用されるシリコン酸化膜の下地依存性を改善することによって、シリコン酸化膜の狭スペースへの埋め込み性やモフォロジーを向上させる。
【解決手段】半導体素子部を有するＳｉ基板１の表面に有機基を含まないＳｉ含有分子を吸着させ、Ｓｉ含有分子による吸着層１２を形成する。あるいは、Ｓｉ基板１上にＳｉリッチなＳｉＮ系保護膜を形成する。吸着層１２またはＳｉリッチなＳｉＮ系保護膜上から有機シリコン材料ガスとオゾン等の活性化された酸素を含むガスとを供給し、Ｓｉ基板１上にシリコン酸化物からなる絶縁膜１３を形成する。 （もっと読む）

【課題】
誘電率を低減したＳｉＣ膜を銅拡散防止膜として用いることのできる半導体装置の製造方法を提供する。
【解決手段】
半導体装置の製造方法は、−ＣＨ_２−結合が環状にＳｉの２つの結合手を接続し、残り２つのＳｉの結合手に官能基Ｒ１，Ｒ２がそれぞれ結合され、官能基Ｒ１、Ｒ２は酸素を含まず２重結合を含む、原料を用いて、半導体基板上方に、酸素を含まない第１のＳｉＣ膜を成膜し、第１のＳｉＣ膜上に第１絶縁膜を成膜して、第１のＳｉＣ膜及び第１絶縁膜を含む層間絶縁膜を形成し、層間絶縁膜に銅配線を埋め込み、銅配線を覆って、層間絶縁膜上に、第１のＳｉＣ膜と同じ原料を用いて第２のＳｉＣ膜を成膜する。 （もっと読む）

【課題】Ｃｕ配線中のＭｎの残留量を減らすことができる、半導体装置の製造方法を提供する。
【解決手段】第２バリア膜１３の形成後に、ＳｉＨ_４を含むガスを用いたＰＥＣＶＤ法により、Ｃｕ層２０上にＳｉおよびＯを含む絶縁材料からなる犠牲層２１が積層される。犠牲層２１にＳｉおよびＯが含まれるので、犠牲層２１の積層過程で、Ｃｕ層２０と犠牲層２１との界面にＭｎＳｉＯからなる反応生成膜２２が生じる。この反応生成膜２２の生成にＭｎが使用されることにより、Ｃｕ層２０に含まれるＭｎの量が減少する。よって、Ｃｕ層２０からなる第２Ｃｕ配線中のＭｎの残留量を減らすことができる。 （もっと読む）

【解決手段】プラズマＣＶＤ法によるＳｉ含有膜の成膜方法において、成膜原料として用いるシラン化合物として、反応性基として水素原子又はアルコキシ基を有すると共に、分子中には２個以上のケイ素原子を含有し、かつ２個以上のケイ素原子は飽和炭化水素基を介して結合され、かつ、アルコキシ基に含まれる炭素原子を除いた炭素原子数［Ｃ］とＳｉ原子数［Ｓｉ］の比［Ｃ］／［Ｓｉ］が３以上であり、全てのケイ素原子は２以上の炭素原子と直接の結合を有するシラン化合物を用いるプラズマＣＶＤ法によるＳｉ含有膜の成膜方法。
【効果】有効な成膜速度が得られると共に、膜の疎水性の確保と、ケイ素原子の求核反応に対する反応性の抑制を同時に達成することができ、膜の化学的安定性を確保することができる。 （もっと読む）

【課題】電気的特性の優れた絶縁膜のプラズマ処理方法を提供する。
【解決手段】本発明に係るプラズマ処理方法の一形態は、絶縁膜が形成された基板を真空容器内に搬入する工程と、上記真空容器内に供給された処理ガスに３００ＭＨｚ以上２５００ＭＨｚ以下の周波数を有する高周波電力を供給することによりプラズマを生成し、上記プラズマにより、上記絶縁膜を改質する工程と、を含むプラズマ処理方法であって、上記処理ガスは、希ガスと酸素を含む混合ガス、または希ガスと窒素を含む混合ガスであり、上記プラズマは、上記処理ガスが希ガスと酸素を含む混合ガスの場合、上記酸素ガスの流量を１〜１０００ｓｃｃｍ、上記希ガスの流量を２００〜３０００ｓｃｃｍとして、上記処理ガスが希ガスと窒素を含むガスの場合、窒素ガスの流量を１０〜５００ｓｃｃｍ、上記希ガスの流量を２００〜３０００ｓｃｃｍとして生成される。 （もっと読む）

【課題】銅拡散バリア性を有しかつ極めて低い比誘電率を有した絶縁膜を提供する。
【解決手段】５−シラスピロ［４，４］ノナン、４−シラスピロ［３、３］ヘプタン、４−シラスピロ［３、４］オクタン、４−シラスピロ［３、５］ノナン、４−シラスピロ［３、６］デカン、５−シラスピロ［４、５］デカン、５−シラスピロ［４、６］ウンデカン、６−シラスピロ［５、５］ウンデカン、６−シラスピロ［５、６］ドデカン、７−シラスピロ［６、６］トリデカンなどのケイ素化合物を絶縁膜材料とし、プラズマＣＶＤ法により成膜された絶縁膜。 （もっと読む）

【課題】フッ素添加カーボン膜（ＣＦ膜）上にハードマスク用の薄膜であるＳｉＣＯ膜あるいはＳｉＣＮ膜を成膜するにあたり、その薄膜とフッ素添加カーボン膜との間で大きな密着性を得ること。
【解決手段】 ＳｉＣＯ膜をハードマスクとして使用する場合に、ＣＦ膜をシリコンの有機化合物例えばトリメチルシランガスを活性化したプラズマ雰囲気に例えば５〜１０秒程度曝し、次いでこのプラズマに窒素プラズマを加えてフッ素添加カーボン膜の上にＳｉＣＮ膜を成膜し、その後例えばトリメチルシランガスと酸素ガスとを活性化したプラズマによりＳｉＣＯ膜を成膜する。ＳｉＣＯ膜の成膜時に、酸素の活性種がＣＦ膜中の炭素と反応することが抑えられ、従ってＣＦ膜の脱ガス量が低減する。またＳｉＣＮ膜をハードマスクとして使用する場合も、同様に最初にトリメチルシランガスのプラズマ処理を行う。 （もっと読む）

【課題】半導体装置の信頼性を向上させることができる製造方法を提供する。
【解決手段】半導体基板１に形成される半導体素子を覆う絶縁膜１１が、埋め込み特性が良好とされる熱ＣＶＤ法等によって形成される。その絶縁膜１１を覆うように、耐湿性に優れているとされるプラズマＣＶＤ法によって絶縁膜１４が形成される。その絶縁膜１１および絶縁膜１４を貫通するようにプラグ１３が形成される。さらに、その絶縁膜１４上に、誘電率が比較的低いＬｏｗ−ｋ膜からなる絶縁膜１６が形成され、その絶縁膜１６に、ダマシン技術によって、プラグ１３に電気的に接続される配線２０が形成される。 （もっと読む）

【課題】溝の側面に対する合金膜の付着性（サイドカバレッジ）を向上させることができる、半導体装置の製造方法を提供する。
【解決手段】合金膜１８は、バイアススパッタ法により形成される。そして、そのバイアススパッタ法による合金膜１８の形成時には、第２溝１１およびビアホール１２の内面に向けて飛散するスパッタ粒子のエネルギーにより、第２溝１１およびビアホール１２の底面に付着しているスパッタ粒子が弾き飛ばされ、その弾き飛ばされたスパッタ粒子が第２溝１１およびビアホール１２の側面に再付着（リスパッタ）するように、スパッタ粒子を加速するためのＲＦバイアスが設定される。 （もっと読む）

【課題】溝を埋め尽くすように形成されるＣｕ層中のＭｎの残留量の増加を生じることなく、溝の側面上における合金膜の膜剥がれの発生を防止することができる、半導体装置の製造方法を提供する。
【解決手段】ＳｉおよびＯを含む絶縁材料からなる第２絶縁層６に、第２溝１１が形成される。次に、スパッタ法により、第２溝１１の内面に、ＣｕＭｎ合金からなる合金膜１８が被着される。この合金膜１８は、第２溝１１の内面に接する部分のＭｎ濃度が相対的に高く、その表層部分のＭｎ濃度が相対的に低くなるように形成される。次いで、合金膜１８上に、Ｃｕからなる第２配線１４が形成される。第２配線１４の形成後、熱処理により、第２配線と第２絶縁層６との間に、ＭｎＳｉＯからなる第２バリア膜１３が形成される。 （もっと読む）

【課題】平坦性の良好な絶縁膜を所望の膜厚に精度良く且つ容易に形成可能な半導体装置の製造方法を提供すること。
【解決手段】複数の凸パターンが配置された半導体基板上に第１の絶縁膜を堆積する第１の工程と、凸パターンの上面に対応した領域の第１の絶縁膜を凸パターンの上面をストッパとして異方性エッチングにより除去し、凸パターンを露出させるとともに第１の絶縁膜からなる凸部を形成する第２の工程と、半導体基板上に、凸パターンおよび第１の絶縁膜からなる凸部を覆うように第２の絶縁膜を堆積する第３の工程と、第１の絶縁膜からなる凸部および該凸部を覆う第２の絶縁膜を少なくとも凸パターン上の第２の絶縁膜の表面高さまでＣＭＰ処理により除去することで平坦化し、凸パターン上に堆積された第２の絶縁膜と、隣接する凸パターン間の領域上に堆積された第１の絶縁膜と、を有する絶縁層を形成する第４の工程と、を含む。 （もっと読む）

【解決手段】
進歩的なメタライゼーションシステムを製造する間、敏感な誘電体材質上に形成される誘電体キャップ層が、過剰な金属を除去するためのＣＭＰプロセスの間に部分的に維持されてよく、それにより、ＣＭＰプロセスの間に誘電体キャップ材質を実質的に完全に消耗する場合に従来の手法で必要であろうような専用のエッチング停止層を堆積させる必要性が回避され得る。従って、低減されたプロセスの複雑性及び／又は高い柔軟性が低ｋ誘電体材質の高い完全性との組み合わせにおいて達成され得る。 （もっと読む）

【課題】反射型表示装置の製造工程を大幅に簡略化する。
【解決手段】薄膜トランジスタと、薄膜トランジスタの上方に配置された絶縁層及び画素電極を有し、画素電極は、薄膜トランジスタに電気的に接続され、表面に凹凸を有し、かつ、反射機能を有し、絶縁層は、酸化珪素、窒化珪素、酸化窒化珪素及び有機性樹脂から選ばれた材料を積層した構造を有し、絶縁層の少なくとも一層はカーボン系材料及び顔料の少なくともいずれか一を含む遮光膜である表示装置とする。 （もっと読む）

【課題】バリア膜を良好に形成することができながら、Ｃｕ配線中のＭｎの残留量を低減することができる、半導体装置の製造方法を提供する。
【解決手段】ＳｉおよびＯを含む第２絶縁層６に、第２溝１１およびビアホール１２が形成された後、Ｍｎからなる金属膜１８が第２溝１１およびビアホール１２の側面および底面に被着される。次いで、金属膜１８中のＭｎと第２絶縁層６中のＳｉおよびＯとを結合させるための熱処理が行われる。この熱処理の結果、第２溝１１およびビアホール１２の内面上に、ＭｎＳｉＯからなるバリア膜が形成される。 （もっと読む）

【課題】高精度に平坦化されたＳＯＧ膜を半導体素子上に形成してなる半導体装置を提供する。
【課題の解決手段】半導体装置は、半導体基板上の半導体素子１の周囲をこの半導体素子１とは２μｍ程度の等間隔をおいて壁状突起物２を形成して、半導体素子１が中央に位置するように壁状突起物２で囲んだ状態で、ＳＯＧ膜を形成することにより、壁状突起物２がストッパーとして機能し、流れ込んだＳＯＧは壁状突起物２の側壁に近接した位置では傾斜状態となるが、中央部分の半導体素子１上では平坦状となって、半導体素子１１上のＳＯＧ膜６の膜厚は均一になる。 （もっと読む）