【課題】コーナー部を有する微細金属配線を備えた半導体装置の信頼性を向上させることを目的とする。
【解決手段】第１層間絶縁膜８２に埋め込まれ、屈曲したコーナー部を有する第１配線２１を一定のコーナー数毎に区切る。区切った第１配線２１同士は、第２層間絶縁膜８７に埋め込まれたプラグ２２及び第２配線２３によって連結する。第１配線はコーナー部により結晶粒径が減少するが、一定のコーナー部数で短く区切られるためエレクトロマイグレーション耐性が向上する。また、第２配線２３の配線幅を調整することにより、第１配線２１のコーナー部による抵抗上昇を、第２配線２３で補償することができる。 （もっと読む）

【課題】ダマシン構造を有し、屈曲部を有する配線パターンの抵抗値を低減する。
【解決手段】半導体装置は、活性素子を含む基板と、前記基板上方に形成され、配線層と層間絶縁膜を含む多層配線構造と、を備え、前記配線層は、前記層間絶縁膜中に形成されたダマシン構造の配線パターンを有し、前記配線パターンは、第１の配線幅でそれぞれの方向に延在する複数の延在部と、各々前記複数の延在部のうちの２つを接続する複数の屈曲部を含み、前記複数の屈曲部の少なくとも一つは、前記第１の配線幅の√２倍よりも大きい第２の配線幅を有する。 （もっと読む）

【課題】半導体チップ内の回路の破損等により流れる過剰電流を遮断して、半導体チップの発熱を防止することができる半導体装置を提供する。
【解決手段】本発明の実施の形態に係る半導体装置は、半導体装置を形成する能動素子と、外部接続端子とを電気的に接続する配線を具備し、前記配線内に配置され、前記配線の配線抵抗よりも高抵抗の高抵抗配線領域を有し、前記高抵抗配線領域は過電流に対して溶断するヒューズ機能をもつ半導体装置である。 （もっと読む）

【課題】マルチダイ用レチクルを使用して製造されるチップの歩留まりを向上させ得るマルチダイ用レチクルのデータ作成方法を提供する。
【解決手段】プロセスパターンからメインチップの未配置領域を検出する工程と、未配置領域を矩形に分割する工程と、分割された矩形をダミーチップとしてスクライブデータを発生させる工程と、ダミーチップにダミーパターンを発生させる工程とを備えた。 （もっと読む）

【課題】ライブラリ開発工数を低減することができる集積回路装置の設計方法及び製造方法並びに電子機器を提供すること。
【解決手段】本発明の集積回路装置の設計方法は、第１〜第Ｎの異なる論理をそれぞれ有する第１〜第Ｎの論理セルの特性情報と第１〜第Ｍの異なる電流供給能力をそれぞれ有する第１〜第Ｍの電流供給セルの特性情報とを含むライブラリを作成し（ステップＳ２０）、ライブラリを用いて論理回路の回路接続情報及びレイアウトパターンを作成し（ステップＳ３０）、論理回路の回路接続情報及びレイアウトパターンに基づいて論理回路を含む集積回路の回路接続情報及びレイアウトパターンを作成する（ステップＳ４０）。ステップＳ３０において、論理回路が第ｎ（１≦ｎ≦Ｎ）の論理と第ｍ（１≦ｍ≦Ｍ）の電流供給能力を有する回路を含む場合には、第ｎの論理セルと第ｍの電流供給セルを用いて回路接続情報及びレイアウトパターンを作成する。 （もっと読む）

【課題】 転写された転写材料の温度が大なる温度勾配をもって急激に降温され、その際の大きな熱収縮により、転写された転写材料の被膜が大きく反り返ったり、盛り上がったりして、転写品質を劣化させることを防止し、それにより高品質な転写結果を得ることができる。
【解決手段】 レーザビームの照射に先立って、修復対象物上の少なくとも前記修復予定箇所を予熱することにより、修復予定箇所に転写された前記修復材料の降温勾配を緩和すること。 （もっと読む）

【課題】本発明は、ＥＭＩノイズの低減の効果を最大限に発揮させる配線パターンを有する半導体装置及び半導体集積回路装置を提供することを目的とする。
【解決手段】内部回路１０と、
該内部回路よりも外側に配置され、外部接続用の電源端子パッドＰｄｖ及び接地端子パッドＰｄｇと接続されて電源電位及び接地電位が供給される外周電源配線２０と、
前記内部回路と前記外周電源配線との間に設けられ、前記外周電源配線から前記内部回路に前記電源電位を供給する内部回路電源電位供給用配線３１及び前記接地電位を供給する内部回路接地電位供給用配線３２を有する半導体装置１００であって、
前記内部回路電源電位供給用配線と前記内部回路接地電位供給用配線は、配線間容量Ｃが発生するように近接して配置され、前記内部回路との接続点Ｙｖ、Ｙｇ及び前記外周電源配線との接続点Ｘｖ、Ｘｇが各々１箇所のみであることを特徴とする。 （もっと読む）

【課題】半導体デバイスのビアの不良率を高精度に予測するモデル、ならびにこの不良率予測モデルに基づく不良率予測工程を有する半導体デバイスの製造方法および不良率予測システムを提供する。
【解決手段】ビア不良率予測工程を有する半導体デバイスの製造方法であって、前記ビア不良率予測工程は、複数のビアチェーンＴＥＧの不良率を計測するステップＳ１０１と、前記ビアチェーンＴＥＧのビア間距離と前記不良率との関係に基づいてビア不良率予測モデル関数を算出するステップＳ１０２と、前記半導体デバイスの実際のレイアウトにおいて、各ビアについて最短隣接ビアを決定し、前記各ビアと前記各ビアに対応する前記最短隣接ビアとの間の最短隣接距離を算出するステップＳ１１０と、前記ビア不良率予測モデル関数と前記最短隣接距離とに基づいて前記各ビアの不良率を予測するステップＳ１１５とを有する。 （もっと読む）

【課題】電圧が印加された場合に速やかに短絡状態になり、短絡時の抵抗が低くなるようにすることができるアンチヒューズ素子を提供する。
【解決手段】（ａ）対向する少なくとも一対の電極膜３０，３２と、（ｂ）一対の電極膜３０，３２の間に配置された絶縁体膜２２と、（ｃ）一対の電極膜３０，３２及び絶縁体膜２２を支持する基板１２とを備える。一対の電極膜３０，３２は、基板１２に相対的に近い一方３０が相対的に高電位の第１端子１４に接続され、基板１２から相対的に遠い他方３２が相対的に低電位の第２端子１６に接続される。 （もっと読む）

【課題】切断された電気ヒューズの切断状態を良好に保つ。
【解決手段】半導体装置２００は、基板上に形成された下層配線１２０と、下層配線１２０上に下層配線１２０に接続して設けられたビア１３０と、ビア１３０上にビア１３０に接続して設けられた上層配線１１０とを含み、切断状態において、上層配線１１０を構成する導電体が上層配線１１０の外方に流出してなる流出部が形成されることにより切断される電気ヒューズ１００と、少なくとも上層配線１１０と同層に形成され、上層配線１１０に生じる熱を吸収するガード上層配線１５２（導電吸熱部材）とを含む。 （もっと読む）

【課題】高速化を維持しつつ、レイアウトサイズを増大させることなしに配線間スキューを大幅に低減できる半導体集積回路装置の配線方法及び半導体集積回路装置を提供する。
【解決手段】半導体集積回路装置において、第１コンポーネントと第２コンポーネントとを接続する信号線は、電気的に直列に接続された第１、第２、第３及び第４の部分を有する複数の第１の配線と、電気的に接続された第５及び第６の部分を有する複数の第２の配線とが交互に配置されて形成され、第２の部分の抵抗率は第１の抵抗率であり、第１、第３、第４、第５及び第６の部分の抵抗率は第１の抵抗率より低い第２または第３の抵抗率であって、且つ、第２の部分の抵抗値は複数の第１の配線ごとに異なり、複数の第１の配線は、配線長の和が小さい順に所定の位置から奇数番目に配置され、複数の第２の配線は、配線長の和が大きい順に前記所定の位置から偶数番目に配置される。 （もっと読む）

【課題】 関連技術のバス型クロック分配回路は、各分岐配線による反射波形が駆動波形に重なり合い、スイッチング誤りやジッタの要因を内在しており高周波回路に適用するにあたり分配可能な距離やファンアウト数が厳しく制約される。
【解決手段】 入力した、或いは発生したクロック信号を複数段のバッファを通じ順序回路に供給するクロック分配回路であって、複数段の一つ以上について、バッファの出力、或いは発生回路の出力を次段の複数のバッファの入力に一筆書き形状で接続する第１の伝送路（伝送路４）を備え、第１の伝送路が、配線路と、上層メタル配線と下層メタル配線間の接続を鈍角で行うビア群とを有する。 （もっと読む）

【課題】配線抵抗が低い半導体装置を提供する。
【解決手段】ＤＣ−ＤＣコンバータ１において、シリコン基板２１上に多層配線層２２を設け、シリコン基板２１及び多層配線層２２内に出力回路及びこの出力回路を制御するコントロール回路を形成する。また、多層配線層を覆う封止樹脂層２４と、多層配線層２２の最上層配線に接続され、封止樹脂層を貫通し、上端部が封止樹脂層の上面から突出した接続部材と、を設ける。接続部材の上端部は突起電極２６ａ〜２６ｄにより形成する。そして、出力回路の端子に接続された接続部材の水平断面積を、コントロール回路の端子に接続された接続部材の水平断面積よりも大きくする。 （もっと読む）

【課題】微細ピッチで配列するに好ましい垂直配線構造を持つ半導体集積回路装置を提供する。
【解決手段】半導体集積回路装置は、回路が形成された半導体基板と、前記半導体基板上に複数層積層された機能素子アレイと、前記機能素子アレイの信号線を前記半導体基板上の回路に接続するための垂直配線とを備え、前記垂直配線は、ストライプ状溝が形成されたあとの絶縁層の前記ストライプ状溝の長手方向に分散的に配置されたメタル層の積み重ね構造として構成されている。 （もっと読む）

【課題】所定の配線層に形成されたＣＭＰ用のダミーパターンを有効に活用して、電源強化等の機能を有する半導体装置を提供する。
【解決手段】本発明の半導体装置は、半導体基板上部の配線層Ｍ２に形成されたダミーパターン２４と、配線層Ｍ２と積層方向で対向する配線層Ｍ３に形成され所定の固定電位（電源電圧／グランド）が供給される固定電位用配線３０、３１、３２と、ダミーパターン２４と固定電位用配線３０、３１、３２とを電気的に接続するビア４０とを備えて構成される。 （もっと読む）

【課題】信頼性の高い半導体装置を提供すること。
【解決手段】半導体装置１は、半導体基板（図示略）と、半導体基板上に設けられた第一の電気ヒューズ１２と、第二の電気ヒューズ１３とを備える。第一の電気ヒューズ１２は、異なる配線層に形成された第一の上層配線１２１および第一の下層配線１２２と、第一の上層配線１２１および第一の下層配線１２２を接続するビア１２３とを有する。第二の電気ヒューズ１３は、異なる配線層に形成された第二の上層配線１３１および第二の下層配線１３２と、第二の上層配線１３１および第二の下層配線１３２を接続するビア１３３とを有する。半導体装置１は、第一の電気ヒューズ１２の前記第一の上層配線１２１と、第二の電気ヒューズ１３の第二の下層配線１３２とを接続する接続部１４を有する。この接続部１４は、第一の電気ヒューズ１２および第二の電気ヒューズ１３を直列に接続する。 （もっと読む）

【課題】層間絶縁膜の剥離を検出する半導体装置を提供する。
【解決手段】半導体チップ２の外周に沿って層間絶縁膜の剥離を検出するための信号を伝送する検査配線３が形成されている。検査配線３に検出信号を供給するための検出回路４と、検査配線３を流れた検出信号を出力するための出力端子５と、半導体チップ２に設けられた内部回路６と、内部回路６からの出力信号と、検査配線３を流れた検出信号とのいずれか一方を選択して出力端子５に供給する出力切替回路７を備える。検査配線３は適当な間隔毎に切断され、層間配線１０を通して最上層配線８に載せ替えて接続されている。以上の構成により、測定端子数を増やすことなく層間絶縁膜の剥離を容易に検出することが可能となり、さらに層間絶縁膜の接着を補強することができる。 （もっと読む）

【課題】不要な配線を設けることなくインダクタの特性値を調整することができる半導体装置及びその製造方法を提供する。
【解決手段】インダクタ４２にスパイラル形状に沿って予め定められた間隔でパッド４４Ａ，４４Ｂ，４４Ｃを設け、インダクタ４２の特性を示す特性値を測定し、測定した特性値と予め定められた目標値との差を算出し、パッド４４Ａ，４４Ｂ，４４Ｃのうち、電気的に接続した際に当該差が最も小さくなるものとして予め定められたパッド間を配線９２で電気的に接続する。 （もっと読む）

【課題】多くの種類のキャパシタセルを準備せずに、ノイズ低減に必要な容量を半導体集積回路に追加する。
【解決手段】本発明による半導体集積回路の設計支援装置は、ＤＲＣ部と、修正部とを具備する。ＤＲＣ部は、キャパシタセルにおける内部配線のレイアウト情報と、設計対象の半導体集積回路における信号配線のレイアウト情報とを参照してデザインルールチェック（ＤＲＣ）を行う。修正部は、ＤＲＣ部がエラーと判定した場合、内部配線のレイアウト情報を半導体集積回路における信号配線のレイアウト情報に統合する。又、修正部は、統合されたレイアウト情報から、内部配線におけるエラー箇所を削除する。 （もっと読む）

【目的】ヒューズ素子などの被トリミング部材を有する半導体装置において、低コストで高信頼性を確保し精度の良いレーザートリミングができる半導体装置およびその製造方法を提供することにある。
【解決手段】被トリミング部材の位置決めに用いるアライメントマークにおいて、アライメントマーク上を被覆するパッシベーション膜に開口部を設けることで、レーザー光の反射光強度が大きくなり、アライメントマークの位置を高精度で検出できて、高精度なトリミングができるようになる。 （もっと読む）