リソグラフィー形状に関連付けて、メモリセルの数を増加させるシステム及び方法が開示されている。システムは、種々の堆積プロセス及びエッチングプロセスを用いることにより、リソグラフィー形状のサイドウォール上に作製されたメモリ素子を備えている。サイドウォールメモリセル（１１５）はウェハ（８０６）のビット線（６１０）を第１の電極（１０４，１５０２）として持つことが可能であり、形成された第２の電極（１１０，１５０４）とともに、その間に形成された有機物質の一部を作動させるように動作可能である。
（もっと読む）

【課題】磁気メモリセルによって生成されたより多くの熱を利用して、磁気メモリセルの切り換えを容易にすること。
【解決手段】磁気メモリデバイス(100,200,300)は、磁界をかけることによって２つの抵抗状態の間で切り換え可能な磁性材料を含む磁気メモリセル(102,202,302)を含む。また、デバイス(100,200,300)は、磁気メモリセル(102,202,302)に接続されたワイヤも含み、ワイヤは、互いに電気接続された導電性の接続リンク(114,214,311)と導電性のワード線又はビット線(116,118,216,310,312)とを有する。接続リンク(114,214,311)が、ワード線又はビット線(116,118,216,310,312)と、磁気メモリセル(102,202,302)との間に配置されており、磁気メモリセルからワード線又はビット線への熱伝導の障壁を設けるようにワード線またはビット線よりも大きい熱抵抗を有する。 （もっと読む）

本発明は、低消費電力、高速メモリとして期待されているＲＲＡＭの駆動電圧を低くし、かつ同じ抵抗変化を実現するための電気パルスの幅のバラツキを抑制する。本発明は、第１電極と、第１電極の上に形成され、電気パルスを印加することにより抵抗が変化しうる層と、この層の上に形成された第２電極と、を含み、上記層がペロブスカイト構造を含み、上記層が、第１電極および第２電極から選ばれる少なくとも一方の電極との界面において、凹部および凸部から選ばれる少なくとも一方を有する抵抗変化素子、を提供する。 （もっと読む）

本発明はメモリセルとして利用できる選択的導電性有機半導体（例えば、ポリマー）デバイスを提供する。導電性ポリマー（２２）を含むポリマー溶液は導電性電極（２６）に関してセルフアセンブルする。最短の導電性経路を実現できるように、処理はセルフアセンブルを行うことができる。方法において、導電面（２６）に導電性ポリマー（２３）の濃縮液を堆積し、熱と、任意に真空を与えて、導電性ポリマー（２２）を有機半導体にセルフアセンブルさせる。有機半導体は、２つもしくはそれ以上の電極を有する構造を形成し、一方で各電極間のパッシブデバイスに沿って有機半導体を利用して、シングル及びマルチセルメモリデバイス内に用いられてよい。パーティションコンポーネントはメモリデバイスと一体化され、以前に形成されたセルに関連づけられた、または以前に形成されたセルの上部への付加的メモリ層の積層とそのプログラミングとを容易にする。
（もっと読む）

本発明はメモリ用組成物に関し、同組成物と、２つの電極とからなるメモリセルに関する。さらに本発明は、微細電子部品の製造方法及び微細電子部品の製造における本発明の組成物の使用に関する。 （もっと読む）

本発明の課題は、機械的応力に対し良好な耐性をもち、その製造が公知の従来技術よりも煩雑でない縦型ナノトランジスタを提供することである。本発明によればこの課題は、以下の特徴を備えた縦型ナノトランジスタによって解決される。すなわちソースコンタクトと、ドレインコンタクトと、ゲート領域と、ソースコンタクトとドレインコンタクトの間に配置され半導体特性をもつ円筒状のチャネル領域が設けられており、この円筒状チャネル領域は絶縁性フレキシブル基板に埋め込まれており、この領域は、ゲート領域とチャネル領域上部が同軸構造を成すよう、フレキシブル基板上およびチャネル領域上部の金属層により形成されたゲート領域により取り囲まれている。さらにソースコンタクトと半導体特性をもつチャネル領域とドレインコンタクトは縦方向に配置されていて、ソースコンタクトとドレインコンタクトと半導体特性をもつチャネル領域に対向するゲート領域と、基板の上側および下側は電気的に絶縁性の部材を有している。メモリ装置は多数のこの種の縦型ナノトランジスタから成る。本発明はこの種のトランジスタの製造方法にも関する。
（もっと読む）

本発明の課題は、機械適応力に対する耐性が良好であり、公知の従来技術よりも製造が煩雑でない縦型ナノトランジスタを提供することである。本発明によればこの課題は、以下の特徴を備えた縦型ナノトランジスタによって解決される。すなわちソース領域と、ドレイン領域と、ゲート領域と、ソース領域とドレイン領域との間に配置され半導体特性をもつチャネル領域が設けられており、ゲート領域は金属シートにより形成されており、ゲート領域と半導体特性をもつチャネル領域により同軸構造が形成されるよう、この金属シートにトランジスタが埋め込まれていている。この場合、ソース領域と半導体特性をもつチャネル領域とドレイン領域は垂直方向に配置されており、ゲート領域は、ソース領域とドレイン領域と半導体特性をもつチャネル領域に対向して電気的絶縁部材を有している。さらに本発明はこの種のトランジスタの製造方法ならびにメモリ装置にも関する。
（もっと読む）

酸化物薄膜の酸素欠損の低下とエピタキシャル成長との促進を図ることにより、優れた特性を有する酸化物薄膜を製造する薄膜製造方法であって、原料ガス、キャリアガス及び酸化ガスを混合して得た混合ガスを、加熱手段により原料の液化、析出、成膜が起こらない温度に維持されたガス活性化手段を通してシャワープレートから反応室内の加熱基板上に供給して反応させ、基板上に酸化物薄膜を製造する。その際、酸化ガスの割合を混合ガス基準で６０％以上とする。また、核形成による初期層を形成する場合、その成膜プロセスにおける酸化ガス流量割合を６０％未満とし、その後の成膜プロセスにおける酸化ガス流量割合を６０％以上として行う。また、酸化物薄膜製造装置において、混合器とシャワープレートとの間に加熱手段を備えてなる。 （もっと読む）

ダマシン法を用いて、相変化メモリ内の底部導線に接続される電極が形成される。層変化メモリは、複数の分離されたメモリセルで構成されても良く、各メモリセルは、相変化メモリ閾値スイッチと、相変化メモリ記憶素子とを有する。
（もっと読む）

２つの電極（１０６、２０６、１０８、２０４）間に制御可能な導電媒体（１１０）を備える２つの電極で作られるメモリセル（１０４）を開示する。制御可能な導電媒体（１１０）は、活性低導電層（１１２）及び受動層（１１４）を備える。制御可能な導電媒体（１１０）は、電界の印加のような外部刺激が供給されると、インピーダンスか変わる。メモリデバイス／セルの作製方法、メモリデバイス／セルの使用方法、及び、メモリテバイス／セルを含むコンピュータのようなテバイスの使用方法も開示する。
（もっと読む）

本発明は、ビア内にポリマーメモリデバイスを製造する方法に関する。この方法は、少なくとも１つの金属を含む層をその上に備える半導体基板を提供するステップと、この金属を含む層中に少なくとも１つの銅コンタクトを形成するステップと、銅コンタクト上に少なくとも１つの絶縁層を形成するステップと、絶縁層に少なくとも１つのビアを形成し、銅コンタクトの少なくとも一部を露出するステップと、ビアの下側部分にポリマー材料を形成するステップと、ビアの上側部分にトップ電極材料層を形成するステップとを含む。
（もっと読む）

【課題】下部メタライズ線（３０２）に導電的に結合された横方向の金属ストラップ（３２６）を含む、電界効果トランジスタ（ＦＥＴ）ベースの磁気ランダム・アクセス・メモリ（ＭＲＡＭ）デバイス用の導電線構造を提供すること。
【解決手段】金属ストラップ（３２６）上に磁気トンネル接合（ＭＴＪ）スタック（３１６）が形成され、ＭＴＪスタック（３１６）を覆って金属シールド（３２４）が形成され、金属シールド（３２４）は金属ストラップ（３２６）に対して自己整列される。上部メタライズ線（３３２）は金属シールド（３２４）に導電的に結合され、金属シールド（３２４）は上部メタライズ線（３３２）の形成時にエッチ・ストップとして働く。 （もっと読む）

不揮発性メモリ（３０）はナノクリスタルメモリセル（５０、５１、５３）を備える。メモリセルトランジスタ（５０、５１、５３）のプログラム及び消去閾値電圧は、プログラム／消去動作の回数の関数として上昇する。読み出し動作の間、基準トランジスタ（４６）がセル電流と比較するための基準電流を供給する。基準トランジスタ（４６）がナノクリスタルを含まないことを除いて、基準トランジスタ（４６）は、メモリセルトランジスタ（５０、５１、５３）を製造する際に用いるのと同様のプロセスで製造される。同様のプロセスを用いて基準トランジスタ（４６）及びメモリセルトランジスタ（５０、５１、５３）双方を製造することにより、基準トランジスタ（４６）の閾値電圧は、メモリセルトランジスタ（５０、５１、５３）の閾値電圧のずれに追従する。基準トランジスタ（４６）のゲートにバイアスをかけるために、読み出し制御回路（４２）が設けられている。読み出し制御回路（４２）は、基準トランジスタ（４６）のドレイン電流を検知し、基準電流をセル電流に対して実質的に一定値に維持するように、ゲートバイアス電圧を調節する。
（もっと読む）

本発明は、クロスポイントと１Ｔ‐１セルとの双方の設計に基づくある種の利点を導入するためのメモリ技術及びメモリアレイに関する新規な変更に関する。これらの設計のある特徴を組み合わせることにより、１Ｔ‐１セル設計における読出し時間の高速化及び信号対雑音比の増大と、クロスポイント設計における高記録密度化との双方が達成される。そのために、単一のアクセストランジスタ１６を用いて、“Ｚ”軸方向に配置された複数のメモリアレイ層で垂直方向に互いに上下に積み重ねうる多重メモリセルを読出すようにする。
（もっと読む）

【課題】 磁気抵抗素子を構成する、磁性体／非磁性体界面の物性が、素子特性を劣化させている。例えば、ＴＭＲ素子では、スピン分極率が１００％近いと予想されているハ−フメタルを磁性体として用いた場合でも、室温で、高々１０数％程度のＭＲしか報告されていない。
【解決手段】 少なくとも１種からなる磁性体中に、磁化方向が略揃った磁化領域Ａと磁化方向が略揃った磁化領域Ｂと、前記磁化領域Ａと前記磁化領域Ｂに挟まれた磁化接合領域Ｍがあり、前記磁化領域Ａの少なくとも一部、または前記磁化領域Ｂの少なくとも一部のうち少なくとも一方が、外部から導入された磁気的エネルギ−に対し、磁気的に略固定され、前記磁化接合領域Ｍまたは前記磁化領域Aまたは前記磁化領域Ｂの磁化状態の変化を、電気抵抗の変化として検知する磁気抵抗素子である。 （もっと読む）

【課題】 ペロブスカイト型酸化物を用いて良好なトンネル接合を実現し、低磁場でも大きな磁気抵抗効果を発現する磁気抵抗効果型素子を提供する。
【解決手段】 式L₂(A_1-zR_z)₂A_n-1M_nO_3n+3+xにより表される組成を有し、結晶構造内に(L-O)₂層を有する層状ペロブスカイト型酸化物と、この酸化物を挟むようにこれに接して形成された一対の強磁性体と、を含む磁気抵抗効果型素子とする。ただし、AはCa、SrおよびBaから選ばれる少なくとも１種の元素を、LはBi、TlおよびPbから選ばれる少なくとも１種の元素を、MはTi、V、Cu、Ru、Ni、Mn、Co、FeおよびCrから選ばれる少なくとも１種の元素を、Rは希土類元素をそれぞれ示し、nは１、２または３であり、x、zは、それぞれ、−１≦x≦１、０≦z＜１により示される範囲内の数値である。 （もっと読む）