【課題】セルサイズの微細化が可能な抵抗変化メモリを提供する。
【解決手段】抵抗変化メモリ１０は、第１の方向に延在する複数のワード線と、第２の方向に延在する第１乃至第３のビット線と、第１及び第３のビット線に接続された複数の可変抵抗素子２０と、半導体基板３０内に設けられ、かつ斜め方向に延在する複数のアクティブ領域ＡＡと、複数のアクティブ領域ＡＡに設けられた、かつ可変抵抗素子２０に接続された複数の選択トランジスタ２１と、選択トランジスタと第３のビット線とを接続する複数のコンタクトプラグ３７とを含む。複数の可変抵抗素子２０は、第２の方向に並ぶようにして、第１のビット線の下方かつ複数のワード線間のそれぞれに配置された第１の可変抵抗素子群と、第２の方向に並ぶようにして、第３のビット線の下方かつ複数のワード線間のそれぞれに配置された第２の可変抵抗素子群とからなる。 （もっと読む）

【課題】室温で５０％以上の高いＭＲ比を示し、数テラビット／インチ^２の記録密度を実現可能な磁気抵抗効果素子および磁気デバイスを提供する。
【解決手段】Ｃｏ_２Ｆｅ_ｘＭｎ_１−ｘＳｉホイスラー合金（ｘ＝０．０〜１．０）から成り、層厚が２〜２０ｎｍである第１のハーフメタル強磁性体層１３および第２のハーフメタル強磁性体層１５と、それらの間に挟まれたＡｇから成る非磁性金属体層１４とを有している。第１のハーフメタル強磁性体層１３の下に、Ｃｒ／Ａｇ層から成る下地層１２を有し、第２のハーフメタル強磁性体層１５の上に、Ａｇ／Ｒｕ層から成る酸化防止層１６を有している。 （もっと読む）

【課題】 本発明の実施形態によれば、低電流で書き込み動作を行うことができる大容量の磁気メモリ及び磁気メモリ装置を提供することができる。
【解決手段】 第１の磁性層と、第２の磁性層と、前記第１の磁性層と前記第２の磁性層とを結ぶ第１の方向において前記第１の磁性層と前記第２の磁性層との間に設けられた第３の磁性層と、前記第１の磁性層と前記第３の磁性層との間に設けられた第１の中間層と、前記第２の磁性層と前記第３の磁性層との間に設けられた第２の中間層と、前記第１の方向に直交する第２の方向において前記第３の磁性層に設けられた絶縁膜と、前記絶縁膜の前記第３の磁性層が設けられた側とは反対側に設けられた電極と、を備える。 （もっと読む）

【課題】ロジック混載ＭＲＡＭにおいて、ＬＳＩの多層配線形成プロセスがＭＲＡＭの特性変動を引き起こす不都合、また、ＭＲＡＭの形成プロセスが多層配線の特性変動を引き起こす不都合を軽減すること。
【解決手段】多層配線層に含まれる配線層Ａの中に、配線層Ｂに形成された第１の配線１０４ｂに接し、互いに絶縁している少なくとも２つの第１の磁化固定層５０ａ及び５０ｂと、２つの第１の磁化固定層５０ａ及び５０ｂと平面視で重なり、かつ、第１の磁化固定層５０ａ及び５０ｂと接続している磁化自由層１０と、磁化自由層１０の上に位置する非磁性層４０と、非磁性層４０の上に位置する第２の磁化固定層１０４ａと、を有するＭＲＡＭが形成されている半導体装置。 （もっと読む）

【課題】 特に、同一チップ上に感度軸方向が異なり、ブリッジ回路を構成する複数の磁気抵抗効果素子を形成でき、測定精度に優れた磁気センサを提供することを目的とする。
【解決手段】 同一チップ２９上に磁気抵抗効果素子１３ａ〜１３ｄが複数個、備えられてブリッジ回路を構成している。各磁気抵抗効果素子の固定磁性層２１はセルフピン止め型であり、直列回路を構成する磁気抵抗効果素子１３ａ，１３ｄ（１３ｂ，１３ｃ）同士は、感度軸方向Ｐ１〜Ｐ４が反平行となっている。各磁気抵抗効果素子のフリー磁性層２３の上面には、フリー磁性層２３との間で磁場中でのアニール処理を行うことなく交換結合バイアスを生じさせ各フリー磁性層２３の磁化方向を磁化変動可能な状態で感度軸方向に対して直交方向に揃えることができる反強磁性層２４が設けられている。 （もっと読む）

【課題】 本発明の実施形態によれば、劣化しにくく、ＭＲ変化率の大きい磁気抵抗効果素子、それを用いた磁気ヘッドアセンブリ、磁気記録再生装置、メモリセルアレイ、及び磁気抵抗効果素子の製造方法を提供することができる。
【解決手段】 磁気抵抗効果素子は、第１の電極と、第１の磁性層と、第２の磁性層と、スペーサ層と、Ｚｎ、Ｉｎ、Ｓｎ、及びＣｄから選択される少なくとも一つの元素とＦｅ、Ｃｏ、及びＮｉから選択される少なくとも一つの元素とを含む酸化物層と、酸化物層に接して設けられ、Ｚｎ、Ｉｎ、Ｓｎ、及びＣｄから選択される少なくとも一つの元素を０．５ａｔ%以上８０ａｔ％以下の濃度で含み、かつＦｅ、Ｃｏ、及びＮｉから選択される少なくとも一つの元素を含む金属層とを備える。 （もっと読む）

【課題】磁界プローブ、磁界測定装置、及び磁界測定方法において、磁界プローブの小型化を図ること。
【解決手段】測定対象Ｓに近接する先端部２ａを備えたベース２と、先端部２ａに設けられた磁気抵抗素子８と、磁気抵抗素子８の横の前記ベース２に設けられ、磁気抵抗素子８に印加する第１のバイアス磁界H₁を発生させる第１の磁界発生部３と、ベース２に設けられ、第１のバイアス磁界H₁とは異なる向きの第２のバイアス磁界H₂を発生させて、磁気抵抗素子８に前記第２のバイアス磁界H₂を印加する第２の磁界発生部４とを有し、第１のバイアス磁界H₁の向きを切り替えることにより、第１のバイアス磁界H₁と第２のバイアス磁界H₂とを合成した合成バイアス磁界H_sの向きが、ベース２の先端方向D_tから９０°変化する磁界プローブによる。 （もっと読む）

【課題】ＭＲ変化率を高くすることができる磁気抵抗効果素子、磁気ヘッドアセンブリ及び磁気記録装置を提供する。
【解決手段】実施形態に係る磁気抵抗効果素子は、積層体と、前記積層体の積層方向に電流を流すための一対の電極と、を備える。前記積層体は、第１の磁性層と、第２の磁性層と、前記第１の磁性層と前記第２の磁性層との間に配置されたスペーサ層と、を有する。そして、前記第１の磁性層、前記第２の磁性層及び前記スペーサ層の少なくとも１つの層が金属酸化物からなる酸化物層を含み、前記金属酸化物の結晶構造は、ＮａＣｌ構造である。 （もっと読む）

【課題】 本発明は高い特性を示すスピントロニクス素子を実現するために、０．６５以上のスピン偏極率を持つＣｏ_２Ｆｅ基ホイスラー合金とそれを用いた高特性スピントロニクス素子を提供することを課題とする。
【解決手段】 Ｃｏ_２Ｆｅ（Ｇａ_ＸＧｅ_Ｘ−１）ホイスラー合金は０．２５＜Ｘ＜０．６０の領域でＰＣＡＲ法により測定したスピン偏極率は０．６５以上の高い値を示す。また１２８８Ｋと高いキュリー点をもつことから、Ｃｏ_２Ｆｅ（Ｇａ_ＸＧｅ_Ｘ−１）ホイスラー合金が実用材料として有望である。実際、Ｃｏ_２Ｆｅ（Ｇａ_ＸＧｅ_Ｘ−１）ホイスラー合金を電極としたＣＰＰ−ＧＭＲ素子は世界最高のＭＲ比を、ＳＴＯ素子では高い出力を、ＮＬＳＶ素子では高いスピン信号を示した。 （もっと読む）

【課題】低抵抗キャップ構造を有する磁気読取りセンサを製造する方法を提供する。
【解決手段】センサのキャッピング層内での酸化物形成をなくすことによって、センサの面積抵抗を減少させ、ＭＲ比を減少させる磁気センサを製造する方法。本方法は、センサ積重体を覆って形成された多層キャッピング構造を有する、センサ積重体を形成することを含む。多層キャッピング構造は、第１、第２、第３、および第４の層を含みうる。第２の層は、容易に酸化されず、第１の層と異なる材料から構成される。センサは、炭素ハードマスクを含むマスクを使用して形成されうる。センサ積重体が、イオンミリングによって形成された後、ハードマスクは、反応性イオンエッチングによって除去されうる。その後、除去プロセスが、第２の層の存在を検出する２次イオン質量分析などの終点検出方法を使用して、キャッピング層構造の第２、第３、第４の層を除去するために実施される。 （もっと読む）

【課題】 低電力磁気ランダムアクセスメモリセルを提供する。
【解決手段】 本発明は、熱アシスト書き込み操作又はスピントルクトランスファー（ＳＴＴ）に基づいた書き込み操作を実施するのに適した磁気ランダムアクセスメモリ（ＭＲＡＭ）セルに関する。このＭＲＡＭは、磁気トンネル接合を備える。磁気トンネル接合が、上部電極と、第１磁化方向を有する第１強磁性層と第１磁化方向に対して調節可能な第２磁化方向を有する第２強磁性層との間に形成されたトンネル障壁層と、前端層と、第２強磁性層が上に堆積された磁性層又は金属層とから構成される。第２強磁性層が、前端層とトンネル障壁層との間に形成されていて、約０．５ｎｍ〜約２ｎｍの厚さを有する。その結果、当該磁気トンネル接合は、約１００％より大きい磁気抵抗を有する。本明細書で開示するＭＲＡＭセルは、従来のＭＲＡＭセルに比べて電力消費が低い。 （もっと読む）

【課題】 本発明の実施形態によれば、高周波磁界の発生効率が高い記録ヘッド、磁気ヘッドアセンブリ、及び磁気記録装置を提供することができる。
【解決手段】 第１の電極と、第２の電極と、前記第１の電極と前記第２の電極との間に設けられた第１の磁性層と、前記第１の磁性層と前記第２の電極との間に設けられた第２の磁性層と、前記第２の磁性層と前記第２の電極との間に設けられた第１の中間層と、前記第１の中間層と前記第２の電極との間に設けられた第３の磁性層と、前記第２の電極の前記第３の磁性層が設けられた側とは反対側に設けられた主磁極と、を備え、前記第１の磁性層の飽和磁化と前記第１の磁性層の側面積との積は、前記第３の磁性層の飽和磁化と前記第３の磁性層の側面積との積よりも大きい。 （もっと読む）

【課題】磁気メモリとして最適であるような構造を提供する。
【解決手段】本発明は、磁気デバイスに関するものであって、固定磁化方向を有した磁化ベクトルを備えたピン止めされた磁化層（ＦＭ１）と；変更可能な磁化方向を有した少なくとも１つの磁化ベクトルを備えた自由磁化層（ＦＭ２）と；ピン止めされた磁化層と自由磁化層とを空間的に分離する第１非磁性層であるとともに、この分離によって、ピン止めされた磁化層と自由磁化層との間の磁気的相互作用を最小化させるような、第１非磁性層（Ｎ１）と；を具備している。 （もっと読む）

【課題】磁気デバイス用の磁気接合を提供する方法及びシステムを提供する。
【解決手段】磁気接合は、ピンド層と、非磁性スペーサ層と、自由層とを含む。非磁性スペーサ層は、ピンド層と自由層との間に存在する。磁気接合は、書き込み電流が磁気接合に流された際に自由層が複数の安定磁気状態の間で切り替えられるように構成される。ピンド層及び自由層の少なくとも一方は磁気サブストラクチャを含む。磁気サブストラクチャは、少なくとも一つの挿入層と交互にされた少なくとも二つの磁性層を含む。各挿入層は、Ｃｒ、Ｔａ、Ｔｉ、Ｗ、Ｒｕ、Ｖ、Ｃｕ、Ｍｇ、酸化アルミニウム、ＭｇＯのうち少なくとも一つを含む。磁性層は交換結合される。 （もっと読む）

【課題】磁気層構造を開示する。
【解決手段】磁気層構造は、ピン止め層と、ピン止め層の磁気配向を規定する第１の反強磁性層と、自由層と、自由層に対して、ピン止め層の磁気配向にほぼ垂直な磁気配向へとバイアスをかける第２の反強磁性層と、第２の反強磁性層と自由層との間に位置決めされ、第２の反強磁性層および自由層に接触し、自由層のバイアスを所望のレベルに調整する調整層とを含む。 （もっと読む）

【課題】チップ面積を増大させることなく電流検出精度を向上することができる半導体装置を得る。
【解決手段】半導体素子１はエミッタ電極７を有する。引き出し線１０は、エミッタ電極７に電気的に接続され、エミッタ電極７の上方を通ってサイドに引き出される。電流センサー１１は、磁気抵抗素子１２を有し、引き出し線１０に流れる電流を検出する。磁気抵抗素子１２は、エミッタ電極７上、かつ引き出し線１０の下方に配置されている。磁気抵抗素子１２の抵抗値は、電流により発生した磁界に対してリニアに変化する。 （もっと読む）

【課題】ＳＡＦフリー層構造を有するパターニングされたＣＰＰ型ＭＲセンサスタックを含むＣＰＰ型ＭＲ読取りヘッド、およびその製造方法を提供する。
【解決手段】本発明のＳＡＦフリー層構造では、センサスタックの上に形成された交換バイアス層と、スタックのパターニングされた側面に隣接して形成されたハードバイアス層との組み合わせにより、長手方向のバイアスが印加されている。この組み合わせでは、ごくわずかな隙間をもって近接した上部シールドおよび下部シールドによって形成された狭いリードギャップを必要とせずに、高分解能の読取性能を提供することができる。交換バイアス層、ハードバイアス層の位置およびＣＰＰ型ＭＲセンサスタックのパターニングが異なる１６個の実施態様を開示する。 （もっと読む）

【課題】巨大磁気抵抗効果接合部を有する発振回路を提供する。
【解決手段】巨大磁気抵抗効果を有する接合部を基盤とした発振器。発振器は電流が横断する巨大磁気抵抗効果を有するｎ個（ｎは、１以上の整数）の基本接合部のグループを２つ備え、２つのグループ各々における接合部は直列接続され、かつそれぞれの主電流（Ｉ_０）によってエネルギーを得、両グループの端子の両端間の電圧が加算されることにより発振回路の出力Ｓにおいて電圧を供給する。第１のグループの１個以上の接合部の端子の両端間の電圧は位相比較器ＰＨＣの第１の入力Ｅ１に印加され、他方のグループの１個以上の接合部の端子の両端間の電圧は位相比較器の別の入力Ｅ２に印加される。位相比較器は２つの出力Ｓ１、Ｓ２において、入力に印加された電圧間の平均位相差によって決まる同じ振幅で逆符号の二次電流＋ｉ、−ｉを供給する。 （もっと読む）

【課題】 特に、従来よりも少ないチップ数で複数軸の外部磁界検知を可能とする磁気センサを提供することを目的とする。
【解決手段】 磁性層と非磁性層とが積層されて成る磁気抵抗効果を発揮する複数の磁気抵抗効果素子Ｓ１〜Ｓ３と、各磁気抵抗効果素子と絶縁層４を介して非接触の位置に設けられた軟磁性体３とを有し、平面視にて前記軟磁性体３のＸ１−Ｘ２の両側に夫々、固定磁性層の固定磁化方向Ｐ１が、Ｘ１−Ｘ２方向に向けられた磁気抵抗効果素子Ｓ１〜Ｓ３が配置されており、磁気抵抗効果素子Ｓ１，Ｓ３と磁気抵抗効果素子Ｓ２とで固定磁化方向Ｐ１が互いに逆方向にされている。 （もっと読む）

【課題】ハードバイアス層用の改善されたシード層構造を備えた面垂直電流（ＣＰＰ）磁気抵抗（ＭＲ）センサを提供する。
【解決手段】面垂直電流（ＣＰＰ）磁気抵抗（ＭＲ）センサ１００は、センサの自由強磁性層に縦にバイアスをかけるために用いられる強磁性体ハード（高保磁力）バイアス層用の改善されたシード層構造１１４を有する。シード層構造１１４は、タンタル（Ｔａ）の第１のシード層１１４ａと、Ｔａ層１１４ａ上でそれに接するチタン（Ｔｉ）およびＴｉ酸化物の一方または両方の第２のシード層１１４ｂと、第２のシード層１１４ｂ上でそれに接するタングステン（Ｗ）の第３のシード層１１４ｃと、からなる３層である。 （もっと読む）