【課題】電流値を精度良く検知する。
【解決手段】磁気抵抗素子１１を備えた電流センサ１０であって、該磁気抵抗素子１１の、磁気抵抗素子１１自体に流すセンス電流に応じた出力変化（センス電流部１２による出力変化）と、磁気抵抗素子の近傍に配置される電気配線（電気配線ｗｄ２等の影響による出力変化）への電流に応じた出力変化と、の２つの出力変化に基づいて測定対象である負荷Ａへの電流を測定する。 （もっと読む）

【課題】より高い特性を有する膜体を形成する。
【解決手段】被膜部材１０の製造方法は、スパッタリングターゲット部材を用い、スパッタリング処理によって被処理部材１１に膜体１２を形成する形成工程、を含むものである。この形成工程では、１又は複数のスパッタリングターゲット部材を用い、Ｍｇ、Ａｌ、Ｏ及びＮの元素を含む膜体１２を被処理部材１１の表面に形成する処理を行う。ここで、スパッタリングターゲット部材は、Ｍｇ、Ａｌ、Ｏ及びＮの全てが含まれていれば、どのような形態でも構わず、スパッタリングターゲット部材を１種用いるものとしてもよいし、スパッタリングターゲット部材を複数種用いるものとしてもよい。被処理部材１１に形成された膜体１２には、Ｍｇ、Ａｌ、Ｏ及びＮが含まれている。 （もっと読む）

【課題】第１の磁性部分と、第２の磁性部分と、第１の磁性部分と第２の磁性部分の間の
バリア層とを有するセンサスタックを含む磁気センサを提供する。
【解決手段】第１の磁性部分及び第２の磁性部分のうち少なくとも一方が、バリア層に隣接する正の磁気ひずみを有する第１の磁性層と、第２の磁性層と、第１の磁性層と第２の磁性層の間の中間層とを有する多層構造を含む。この磁気センサは、その抵抗−面積（ＲＡ）積が約１．０Ω・μｍ^２であるとき、少なくとも約８０％のＭＲ比を有する。 （もっと読む）

【課題】磁気トンネル接合を有する磁気ランダムアクセスメモリ（ＭＲＡＭ）セルを提供する。
【解決手段】磁気トンネル接合２は、シンセティック記憶層２３、可逆性であるセンス磁化方向２１１を呈するセンス層２１、及びこのセンス層とこの記憶層との間のトンネル障壁層２２から構成される。正味の漂遊局所磁界が、前記記憶層を前記センス層に結合させる。前記正味の漂遊局所磁界は、センス層に結合する前記正味の漂遊局所磁界が５０エルステッド未満であるような漂遊局所磁界である。また、ＭＲＡＭセルに書き込み、ＭＲＡＭセルを読み出すための方法に関する。当該開示されたＭＲＡＭセルは、従来のＭＲＡＭセルに比べてより低い消費電力で書き込まれ且つ読み出され得る。 （もっと読む）

【課題】書き込み電流を低減する。
【解決手段】磁気記憶素子１０は、膜面に垂直方向の磁気異方性を有し、かつ磁化方向が可変である記憶層１２と、記憶層１２上に設けられた非磁性層１３と、非磁性層１３上に設けられ、かつ膜面に垂直方向の磁気異方性を有し、かつ磁化方向が不変である参照層１４とを含む。記憶層１２の面積は、参照層１４の面積より大きく、記憶層１２の端部の磁化は、記憶層１２の中央部の磁化より小さい。 （もっと読む）

【課題】向上した磁気性能および堅牢性を有する磁気読み出しセンサを提供する。
【解決手段】磁気センサは、磁化自由層構造３１０と磁化固定層構造とを含む。磁化固定層構造は、非磁性結合層３１８によって互いに分離させた第１の磁性層３１４および第２の磁性層３１６を含む。磁化固定層構造の第２の磁性層はＣｏＦｅＢＴａの層を含んでおり、この層が原子の拡散を防止し、さらには所望のＢＣＣ結晶粒成長を促進する。磁化自由層構造は、原子拡散をさらに防止し、所望のＢＣＣ粒成長をさらに促進するためのかかるＣｏＦｅＢＴａ層を含むこともできる。 （もっと読む）

【課題】記憶層に印加される漏れ磁界を低減する。
【解決手段】磁気記憶素子１０は、膜面に垂直方向の磁気異方性を有し、かつ磁化方向が可変である記憶層１１と、記憶層１１上に設けられた非磁性層１２と、非磁性層１２上に設けられ、かつ膜面に垂直方向の磁気異方性を有し、かつ磁化方向が不変である参照層１３と、参照層１３上に設けられた非磁性層１４と、非磁性層１４上に設けられ、かつ参照層１３からの漏れ磁界を低減する調整層１５とを含む。調整層１５は、界面層１６と、膜面に垂直方向の磁気異方性を有する磁性層１７とが積層されて構成され、界面層１６の飽和磁化は、磁性層１７の飽和磁化より大きい。 （もっと読む）

【課題】 シザーズ構造を有する磁気抵抗センサの磁気バイアス構造を提供する。
【解決手段】 磁気バイアス付与の堅牢性を向上させる新規のハードバイアス構造を有するシザーズ型磁気センサ。当該センサは、電気絶縁障壁層または導電スペーサ層等の非磁性層により分離された第１の磁気層および第２の磁気層を含むセンサスタックを含む。第１の磁気層および第２の磁気層は、逆平行に結合されるが、磁気バイアス構造により、エアベアリング面に対して平行でも垂直でもない方向に傾けられた磁化方向を有する。磁気バイアス構造は、センサスタックの後縁から延在し、センサスタックの第１の側面および第２の側面に整列した第１の側面および第２の側面を有するネック部を含む。バイアス構造はまた、ネック部から後方に延在する先細または楔形部を含む。 （もっと読む）

【課題】 本発明の実施形態によれば、単方向電流で書き込みが可能であり、微細化が可能な磁気メモリ素子、磁気メモリ装置、スピントランジスタ、及び集積回路を提供することができる。
【解決手段】 磁気メモリ素子は、磁化が可変の第１の強磁性層と、第１のバンド及び第２のバンドを有する第２の強磁性層と、前記第１の強磁性層と前記第２の強磁性層との間に設けられた非磁性層と、を備える。 （もっと読む）

【課題】 ＴＭＲ素子の設置環境が高温環境下であってもＴＭＲ素子の絶縁破壊を防ぎ、さらにはノイズの影響を受け難く、高いＳ／Ｎ比を得ることができる磁気センサ装置を提供すること。
【解決手段】 トンネル磁気抵抗素子２と、該トンネル磁気抵抗素子２の両端子に一端が接続された一対のリード線３と、一対のリード線３の他端に接続されトンネル磁気抵抗素子２を電圧駆動または電流駆動して抵抗変化を検出する駆動検出回路４とを備え、該駆動検出回路４が、一対のリード線３の他端に接続された一対の出力端子４ａ間に少なくとも一対のダイオード６ａを互いに逆向きにして並列または直列に接続して構成された保護回路６を有している。 （もっと読む）

【課題】電流で書き込み動作を行うことができる大容量の磁気メモリ及び磁気メモリ装置を提供する。
【解決手段】磁化が固定された第１の磁性層１０と、磁化が可変の第２の磁性層３０と、第１の磁性層１０と第２の磁性層３０との間に設けられた第１の中間層２０と、第１の磁性層１０と第２の磁性層３０とを結ぶ第１の方向に直交する第２の方向に延在し、第２の磁性層３０に隣接し、スピン波を伝搬する第１の磁性細線４０と、第１の磁性細線４０の一端に設けられた第１のスピン波入力部と、第１の磁性細線４０の他端に設けられた第１のスピン波検出部と、を備える。 （もっと読む）

【課題】Ｉ_Ｄ^Ｐ／Ｉ_Ｄ^ＡＰ比を高めることのできるスピントランジスタおよびメモリを提供する。
【解決手段】本実施形態によるスピントランジスタは、基板上に形成されたソース／ドレインの一方となる第１磁性層と、前記第１磁性層上に設けられチャネルとなる絶縁膜と、前記絶縁膜上に設けられ前記ソース／ドレインの他方となる第２磁性層と、前記絶縁膜の側面に設けられたゲート電極と、前記ゲート電極と前記絶縁膜の前記側面との間に設けられたゲート絶縁膜と、備えている。 （もっと読む）

【課題】微小領域で歪を高感度に検知することができる歪検知装置及びその製造方法を提供する。
【解決手段】実施形態によれば、半導体回路部と、半導体回路部の上に設けられた検知部と、を含む歪検知装置が提供される。半導体回路部は、半導体基板上に設けられたトランジスタを有する。検知部は、トランジスタの上方に設けられた空洞部と、空洞部と並置された非空洞部と、を有する。検知部は、可動梁、歪検知素子部、第１、第２埋め込み配線を含む。可動梁は、固定部分及び可動部分を有し、第１、第２配線層を含む。固定部分は非空洞部に固定される。可動部分は、固定部分から空洞部に延びトランジスタと離間する。歪検知素子部は、可動部分に固定され、第１、第２配線層と電気的に接続され、第１磁性層を含む。第１、第２埋め込み配線は、非空洞部に設けられ、第１、第２配線層と半導体回路部とを電気的に接続する。 （もっと読む）

【課題】実施形態による、磁壁制御が容易な磁気メモリ素子を提供する。
【解決手段】磁気メモリ素子１００は、第１方向に延在し、磁壁により隔てられた複数の磁区を有する磁性細線２０と、前記磁性細線２０に対して前記第１の方向又は前記第１の方向と逆方向に通電可能な一対の第１の電極３０と、前記第１の方向に直交する第２の方向において、前記磁性細線２０上に設けられた第１の絶縁層４０と、前記第２の方向であって前記第１の絶縁層４０上に離間して設けられた複数の第２の電極５０と、複数の前記第２の電極５０と電気的に接続された第３の電極６０と、を備える。 （もっと読む）

【課題】変換精度が高いアナログ／デジタル変換器を提供する。
【解決手段】実施形態のアナログ／デジタル変換器は、電圧生成部と複数の比較器とを備える。電圧生成部は、基準電圧を、複数の可変抵抗器で分圧して複数の比較用電圧を生成する。複数の可変抵抗器の各々は、直列に接続されるとともに、外部信号に応じて各々の抵抗値が可変に設定される複数の可変抵抗素子を含む。各比較器は、複数の比較用電圧のうちの何れかの比較用電圧とアナログの入力電圧とを比較し、その比較結果に応じたデジタル信号を出力する。 （もっと読む）

【課題】磁気抵抗効果素子の特性劣化を抑制する。
【解決手段】本実施形態の磁気抵抗効果素子は、膜面に対して垂直方向に磁気異方性と不変な磁化方向とを有する第１の磁性体３０と、膜面に対して垂直方向に磁気異方性と可変な磁化方向とを有する第２の磁性体１０と、磁性層１０，３０の間の非磁性体２０とを、含む。第１及び第２の磁性体のうち少なくとも一方は、ボロン（Ｂ）及び希土類金属及び遷移金属を含む磁性層３０１を備え、磁性層３０１において、希土類金属の含有量は、２０ａｔ．％以上であり、遷移金属の含有量は、３０ａｔ．％以上であり、ボロンの含有量が、１ａｔ．％以上、５０ａｔ．％以下である。 （もっと読む）

【課題】素子特性を劣化させることなく、半導体材料または絶縁膜の結晶特性を改善することができる低温アニールを用いた半導体装置の製造方法、並びに、このような低温アニールに適した半導体装置を提供する。
【解決手段】本実施形態による半導体装置は、半導体基板の上方に設けられた金属からなる下部電極と、下部電極の上方に設けられた金属からなる上部電極と、下部電極と上部電極との間に設けられた結晶層とを備える。下部電極および上部電極の各膜厚は、結晶層の結晶化に用いられるマイクロ波の周波数に対応する表皮効果における表皮層よりも薄い。 （もっと読む）

【課題】磁気特性の低下の抑制を図る。
【解決手段】磁気抵抗効果素子は、磁化方向が膜面に対して垂直でかつ不変である第１磁性層３３と、前記第１磁性層上に形成されたトンネルバリア層３４と、前記トンネルバリア層上に形成され、磁化方向が膜面に対して垂直でかつ可変である第２磁性層３５と、を具備する。前記第１磁性層は、上部側に形成され、前記トンネルバリア層の下部に接する界面層３２と、下部側に形成され、垂直磁気異方性の起源となる本体層３１と、を有する。前記界面層は、内側に設けられた磁化を有する第１領域３８と、その外側に前記第１領域を取り囲むように設けられた前記第１領域よりも磁化の小さい第２領域３９と、を含む。 （もっと読む）

【課題】磁気メモリの動作不良を抑制する。
【解決手段】本実施形態の磁気メモリは、第１領域内の第１の磁気抵抗効果素子１Ａと、第２の領域の磁気抵抗効果素子１Ｘとを含む。第１の磁気抵抗効果素子１Ａは、磁化の向きが可変な第１の記憶層１０と、磁化の向きが不変な第１の参照層１２と、非磁性層１１と、第１のシフト調整層１３と、を含む。第２の磁気抵抗効果素子１Ｘは、磁化の向きが可変な第２の記憶層１０と、磁化の向きが不変な第２の参照層１２と、第２の非磁性層１１と、第２のシフト調整層１３Ｘと、を含む。第２のシフト調整層１３Ｘの膜厚ｔ２は、第１のシフト調整層１３の膜厚ｔ１以下である。 （もっと読む）

【課題】安定した動作が可能な不揮発性記憶装置を提供する。
【解決手段】実施形態によれば、磁気記憶素子と制御部とを備えた不揮発性記憶装置が提供される。磁気記憶素子は積層体を含む。積層体は第１積層部と第２積層部とを含む。第１積層部は、磁化が固定された第１強磁性層と、磁化の方向が可変の第２強磁性層と、第１強磁性層と第２強磁性層との間に設けられた第１非磁性層と、を含む。第２積層部は、積層方向に沿って第１積層部と積層される。第２積層部は、通電される電流によって磁化が回転して発振が生じる第３強磁性層と、磁化が固定された第４強磁性層と、第３強磁性層と第４強磁性層との間に設けられた第２非磁性層と、を含む。制御部は、第２強磁性層の磁化の向きに応じた第３強磁性層の発振の周波数の変化を検出することで、第２強磁性層の磁化の向きを読み出す読み出し部を含む。 （もっと読む）