【課題】出力値を変化させる不揮発性抵抗変化素子の状態を、出力動作を止めることなく変化させることができる集積回路を提供する。
【解決手段】不揮発性抵抗変化素子（１０）の抵抗を変化させるための書き込み端子（１１）と、該抵抗を読み出すための読み出し端子（１２）とを別々に有し、電気的にカップリングしていない該書き込み端子と読み出し端子とを用いて書き込み動作と読み出し動作を同時にできる不揮発性抵抗変化素子を有する回路を含む集積回路（５０）である。該回路には該不揮発性抵抗変化素子の抵抗値に応じた出力値を出力する出力端子（２２）と、該抵抗値を変化させる入力端子（１１）を少なくとも有する。該出力端子からの出力の一部を、該入力端子に帰還させることができる。 （もっと読む）

【課題】磁気メモリの動作不良を抑制する。
【解決手段】本実施形態の磁気抵抗効果素子は、垂直磁気異方性を有し、磁化の向きが可変な記憶層と、垂直磁気異方性を有し、磁化の向きが不変な参照層と、記憶層と参照層との間の非磁性層１１と、磁化の向きが不変なシフト調整層と、を含む。参照層は第１の磁化温度依存性ＬＭ１を有し、シフト調整層は参照層と異なる第２の磁化温度依存性ＬＭ２を有する。メモリ動作温度下において、参照層の漏れ磁場とシフト調整層の漏れ磁場とは互いにキャンセルされ、実装温度下において、参照層の漏れ磁場及びシフト調整層のうち一方に起因するシフト磁界が、記憶層の磁化に印加される。 （もっと読む）

【課題】高密度化が可能な磁気記憶素子及び不揮発性記憶装置を提供する。
【解決手段】実施形態によれば、積層体を備えた磁気記憶素子が提供される。積層体は第１積層部と第２積層部とを含む。第１積層部は、膜面に対して垂直成分を有する第１の方向に磁化が固定された第１強磁性層と、磁化の方向が膜面垂直な方向に可変である第２強磁性層と、第１強磁性層と第２強磁性層との間の第１非磁性層と、を含む。第２積層部は、積層方向に沿って第１積層部と積層される。第２積層部は、磁化の方向が膜面平行な方向に可変である第３強磁性層と、膜面に対して垂直成分を有する第２の方向に磁化が固定された第４強磁性層と、第３強磁性層と第４強磁性層との間の２非磁性層と、を含む。積層方向を法線とする平面で切断したとき、第３強磁性層の断面積は前記第１積層部よりも小さい。 （もっと読む）

【課題】変換精度が高いアナログ／デジタル変換器を提供する。
【解決手段】実施形態のアナログ／デジタル変換器は、電圧生成部と複数の比較器とを備える。電圧生成部は、基準電圧を、複数の可変抵抗器で分圧して複数の比較用電圧を生成する。複数の可変抵抗器の各々は、直列に接続されるとともに、外部信号に応じて各々の抵抗値が可変に設定される複数の可変抵抗素子を含む。各比較器は、複数の比較用電圧のうちの何れかの比較用電圧とアナログの入力電圧とを比較し、その比較結果に応じたデジタル信号を出力する。 （もっと読む）

【課題】磁気抵抗効果素子の特性劣化を抑制する。
【解決手段】本実施形態の磁気抵抗効果素子は、膜面に対して垂直方向に磁気異方性と不変な磁化方向とを有する第１の磁性体３０と、膜面に対して垂直方向に磁気異方性と可変な磁化方向とを有する第２の磁性体１０と、磁性層１０，３０の間の非磁性体２０とを、含む。第１及び第２の磁性体のうち少なくとも一方は、ボロン（Ｂ）及び希土類金属及び遷移金属を含む磁性層３０１を備え、磁性層３０１において、希土類金属の含有量は、２０ａｔ．％以上であり、遷移金属の含有量は、３０ａｔ．％以上であり、ボロンの含有量が、１ａｔ．％以上、５０ａｔ．％以下である。 （もっと読む）

【課題】素子特性を劣化させることなく、半導体材料または絶縁膜の結晶特性を改善することができる低温アニールを用いた半導体装置の製造方法、並びに、このような低温アニールに適した半導体装置を提供する。
【解決手段】本実施形態による半導体装置は、半導体基板の上方に設けられた金属からなる下部電極と、下部電極の上方に設けられた金属からなる上部電極と、下部電極と上部電極との間に設けられた結晶層とを備える。下部電極および上部電極の各膜厚は、結晶層の結晶化に用いられるマイクロ波の周波数に対応する表皮効果における表皮層よりも薄い。 （もっと読む）

【課題】磁気特性の低下の抑制を図る。
【解決手段】磁気抵抗効果素子は、磁化方向が膜面に対して垂直でかつ不変である第１磁性層３３と、前記第１磁性層上に形成されたトンネルバリア層３４と、前記トンネルバリア層上に形成され、磁化方向が膜面に対して垂直でかつ可変である第２磁性層３５と、を具備する。前記第１磁性層は、上部側に形成され、前記トンネルバリア層の下部に接する界面層３２と、下部側に形成され、垂直磁気異方性の起源となる本体層３１と、を有する。前記界面層は、内側に設けられた磁化を有する第１領域３８と、その外側に前記第１領域を取り囲むように設けられた前記第１領域よりも磁化の小さい第２領域３９と、を含む。 （もっと読む）

【課題】磁気メモリの動作不良を抑制する。
【解決手段】本実施形態の磁気メモリは、第１領域内の第１の磁気抵抗効果素子１Ａと、第２の領域の磁気抵抗効果素子１Ｘとを含む。第１の磁気抵抗効果素子１Ａは、磁化の向きが可変な第１の記憶層１０と、磁化の向きが不変な第１の参照層１２と、非磁性層１１と、第１のシフト調整層１３と、を含む。第２の磁気抵抗効果素子１Ｘは、磁化の向きが可変な第２の記憶層１０と、磁化の向きが不変な第２の参照層１２と、第２の非磁性層１１と、第２のシフト調整層１３Ｘと、を含む。第２のシフト調整層１３Ｘの膜厚ｔ２は、第１のシフト調整層１３の膜厚ｔ１以下である。 （もっと読む）

【課題】
本発明は磁気抵抗効果素子を用いて乗算信号を生成する混合器に関し、受信帯域幅を調整するため、複数の混合器を有した周波数変換装置を提供する。
【解決手段】
磁化固定層、磁化自由層、および前記磁化固定層と前記磁化自由層との間に配設された非磁性スペーサー層を備え、第１高周波信号およびローカル用の第２高周波信号を入力したときに磁気抵抗効果によって当該両高周波信号を乗算して乗算信号を生成する磁気抵抗効果素子と、前記磁化自由層に磁場を印加する磁場印加部とを有する混合器を複数備え、これら複数の混合器に対して、前記第１高周波信号と、前記複数の混合器毎にそれぞれ異なるローカル用の前記第２高周波信号とを入力したときに生成する複数の乗算信号を加算して出力することで、周波数変換装置とする。 （もっと読む）

【課題】
乗算信号の出力低下を回避しつつ、低いローカルパワーで作動可能とする。
【解決手段】
磁化固定層、磁化自由層、および前記磁化固定層と前記磁化自由層との間に配設された非磁性スペーサー層を備え、高周波信号Ｓ１およびローカル信号Ｓ２を入力したときに磁気抵抗効果によって両信号Ｓ１，Ｓ２を乗算して電圧信号（乗算信号）Ｓ３を生成する磁気抵抗効果素子２の磁化自由層に対し、磁場印加部３より発生する磁場を膜面法線方向、または膜面方向から膜面法線方向に傾けて掛けることで、Ｑ値の高い共振特性を得ることができ、大きな乗算信号を得ることができ、さらに狭帯域周波数選択性の機能を有する周波数変換装置を提供する。 （もっと読む）

【課題】ＭＴＪ素子内における層間の短絡を抑制し、かつ、ＭＴＪ素子を構成する磁性層の劣化を抑制した半導体記憶装置およびその製造方法を提供する。
【解決手段】本実施形態による半導体記憶装置は、半導体基板を備える。磁気トンネル接合素子は、２つの磁性層と該２つの磁性層間に設けられたトンネル絶縁膜とを含み、半導体基板の上方に設けられている。側壁膜は、磁気トンネル接合素子の側面の上部に設けられている。フェンス層は、導電性材料を含み、側壁膜の側面および磁気トンネル接合素子の側面の下部に設けられている。フェンス層の頂点は、側壁膜の頂点よりも低く、かつ、トンネル絶縁膜よりも高い位置にある。 （もっと読む）

【課題】
大きな乗算信号を取り出すことが可能で、さらに受信用バンドパスフィルタ機能を有した混合器を提供することを主目的とする。
【解決手段】
磁化固定層、磁化自由層、および前記磁化固定層と前記磁化自由層との間に配設された非磁性スペーサー層を備え、高周波信号Ｓ１およびローカル信号Ｓ２を入力したときに磁気抵抗効果によって当該両信号Ｓ１，Ｓ２を乗算して電圧信号（乗算信号）Ｓ４を生成する磁気抵抗効果素子２から得た乗算信号は、共振特性の強度に応じて増減し、共振周波数ｆ０と両信号Ｓ１，Ｓ２のそれぞれ周波数ｆ１、ｆ２が一致するときに最大強度を示し、共振周波数ｆ０から周波数ｆ１、ｆ２の両方またはいずれか一つが離れると減衰する。あたかもバンドパスフィルタを挿入したときと同じ効果があり、磁場印加部３による磁場を制御することで、所望のバンドパスフィルタを有する周波数変換装置を提供できる。 （もっと読む）

【課題】メモリセル部及び周辺回路部を微細化する。
【解決手段】半導体基板２０に設けられたメモリセル部１１及び周辺回路部１２を有する半導体記憶装置の製造方法であって、メモリセル部１１及び周辺回路部１２にそれぞれ層間絶縁層３７及び４７を形成する工程と、層間絶縁層３７及び４７上にそれぞれ、心材５０を形成する工程と、心材５０をスリミングする工程と、メモリセル部１１及び周辺回路部１２の心材５０の側面にそれぞれ、側壁３８及び４８を形成する工程と、側壁３８及び４８をマスクとして、層間絶縁層３７及び４７を加工する工程と、加工された層間絶縁層３７及び４７内にそれぞれビット線ＢＬ及び配線層４４を形成する工程とを含む。 （もっと読む）

【課題】ＭＴＪ素子内における層間の短絡を抑制し、かつ、ＭＴＪ素子を構成する磁性層の劣化を抑制した半導体記憶装置およびその製造方法を提供する。
【解決手段】本実施形態による半導体記憶装置は半導体基板を備える。磁気トンネル接合素子は、２つの磁性層と該２つの磁性層間に設けられたトンネル絶縁膜とを含み、半導体基板の上方に設けられている。側壁膜は、磁気トンネル接合素子の側面の上部に設けられている。フェンス層は、導電性材料を含み、側壁膜の側面および磁気トンネル接合素子の側面の下部に設けられている。保護膜は、絶縁体からなりフェンス層の側面に設けられている。フェンス層の上面および保護膜の上面は、側壁膜の上面よりも低く、かつ、トンネル絶縁膜よりも高い位置にある。 （もっと読む）

【課題】再生信号におけるビット間干渉ノイズを低減する。
【解決手段】一実施形態のスピントルク発振素子再生ヘッドは、スピントルク発振素子及び一対のシールド部を備える。スピントルク発振素子は、磁気記録媒体に対向する第１の対向面を有する。前記スピントルク発振素子は、１対のシールド部の間に配置される。シールド部は、前記磁気記録媒体に対向する第２の対向面をそれぞれ有する。前記第２の対向面のそれぞれと前記磁気記録媒体との距離は、前記第１の対向面と前記磁気記録媒体との距離よりも短い。 （もっと読む）

【課題】磁気ランダムアクセスメモリ（ＭＲＡＭ）セル用に適し且つ第１強磁性層とトンネル障壁層と第２強磁性層とから成る磁気トンネル接合を製作する方法を提供する。
【解決手段】第１強磁性層を形成すること、トンネル障壁層２２を形成すること及び第２強磁性層を形成することから成る。当該トンネル障壁層２２を形成することは、金属製のＭｇ層を蒸着すること及び当該金属のＭｇをＭｇＯ層２２ａに変えるために当該蒸着された金属製のＭｇ層を酸化することから成る。当該トンネル障壁層が、少なくとも２つのＭｇＯ層２２ａから成るように、当該トンネル障壁層を形成するステップが、少なくとも２回実施される。 （もっと読む）

【課題】フォームファクタの小型化に伴う、磁気不安定性を防ぐと共に、再生信号出力が上昇し、読み取り性能が向上した磁気センサ装置を提供する。
【解決手段】空気ベアリング面（ＡＢＳ）に位置付けられ、スペーサ１３８を介して、第１の磁化自由層１３６と第２の磁化自由層１３６とを有して構成される三層スタック１３２を備え、三層スタックは、ＡＢＳに対して直交する軸に沿ったストライプ高さ１５４を有し、磁化自由層の各々がＡＢＳに対して傾斜した一軸異方性を有する。 （もっと読む）

【課題】４個のトランジスタと２個のＭＴＪ素子からなり、電源を印加しないでも不揮発性メモリとして動作するＳＲＡＭからなる半導体記憶装置を提供する。
【解決手段】第１及び第２のインバータ２，４と第１及び第２の転送用ＭＯＳＦＥＴ３，５とを含むメモリセル１からなるＳＲＡＭにおいて、第１及び第２のインバータ２，４はスピン注入型のＭＴＪ素子６，８と駆動用ＭＯＳＦＥＴ７，９とからなり、これらのインバータ２，４からフリップフロップ回路が構成され、第１及び第２のインバータ２，４の出力端子は、それぞれ第１及び第２の転送用ＭＯＳＦＥＴ３，５を介してビットライン及びビットラインバーに接続され、第１及び第２の転送用ＭＯＳＦＥＴ３，５のゲートは、同一のワードラインに接続される。従来のＳＲＡＭに比較してメモリセルの面積が小さく、高速で低消費電力の不揮発性メモリが得られる。 （もっと読む）

【課題】多値化にあたり素子構造及び製造工程の簡素化を達成する。
【解決手段】記憶装置は、第１信号線、第２信号線、トランジスタ、第１記憶領域、第２記憶領域、を備える。トランジスタは、第１、第２信号線間を流れる第１方向及びこれと反対の第２方向の電流の導通を制御する。第１記憶領域は、第１信号線とトランジスタの一方端とのあいだに接続される。第１記憶領域は、第１の平行閾値以上の電流が第１方向に流れると磁化の向きが平行になり、第１の反平行閾値以上の電流が第２方向に流れると反平行になる第１磁気トンネル接合素子を有する。第２記憶領域は、第２信号線とトランジスタの他方端とのあいだに接続される。第２記憶領域は、第１の平行閾値よりも大きな第２の平行閾値以上の電流が第２方向に流れると平行になり、第１の反平行閾値よりも大きな第２の反平行閾値以上の電流が第１方向に流れると反平行になる第２磁気トンネル接合素子を有する。 （もっと読む）

【課題】精度の高い磁界検出方法を提供する。
【解決手段】
トンネル磁気抵抗効果素子１０を用いて外部磁界を検出する磁界検出方法が提供される。磁界検出方法は、トンネル磁気抵抗効果素子１０の自由層１５の磁化方向を変化させるバイアス磁界Ｈｂと外部磁界Ｈｅｘとを同時に、もしくはバイアス磁界Ｈｂと外部磁界Ｈｅｘとを個別にトンネル磁気抵抗効果素子１０に印加したときの電気特性を測定するステップと、バイアス磁界Ｈｂおよび外部磁界Ｈｅｘに応じて測定されたトンネル磁気抵抗効果素子１０の電気特性に基づいて外部磁界を算出するステップとを含む。 （もっと読む）