【課題】阻止誘電体操作電荷トラップメモリーセルを提供する。
【解決手段】この阻止誘電体操作電荷トラップメモリーセルは、阻止誘電体によってゲートから分離された電荷トラップ要素を備える。該阻止誘電体は該電荷トラップ要素に接し高品質に作ることができる二酸化シリコン等のバッファ層（第１層）と、該ゲートに接するキャップ層（第２層）とを含む。該キャップ層は第１層より高い誘電率を有し、高κ材料でできているのが好ましい。第２層は相対的に高い伝導帯オフセットも有している。チャネルと該電荷トラップ要素の間にバンドギャップ操作トンネル層が設けられ、該多層阻止誘電体と組合わされて正孔トンネル現象による高速消去動作を可能にする。或いは、単一層からなるトンネル層が使用されてもよい。 （もっと読む）

【課題】書込／消去速度を劣化させることなく記憶保持時間を効率良く改善できるような、Ｓｉ量子ドットを利用した半導体装置を提供することを目的とする。
【解決手段】電荷の蓄積が可能な電荷蓄積部と、チャネルを有する半導体と、前記電荷蓄積部と前記チャネルとの間に設けられ前記電荷蓄積部と前記チャネルとの間の電荷の移動を制御するゲートと、を備え、前記ゲートは、クーロンブロッケイド条件を満たす少なくとも１つの導電性粒子と、前記導電性粒子を挟む少なくとも二つのトンネル絶縁膜と、を有し、前記二つのトンネル絶縁膜の膜厚は、いずれも実効酸化膜厚に換算して０．５ナノメータ以上３．５ナノメータ以下であり、前記二つのトンネル絶縁膜のうちの前記チャネル側のトンネル絶縁膜の方が前記電荷蓄積部側のトンネル絶縁膜よりも実効トンネル膜厚が厚いものとされ、前記電荷蓄積部は、原子間結合の欠陥により形成された電荷捕捉準位であることを特徴とする半導体装置を提供する。 （もっと読む）

【課題】ナノドット形成方法、ナノドットを備えるメモリ素子の製造方法、ナノドットを備えるチャージトラップ層及びこれを備えるメモリ素子を提供する。
【解決手段】コアを形成する第１ステップと、コア表面をポリマーでコーティングする第２ステップと、ポリマーコーティングされたコアを熱処理してコア表面を覆うグラフェン層を形成する第３ステップと、を含むナノドット形成方法。第３ステップ以後に前記コアを除去してもよい。かかるコア表面をポリマーでコーティングする前にコア表面を黒鉛化触媒物質でコーティングしてもよい。また、かかるコアは、電荷トラップ及び黒鉛化触媒機能を持つ金属粒子を含むか、電荷トラップ機能を持つ金属粒子を含みうる。 （もっと読む）

不揮発性メモリ（ＮＶＭ）回路１８を論理回路２０とともに集積する方法が提供される。この方法は、基板１２のＮＶＭ領域及びロジック領域の上に第１のゲート材料層１６を堆積することを含む。この方法は更に、窒化膜、酸化膜及び窒化膜（ＡＲＣ層）を有する複数の接し合う犠牲層２２、２４、２６を互いに重ねて堆積することを含む。これら複数の接し合う犠牲層２２、２４、２６は、ＮＶＭ領域内のメモリトランジスタの選択ゲート１６及び制御ゲート３２をパターニングするために使用され、複数の接し合う犠牲層２２、２４、２６のうちのＡＲＣ層２２はまた、ロジック領域２０内のロジックトランジスタのゲート１６をパターニングするために使用される。
（もっと読む）

【課題】不揮発性メモリ素子、その動作方法及びその製造方法を提供する。
【解決手段】少なくとも一つの半導体層１０５と、半導体層１０５の内部にリセスされて配された複数の制御ゲート電極１５０と、複数の制御ゲート電極１５０と半導体層１０５との間に介在された複数の電荷保存層１３０と、複数の制御ゲート電極１５０を介して相互反対側に配され、半導体層１０５にそれぞれ容量結合された少なくとも一つの第１補助電極１７０ａ，及び少なくとも一つの第２補助電極１７０ｂと、を備える。 （もっと読む）

いくつかの実施形態は、誘電体材料によって互いにスペーシングされる、垂直に積層される電荷捕獲領域を有するメモリセルを含む。誘電体材料は、高ｋ材料を含み得る。電荷捕獲領域のうちの１つ以上は、金属材料を含み得る。かかる金属材料は、ナノドット等の複数の個別の絶縁されたアイランドとして存在し得る。いくつかの実施形態は、メモリセルの形成方法を含み、トンネル誘電体上に２つの電荷捕獲領域が形成され、当該領域は互いに対して垂直に配置され、トンネル誘電体に最も近い領域は、もう１つの当該領域よりも深いトラップを有する。いくつかの実施形態は、メモリセルを含む電子システムを含む。いくつかの実施形態は、垂直に積層される電荷捕獲領域を有するメモリセルのプログラミング方法を含む。
（もっと読む）

【課題】絶縁膜の改質により電荷捕獲・放出特性を改善し、電界緩和、電荷書込み／消去／保持、電荷の過消去、それぞれに対応することのできる半導体記憶装置及びその製造方法を提供すること。
【解決手段】ソース・ドレイン拡散層と、前記ソース・ドレイン拡散層の間のチャネル領域上に順次形成された第１のゲート絶縁層、第１の電荷蓄積層、第２のゲート絶縁層、及び制御電極とを具備する、電気的に情報を書込み・消去・読み出し・保持することが可能なＭＯＮＯＳ型不揮発性半導体記憶装置において、前記第１の電荷蓄積層は、主要元素としてＡｌ及びＯを含む絶縁膜を有し、該絶縁膜は、格子間Ｏ原子とＡｌ原子を置換した４価カチオン原子との複合体からなる欠陥対、又は酸素欠損とＯ原子を置換したＮ原子との複合体からなる欠陥対を有することにより、Ａｌ_２Ｏ_３の価電子帯端から２ｅＶないし６ｅＶの範囲内に電子非占有準位を有することを特徴とするＭＯＮＯＳ型不揮発性半導体記憶装置。 （もっと読む）

【課題】高速な書込み及び消去動作を比較的低電圧で行い、かつ書換え劣化を抑えることで、メモリウインドウが大きく信頼性の高いメモリ素子を、低コストで提供する。
【解決手段】メモリ素子は、絶縁基板上に設けられた半導体層と、Ｐ型の導電型を有する第１の拡散層領域及び第２の拡散層領域と、第１の拡散層領域と第２の拡散層領域との間のチャネル領域を覆い、チャネル領域より電荷を注入され得る電荷蓄積膜と、電荷蓄積膜をはさんでチャネル領域とは反対側に位置するゲート電極とを有する。 （もっと読む）

【課題】「書き込みおよび消去」の高速化と「電荷保持特性および読み出し特性」の向上とを両立させる。
【解決手段】シリコン基板１０と、シリコン基板に離間して設けられたソース領域およびドレイン領域１４ａ、１４ｂと、ソース領域およびドレイン領域との間のシリコン基板上に設けられた第１障壁層２１と、伝導帯内に量子化された少なくとも１つのエネルギー準位を含む第１エネルギー準位群が形成される第１量子井戸層２２と、第２障壁層２３と、伝導帯内に第１エネルギー準位群のエネルギー準位とそれぞれ異なる量子化された少なくとも１つのエネルギー準位を含む第２エネルギー準位群が形成され、第２エネルギー準位群のうちで、第１エネルギー準位群のうちのいずれかのエネルギー準位ＥＣ１よりも大きなエネルギー準位ＥＣ２が存在する第２量子井戸層２４と第３障壁層２５と、制御電極２６とを有するメモリセル１を備え、第２量子井戸層は電子が蓄積可能。 （もっと読む）

【課題】本発明は、絶縁膜を電荷保存層として利用するフラッシュメモリ装置、そのプログラム及び消去方法、それを含むメモリシステム及びコンピュータシステムを提供する。
【解決手段】電荷保存層を有する不揮発性メモリ装置のプログラム又は消去方法であって、少なくとも一つの単位プログラム又は消去ループを行うステップを含み、各単位プログラム又は消去ループは、不揮発性メモリ装置の位置（例えば、ワードライン又は基板）に正又は負の電圧のような少なくとも一つのプログラムパルス、少なくとも一つの消去パルス、少なくとも一つの時間遅延、少なくとも一つのソフト消去パルス、少なくとも一つのソフトプログラムパルス及び／又は少なくとも一つの検証パルスを印加することを特徴とする。 （もっと読む）

【課題】 ＳＴＩ起因の応力が印加されることによる結晶欠陥発生を抑制することができ、微細化及び信頼性の向上をはかる。
【解決手段】 基板１０１上に、不揮発性メモリセル部，周辺回路領域の低電圧動作回路部，及び周辺回路領域の高電圧動作回路部を有し、各部の素子間がＳＴＩで分離された不揮発性半導体記憶装置であって、高電圧動作回路部のＳＴＩ埋め込み絶縁膜の上面は基板表面より上方に位置し、低電圧動作回路部のＳＴＩ埋め込み絶縁膜の少なくとも一部の上面は基板表面より下まで後退した形状になっている。 （もっと読む）

【課題】アルミニウム酸化物層の形成方法及びそれを利用した電荷トラップ型メモリ素子の製造方法を提供する。
【解決手段】下部膜上に非晶質アルミニウム酸化物層を形成する第１ステップと、非晶質アルミニウム酸化物層上に結晶質補助層を形成する第２ステップと、非晶質アルミニウム酸化物層を結晶化する第３ステップと、を含むことを特徴とするアルファアルミニウム酸化物層の形成方法及びそれを利用したメモリ素子の製造方法である。前記第２ステップは、非晶質アルミニウム酸化物層上に非晶質補助層を形成するステップと、非晶質補助層を結晶化するステップと、を含む。 （もっと読む）

【課題】チャネル領域の側面に、補助電極として側面電極を設けることにより、動作マージンを向上させるＮＡＮＤ型不揮発性半導体記憶装置を提供する。
【解決手段】不揮発性半導体記憶装置は、半導体基板１００と、この半導体基板１００に設けられ、直列に接続される複数のメモリセルトランジスタを有するメモリセルアレイをそなえている。そして、メモリセルトランジスタは、半導体基板１００に形成されるソース領域およびドレイン領域と、チャネル領域２１１と、トンネル絶縁膜１０２と、電荷蓄積層１０４と、制御絶縁膜１０６と、制御電極１０８と、チャネル領域２１１の側面に設けられる側面絶縁膜１１０と、チャネル領域２１１を挟んで対向する２つの側面電極１１２を備えている。そして、側面電極１１２は、直列に接続される前記メモリセルトランジスタ間で共通化されていることを特徴とする。 （もっと読む）

【課題】逆転構造の不揮発性メモリ素子、そのスタックモジュール及びその製造方法を提供する。
【解決手段】少なくとも一つの底ゲート電極は、基板上に提供され、少なくとも一層の電荷保存層は、少なくとも一つの底ゲート電極上に提供され、少なくとも一層の半導体チャンネル層は、少なくとも一層の電荷保存層上に提供される不揮発性メモリ素子である。少なくとも一層の半導体チャンネル層の両側に電気的にそれぞれ連結された少なくとも一つのソース電極及び少なくとも一つのドレイン電極をさらに備える。 （もっと読む）

【課題】不揮発性メモリ素子のプログラム方法を提供する。
【解決手段】（イ）メモリセルにプログラム電圧を印加し、次いで、第１検証電圧で検証する第１プログラミングステップと、（ロ）第１検証電圧を利用した検証を通過したメモリセルに電荷の安定化を促進するための摂動パルスを印加するステップと、
（ハ）摂動パルスの印加後に第１検証電圧より高い第２検証電圧で検証するステップと、を含むことを特徴とする不揮発性メモリ素子のプログラム方法である。 （もっと読む）

【課題】結晶質アルミニウム酸化物層のエネルギーバンドギャップを高める方法及びエネルギーバンドギャップの高い結晶質アルミニウム酸化物層を備える電荷トラップメモリ素子の製造方法を提供する。
【解決手段】下部膜上に非晶質アルミニウム酸化物層を形成する第１ステップと、非晶質アルミニウム酸化物層内に水素（Ｈ）または水酸基（ＯＨ）を導入する第２ステップと、水素または水酸基が導入された非晶質アルミニウム酸化物層を結晶化させる第３ステップと、を含むことを特徴とするアルミニウム酸化物層のエネルギーバンドギャップを高める方法である。これにより、結晶化されたアルミニウム酸化物層のエネルギーバンドギャップは、７．０ｅＶより大きい。 （もっと読む）

【課題】スプリットゲート型ＭＯＮＯＳメモリセルにおいて、ＳＳＩ方式による書込み時のディスターブ耐性を向上させることのできる技術を提供する。
【解決手段】選択用ｎＭＩＳＱｎｃと、選択用ｎＭＩＳＱｎｃの側面に絶縁膜６ｂ、６ｔおよび電荷蓄積層ＣＳＬを介して形成されたメモリ用ｎＭＩＳＱｎｍとを含むメモリセルＭＣ１において、選択ゲート電極ＣＧのゲート長方向端部下のゲート絶縁膜４の厚さが、ゲート長方向中央部下のゲート絶縁膜４の厚さよりも厚く形成され、選択ゲート電極ＣＧと電荷蓄積層ＣＳＬとの間に位置し、かつ半導体基板１に最も近い下層の絶縁膜６ｂの厚さが、半導体基板１と電荷蓄積層ＣＳＬとの間に位置する下層の絶縁膜６ｂの厚さの１．５倍以下に形成される。 （もっと読む）

【課題】本発明は、製造工程の間に相対的に安定に維持され、予測可能な抵抗値を有する抵抗素子を含む半導体装置とその形成方法を提供する。
【解決手段】この半導体装置は、第１領域と第２領域を備える基板と、第１領域の基板上の、第１ゲート絶縁膜及び該第１ゲート絶縁膜上の第１ゲート電極膜を備えた少なくとも一つの第１ゲート構造物と、を備える。 （もっと読む）

【課題】 ７Ｖほどものメモリーウィンドウを有する高速なプログラムと消去の速度を達成する。
【解決手段】 バンドギャップを構造設計した電荷捕捉メモリーセルは、プラチナゲートのような金属又は金属化合物のゲートから、酸化アルミニウムのような高い誘電定数を有する材料のブロッキング層によって隔離され、チャンネルを含む半導体本体から改良されたトンネリング誘電体によって隔離される電荷捕捉素子を有する。 （もっと読む）

【課題】不揮発性メモリ素子及びその製造方法を提供する。
【解決手段】トンネリング膜、電荷保存層、ブロッキング絶縁膜及びゲート電極を備える電荷トラップメモリ素子において、ブロッキング絶縁膜は、ガンマ相のアルミニウム酸化膜よりエネルギーバンドギャップが大きいアルミニウム酸化膜であることを特徴とする不揮発性メモリ素子である。ブロッキング絶縁膜として結晶質アルミニウム酸化膜は、エネルギーバンドギャップが７．０ｅＶ以上であり、欠陥が少ない。結晶質アルミニウム酸化膜は、非晶質アルミニウム酸化膜の上部または内部にＡｌＦ_３膜を導入するか、またはＡｌＦ_３を非晶質アルミニウム酸化膜の拡散またはイオンインプランテーション後に熱処理してなされる。したがって、メモリ素子の電荷保有能が高まり、プログラム及び消去に必要な動作電圧が低くなり、その動作速度も速くなりうる。 （もっと読む）