不揮発性半導体記憶装置及びその製造方法
【課題】 STI起因の応力が印加されることによる結晶欠陥発生を抑制することができ、微細化及び信頼性の向上をはかる。
【解決手段】 基板101上に、不揮発性メモリセル部,周辺回路領域の低電圧動作回路部,及び周辺回路領域の高電圧動作回路部を有し、各部の素子間がSTIで分離された不揮発性半導体記憶装置であって、高電圧動作回路部のSTI埋め込み絶縁膜の上面は基板表面より上方に位置し、低電圧動作回路部のSTI埋め込み絶縁膜の少なくとも一部の上面は基板表面より下まで後退した形状になっている。
【解決手段】 基板101上に、不揮発性メモリセル部,周辺回路領域の低電圧動作回路部,及び周辺回路領域の高電圧動作回路部を有し、各部の素子間がSTIで分離された不揮発性半導体記憶装置であって、高電圧動作回路部のSTI埋め込み絶縁膜の上面は基板表面より上方に位置し、低電圧動作回路部のSTI埋め込み絶縁膜の少なくとも一部の上面は基板表面より下まで後退した形状になっている。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、シャロー・トレンチ・アイソレーション(Shallow Trench Isolation:STI)を有する不揮発性半導体記憶装置に係わり、特にSTI埋め込み材料として流動性を有する絶縁膜を用いた不揮発性半導体記憶装置及びその製造方法に関する。
【背景技術】
【0002】
近年、フラッシュメモリは益々の微細化・高集積化が進められている。このような急激な素子の微細化のために、セルトランジスタの微細化と共に素子面積の過半を占める素子分離領域の微細化も重要となっている。
【0003】
素子分離領域の形成方法としては、異方性エッチングで形成された溝に絶縁膜を埋め込んで形成するために微細化に適するSTI技術が採用されている。現在のSTI技術では、高密度プラズマ(High Density Plasma:HDP)CVDで形成されたシリコン酸化膜による埋め込みが行われているが、微細化が進められるに伴いHDP−CVDによるシリコン酸化膜の埋め込みが難しくなる。何故ならば、HDP−CVDは元来異方性の高い成膜方法ではあるが、STIの幅が30nmを切ると、オーバーハング成膜による開口部閉塞が急速に起こるためである。
【0004】
そこで最近、STI埋め込み材料としてスピンオングラス(SOG)膜(例えば、特許文献1,2参照)、TEOS/O3 膜、或いは凝縮CVD膜等の埋め込み時若しくは熱処理時に流動性を有する絶縁膜の利用が検討されている。しかし、これらの流動性を有する絶縁膜は、一般的に膜密度が低く大きな膜収縮を示すため、素子領域に高い引っ張り応力を発現する傾向にある。このため、素子領域に印加される応力によって素子領域の形状変形や結晶欠陥発生を引き起こすという問題があった。
【特許文献1】特開2001−319927号公報
【特許文献2】特許第3178412号
【発明の開示】
【発明が解決しようとする課題】
【0005】
本発明は、上記事情を考慮してなされたもので、その目的とするところは、STI起因の応力が印加されることによる結晶欠陥発生を抑制することができ、微細化及び信頼性の向上をはかり得る不揮発性半導体記憶装置及びその製造方法を提供することにある。
【課題を解決するための手段】
【0006】
本発明の一態様は、基板上に、不揮発性メモリセル部,周辺回路領域の低電圧動作回路部,及び周辺回路領域の高電圧動作回路部を有し、各部の素子間がシャロー・トレンチ・アイソレーション(STI)で分離された不揮発性半導体記憶装置であって、前記高電圧動作回路部のSTI埋め込み絶縁膜の上面は基板表面より上方に位置し、前記低電圧動作回路部のSTI埋め込み絶縁膜の少なくとも一部の上面は基板表面より下まで後退した形状になっていることを特徴とする。
【0007】
また、本発明の別の一態様は、基板上に、不揮発性メモリセル部,周辺回路領域の低電圧動作回路部,及び周辺回路領域の高電圧動作回路部を有し、各部の素子間がシャロー・トレンチ・アイソレーション(STI)で分離された不揮発性半導体記憶装置の製造方法であって、前記基板の表面部に、前記各素子間を分離するSTIとなる素子分離溝を形成する工程と、前記素子分離溝を絶縁膜で埋め込み、平坦化する工程と、前記メモリセル部のSTI埋め込み絶縁膜及び前記低電圧動作回路部のSTI埋め込み絶縁膜を同時にエッチバックすることにより、該メモリセル部及び低電圧動作回路部のSTI埋め込み絶縁膜の上面を前記高電圧動作回路部のSTI埋め込み絶縁膜の上面よりも低くする工程と、前記低電圧動作回路部のトランジスタのゲート電極加工時のオーバーエッチングにより、前記低電圧動作回路部のトランジスタのソース/ドレイン領域近傍のSTI埋め込み絶縁膜を基板表面より下までエッチバックする工程と、を含むことを特徴とする。
【0008】
また、本発明の更に別の一態様は、基板上に、不揮発性メモリセル部,周辺回路領域の低電圧動作回路部,及び周辺回路領域の高電圧動作回路部を有し、各部の素子間がシャロー・トレンチ・アイソレーション(STI)で分離された不揮発性半導体記憶装置の製造方法であって、前記基板の表面部に、前記各素子間を分離するSTIとなる素子分離溝を形成する工程と、前記素子分離溝を絶縁膜で埋め込み、平坦化する工程と、前記メモリセル部のSTI埋め込み絶縁膜及び前記低電圧動作回路部のSTI埋め込み絶縁膜を同時にエッチバックすることにより、該メモリセル部及び低電圧動作回路部のSTI埋め込み絶縁膜の上面を前記高電圧動作回路部のSTI埋め込み絶縁膜の上面よりも低くする工程と、前記低電圧動作回路部のトランジスタのゲート電極を形成する工程と、イオン注入用マスクを形成した後に、前記低電圧動作回路部のトランジスタのソース/ドレインへのイオン注入を行う工程と、前記イオン注入用マスクを用いて、前記低電圧動作回路部のSTI埋め込み絶縁膜を基板表面より下までエッチバックする工程と、を含むことを特徴とする。
【発明の効果】
【0009】
本発明によれば、低電圧動作回路部のSTI埋め込み絶縁膜の少なくとも一部の上面を基板表面より下まで後退した形状とすることにより、STI起因の応力が印加されることによる結晶欠陥発生を抑制することができ、微細化及び信頼性の向上をはかることができる。
【発明を実施するための最良の形態】
【0010】
以下、本発明の詳細を図示の実施形態によって説明する。
【0011】
(第1の実施形態)
図1〜図4は、本発明の第1の実施形態に係わるフラッシュメモリの製造工程を示す断面図である。なお、分図(a)〜(g)の左側(a1)〜(g1)はビット線方向の断面図、右側(a2)〜(g2)はワード線方向の断面図である。
【0012】
本実施形態は、フローティングゲート型のフラッシュメモリの例であり、半導体基板上に予めゲート絶縁膜及びフローティングゲートとなるゲート電極膜を形成しておいてからSTIを形成し、STIにはSOG膜の一種であるポリシラザンを埋め込む場合の例である。
【0013】
まず、図1(a)に示すように、シリコン等の半導体基板101にイオン注入によりウエル及びチャネル領域102を形成する。以下では、説明を簡略化するためにnチャネルのみについて詳述するが、製造方法自体はpチャネルにおいても同様である。続いて、周辺回路領域の高電圧動作回路部を、公知のリソグラフィ技術及び反応性イオンエッチング(RIE)技術により約25nmリセスする。さらに、基板全面に高電圧動作回路部のゲート絶縁膜となるシリコン熱酸化膜を30nm形成する。次いで、公知のリソグラフィ技術及びウエットエッチング(RIE)技術により周辺回路領域の高電圧動作回路部以外のシリコン熱酸化膜を除去する。
【0014】
次いで、シリコン熱酸窒化膜を8nmの厚さに形成する。これにより、セル部のトンネル絶縁膜及び周辺回路領域の低電圧動作回路部にシリコン熱酸窒化膜からなるゲート絶縁膜103が形成され、周辺回路領域の高電圧動作回路部には厚さ38nmのゲート絶縁膜104が形成されることになる。ここで、低電圧動作回路部のゲート絶縁膜103と高電圧動作回路部のゲート絶縁膜104の上面はほぼ同じ高さとなる。続いて、フローティングゲート及び周辺回路領域のゲート電極の一部となる第1のPドープ多結晶シリコン膜105を70nmの厚さに、CMPの研磨ストッパーとなるシリコン窒化膜106を50nmの厚さに形成する。
【0015】
次に、図1(b)に示すように、通常のリソグラフィ技術と通常の反応性イオンエッチング技術を用いて、シリコン窒化膜106,Pドープ多結晶シリコン膜105,シリコン熱酸窒化膜103,ゲート絶縁膜104,半導体基板101を順次加工して、半導体基板101にエッチング深さ220nmの素子分離溝を形成する。次いで、基板全面にO3/TEOS膜107を20nmの厚さに形成し、更にSOG膜としてポリシラザン膜108を形成する。ポリシラザン膜108の形成は、以下のように行う。
【0016】
平均分子量が3000〜6000の過水素化シラザン(パーハイドロシラザン)重合体[(SiH2NH)n]をキシレン、ジブチルエーテル等に分散して過水素化シラザン重合体溶液を生成し、その過水素化シラザン重合体溶液をスピンコーティング法により、半導体基板101の表面に塗布する。液体の塗布であるために、狭い素子分離溝の内部にもボイド(未充填)やシーム(継ぎ目状の未充填)を生じることなく、過水素化シラザン重合体が埋め込まれる。スピンコーティング法の条件は、例えば半導体基板101の回転速度1200rpm、回転時間30秒、過水素化シラザン重合体溶液の滴下量2ccで、狙い塗布膜厚はベーク直後で450nmである。
【0017】
次いで、塗膜を形成した半導体基板101をホットプレート上で150℃に加熱し、不活性ガス雰囲気中で3分間ベークすることにより、過水素化シラザン重合体溶液中の溶媒を揮発させる。この状態では塗膜中には、溶媒起因の炭素或いは炭化水素が不純物として数パーセントから十数パーセント程度残存している。さらに、この状態では過水素化ポリシラザン膜は残留溶媒を含んだ密度の低いシリコン窒化膜に近い状態にある。
【0018】
上記の過水素化ポリシラザン膜に対して250℃、400Torr、30minの減圧水蒸気酸化を行い、更に水蒸気を流した状態で530℃まで昇温し、20minの減圧水蒸気酸化を行うことで、膜中に残存したC、Nを除去する。さらに、800℃から1000℃の不活性ガス雰囲気中でアニールを行うことにより、ポリシラザン膜108を緻密化する。
【0019】
次いで、CMP技術により、ポリシラザン膜108、O3/TEOS膜107を平坦化して素子分離溝内にのみ残存せしめる。その後、反応性イオンエッチングにより、基板全面でSTIを約50nmリセスする。以上で周辺回路領域の高電圧動作回路部のSTIが形成された。
【0020】
次に、図2(c)に示すように、通常のリソグラフィ技術で高電圧動作回路部をマスクした状態で反応性イオンエッチング技術により、セル部及び周辺回路領域の低電圧動作回路部のSTIを40nmリセスする。本実施形態では、リセスは反応性イオンエッチング技術で行ったが、ウエットエッチング技術で行うことも可能である。さらに、熱燐酸によりシリコン窒化膜106を除去する。以上でセル部及び周辺回路領域の低電圧動作回路部のSTIが形成された。
【0021】
次に、図2(d)に示すように、電極間絶縁膜(IPD)となるONO膜109を形成する。さらに、コントロールゲート電極となる第2のPドープ多結晶シリコン膜110を40nmの厚さに形成する。次いで、公知のリソグラフィ技術及びRIE技術によって、周辺回路部のPドープ多結晶シリコン膜110及びONO膜109に開口を形成する。その後、基板全面に第3のPドープ多結晶シリコン膜111を形成し、更にシリコン窒化膜112を形成する。
【0022】
次に、図3(e)に示すように、公知のリソグラフィ技術及びRIE技術によって、シリコン窒化膜112、Pドープ多結晶シリコン膜111,110、ONO膜109、Pドープ多結晶シリコン膜105を順次加工して、コントロールゲート電極及びフローティングゲート電極及び周辺回路領域のゲート電極を形成する。このとき、ゲート電極加工の際にオーバーエッチングを行うことにより、低電圧動作回路部のSTIの上面は半導体基板101の表面よりも下がることになる。
【0023】
次に、図3(f)に示すように、公知のリソグラフィ技術及びイオン注入技術を用いてトランジスタのLDD領域(図示せず)を形成する。さらに、コントロールゲート電極及びフローティングゲート電極及び周辺回路部のゲート電極の側面にLPCVDでシリコン酸化膜113を形成し、エッチバックすることによりスペーサ絶縁膜を形成する。その後、公知のリソグラフィ技術及びイオン注入技術を用いて、トランジスタのソース/ドレイン領域114に不純物を注入する。このとき、高濃度のイオン注入(nチャネルではAs、pチャネルではBF2 など)が行われる低電圧動作回路部では、ソース/ドレイン領域は完全に非晶質化する。
【0024】
本実施形態では、前述のゲート電極加工の際のオーバーエッチング条件を振って、STIが非晶質化したソース/ドレイン領域より下までリセスされている場合と、STIが半導体基板表面よりはリセスされているが、非晶質化したソース/ドレイン領域114とは部分的に接している場合の2通りを作製した。次いで、回復アニールを行い、前述の非晶質化したソース/ドレイン領域114を再結晶化させ、拡散層を形成した。
【0025】
次に、図4(g)に示すように、基板全面にシリコン窒化膜115を形成し、更にPMD膜としてO3/TEOS膜116を全面に形成してシリコン窒化膜115,112をCMPストッパーとして平坦化した後に、シリコン窒化膜115,112を剥離した。次いで、ゲート電極のシリサイデーションを行い、ニッケルシリサイド電極117を形成し、保護膜としてシリコン窒化膜118を形成した。
【0026】
以降の工程では、層間絶縁膜(ILD)119,120,121,122を形成し、配線123,124,125、コンタクトプラグ126,127,128を形成する多層配線工程を行うことになるが、その詳細は省略し、デバイスの最終構造のみを示す。
【0027】
本実施形態の効果を示すために、以下に接合リーク電流の差異を(表1)に示す。STIのエッチバックは従来通りセル部のみ行った場合(A)と、上に記述したようにSTIが非晶質化したソース/ドレイン領域より下までリセスされている場合(C)と、STIが半導体基板表面よりはリセスされているが、非晶質化したソース/ドレイン領域とは部分的に接している場合(B)とを比較した。
【表1】
【0028】
(表1)より分かるように、(A)に比べて(B)(C)では接合リーク電流が低減しており、(C)が(B)よりも更に優れている。また、(表1)に示したように、結晶欠陥個数を Wright etching(酸化剤(CrO3 、K2Cr2O7 、HNO3 )とHFの混合物で結晶欠陥がピット状にエッチングされる)後のエッチピット数で比較した結果でも、(C)で最もエッチピットが少なくなっていることが分かる。
【0029】
図5に、シミュレーションによって素子領域に印加される最大せん断応力(maximum shear stress)を(A)、(B)、(C)の構造について計算した結果を示す。(A)、(B)、(C)の順に素子領域にSTIから印加される応力が低下することが分かる。
【0030】
なお、本実施形態ではSTIの埋め込み絶縁膜108としてポリシラザン膜を用いたが、別種のSOG膜、例えばHSQ[Hydrogen Silises Quioxane:水素シルセスキオサン:(HSiO3/2)n ]膜、或いはO3/TEOS膜を用いてSTI部を埋め込むことも可能である。
【0031】
このように本実施形態によれば、STIの埋め込み後のSTI高さ調整時に周辺回路領域の低電圧動作回路部のSTI高さもセル部STIと同程度までリセスすることに加え、低電圧動作回路部のトランジスタのソース/ドレイン領域近傍のSTI埋め込み絶縁膜を基板表面より下まで後退させることにより、低電圧動作回路部のソース/ドレイン領域形成時の結晶欠陥発生を抑制することができる。従って、微細なSTIを流動性を有する絶縁膜で埋め込んでも、周辺回路部トランジスタ特性の悪化を抑制することが可能となり、フラッシュメモリの一層の微細化による性能/集積度向上が可能になる。
【0032】
ここで、一般にフラッシュメモリの低電圧動作回路部のソース/ドレイン領域は高濃度のイオン注入によって一旦非晶質化するために、活性化アニール時にSTIからの強い引っ張り応力が印加されていると、素子領域端部から結晶欠陥が発生し、それによって接合リークが増大してしまう場合がある。これに対して本実施形態のように、イオン注入により非晶質化する領域の下方までSTI埋め込み絶縁膜を後退させることにより、低電圧動作回路部における結晶欠陥の発生を未然に防止することができる。
【0033】
また、STI埋め込み絶縁膜をソース/ドレイン(非晶質化する領域)の下方まで後退させるのは低電圧動作回路部のみであるため、高電圧動作回路部における耐圧は十分に保持することができる。さらに、現状のフラッシュメモリの製造工程を大幅に増加することなくSTI応力起因の結晶欠陥対策が可能になる利点もある。
【0034】
また、低電圧動作回路部のトランジスタのソース/ドレイン領域近傍のSTI埋め込み絶縁膜を基板表面より下まで後退させるために、ゲート電極加工の際にオーバーエッチングを行うようにしているので、埋め込み絶縁膜の後退のために格別にマスクを設ける必要が無い利点もある。
【0035】
(第2の実施形態)
図6〜図9は、本発明の第2の実施形態に係わるフラッシュメモリの製造工程を示す断面図である。なお、分図(a)〜(f)の左側(a1)〜(f1)はビット線方向の断面図、右側(a2)〜(f2)はワード線方向の断面図である。
【0036】
本実施形態もフローティングゲート型フラッシュメモリであるが、STIをO3/TEOS膜で埋め込み、FGをCMPで形成する場合の例である。
【0037】
まず、第1の実施形態と同様にして、図6(a)に示すように、半導体基板201にウエル及びチャネル領域202を形成した後、周辺回路領域の高電圧動作回路部を約25nmリセスし、基板全面に高電圧動作回路部のゲート絶縁膜となるシリコン熱酸化膜を30nm形成する。そして、周辺回路領域の高電圧動作回路部以外のシリコン熱酸化膜を除去する。
【0038】
次いで、第1の実施形態と同様に、セル部のトンネル絶縁膜及び周辺回路領域の低電圧動作回路部のゲート絶縁膜となるシリコン熱酸窒化膜203を8nm形成することにより、周辺回路領域の高電圧動作回路部では38nmのゲート絶縁膜204が形成されることになる。さらに、フローティングゲート及び周辺回路ゲート電極の一部となる第1のPドープ多結晶シリコン膜205を30nmの厚さに形成し、CMPの研磨ストッパーとなるシリコン窒化膜206を60nmの厚さに形成する。続いて、シリコン窒化膜206、Pドープ多結晶シリコン膜205、シリコン熱酸窒化膜203、ゲート絶縁膜204、半導体基板201を順次加工して、半導体基板にエッチング深さ220nmの素子分離溝を形成する。
【0039】
次いで、熱燐酸中でシリコン窒化膜206を10nmプルバックする。即ち、熱燐酸中でシリコン窒化膜206を処理することにより、シリコン窒化膜206を10nm後退させる。続いて、基板全面にO3/TEOS膜207を600nmと十分に厚く形成し、900℃の窒素中で熱処理を行って緻密化する。
【0040】
次に、図7(b)に示すように、CMP技術により、O3/TEOS膜207を平坦化して素子分離溝内にのみ残存せしめる。続いて、熱燐酸によりシリコン窒化膜206を除去する。次いで、弗酸系のエッチングでO3/TEOS膜207を10nmプルバックすると共にPドープ多結晶シリコン膜205の表面の酸化膜を除去する。その後、第2のPドープ多結晶シリコン膜208を堆積した後、埋め込みO3/TEOS膜207をストッパーとしてCMPで平坦化することにより、フローティングゲートを形成する。以上で周辺回路領域の高電圧動作回路部のSTIが形成された。
【0041】
次に、第1の実施形態と同様に、図7(c)に示すように、セル部及び周辺回路領域の低電圧動作回路部のSTIを40nmリセスする。これにより、セル部及び周辺回路領域の低電圧動作回路部のSTIが形成された。
【0042】
次に、第1の実施形態と同様に、図8(d)に示すように、電極間絶縁膜(IPD)となるONO膜209を形成し、コントロールゲート電極となる第3のPドープ多結晶シリコン膜210を40nm形成し、更に周辺回路部のPドープ多結晶シリコン膜210,ONO膜209に開口を形成する。次いで、基板全面に第4のPドープ多結晶シリコン膜211を形成し、更にシリコン窒化膜212を形成する。
【0043】
次に、第1の実施形態と同様に、図8(e)に示すように、シリコン窒化膜212、Pドープ多結晶シリコン膜211,210、ONO膜209、Pドープ多結晶シリコン膜208,205を順次加工して、コントロールゲート電極及びフローティングゲート電極及び周辺回路部のゲート電極を形成する。このとき、ゲート電極加工の際にオーバーエッチングを行うことにより、低電圧動作回路部のSTIの上面は半導体基板201の表面よりも下がることになる。
【0044】
次に、第1の実施形態と同様に、図9(f)に示すように、トランジスタのLDD領域を形成した後、コントロールゲート電極及びフローティングゲート電極及び周辺回路部のゲート電極の側面にスペーサ絶縁膜となるシリコン酸化膜213を形成し、更にトランジスタのソース/ドレイン領域214に不純物を注入する。このとき、高濃度のイオン注入(nチャネルではAs、pチャネルではBF2 など)が行われる低電圧動作回路部ではソース/ドレイン領域は完全に非晶質化する。次いで、回復アニールを行い、非晶質化したソース/ドレイン領域214を再結晶化させ、拡散層を形成する。
【0045】
次に、第1の実施形態と同様に、基板全面にシリコン窒化膜215を形成し、更にPMD膜としてBPSG膜216を全面に形成して平坦化した後にシリコン窒化膜215、212を剥離し、ゲート電極のシリサイデーションを行い、コバルトシリサイド電極217を形成し、保護膜としてシリコン窒化膜218を形成した。以降の工程では、層間絶縁膜(ILD)219,220,221,222を形成し、配線223,224,225、コンタクトプラグ226,227,228を形成する多層配線工程を行う。
【0046】
なお、本実施形態ではSTIの埋め込み絶縁膜としてO3/TEOS膜を用いたが、第1の実施形態と同様にSOG膜、或いは凝縮CVD膜を用いてSTI部を埋め込むことも可能である。
【0047】
本実施形態の場合にも、結晶欠陥を第1の実施形態と同様に Wright etching で評価したが、結晶欠陥は全く存在しないことが確認され、接合リーク電流もn型チャネル/p型チャネル共に<0.1pA/μm2 と十分低いことが確認された。従って、第1の実施形態と同様の効果が得られる。
【0048】
(第3の実施形態)
図10〜図12は、本発明の第3の実施形態に係わるフラッシュメモリの製造工程を示す断面図である。なお、図中の(a1)〜(f1)はビット線方向の断面図、(a2)〜(f2)はワード線方向の断面図である。
【0049】
本実施形態は、チャージ・トラップ・フラッシュメモリ(Charge Trap Flash;CTF)に適用した場合の例である。半導体基板上に予めトンネル絶縁膜及び電荷蓄積層となるシリコン窒化膜、アルミナ膜、制御ゲート電極の一部となる多結晶シリコン膜を形成しておいてからSTIを形成する場合であるが、CTF構造の場合、セルSTIをリセスする工程が存在しないので、周辺回路領域の低電圧動作回路部のイオン注入後に反応性イオンエッチングでSTIをリセスする場合の例である。
【0050】
まず、第1の実施形態と同様にして、図10(a)に示すように、半導体基板301にウエル及びチャネル領域302を形成した後、周辺回路領域の高電圧動作回路部を約25nmリセスし、更に基板全面に高電圧動作回路部のゲート絶縁膜となるシリコン熱酸化膜を32nm形成する。そして、周辺回路領域の高電圧動作回路部以外のシリコン熱酸化膜を除去する。
【0051】
次いで、周辺回路領域の低電圧動作回路部のゲート絶縁膜となるシリコン熱酸化膜303を6nm形成することにより、周辺回路領域の高電圧動作回路部では38nmのゲート絶縁膜304が形成されることになる。さらに、基板全面に第1のPドープ多結晶シリコン膜305を形成する。続いて、公知のリソグラフィ技術及びエッチング技術によりセル部のPドープ多結晶シリコン膜305及びシリコン熱酸化膜303を除去する。次いで、トンネル絶縁膜となるシリコン酸窒化膜356を形成し、更に記憶蓄積膜となるシリコン窒化膜357、及びアルミナ膜358をそれぞれLPCVD、ALDで形成する。次いで、ゲート電極の一部となる第2のPドープ多結晶シリコン膜359を40nmの厚さに形成し、CMPの研磨ストッパーとなるシリコン窒化膜360を50nmの厚さに形成する。
【0052】
次に、図10(b)に示すように、通常のリソグラフィ技術と通常の反応性イオンエッチング技術を用いてシリコン窒化膜360、Pドープ多結晶シリコン膜359、アルミナ膜358、シリコン窒化膜357、シリコン熱酸窒化膜356、ゲート絶縁膜304、シリコン熱酸化膜303、半導体基板301を順次加工して、半導体基板にエッチング深さ240nmの素子分離溝を形成する。次いで、第1の実施形態と同様に、基板全面にO3/TEOS膜307を10nm形成する。続いて、ポリシラザン膜308を500nmの厚さに形成し、素子分離溝を完全に埋め込む。ポリシラザン膜の形成方法は第1の実施形態と同様である。そして、800℃から1000℃の不活性ガス雰囲気中でアニールを行うことにより、ポリシラザン膜308を緻密化する。
【0053】
次いで、CMP技術により、O3/TEOS膜307、ポリシラザン膜308を平坦化して素子分離溝内にのみ残存せしめる。続いて、シリコン窒化膜360を熱燐酸エッチングで除去する。次いで、反応性イオンエッチングにより、基板全面で素子分離溝内のO3/TEOS膜307、ポリシラザン膜308を約50nmリセスする。以上で周辺回路領域の高電圧動作回路部、セル部及び周辺回路領域の低電圧動作回路部のSTIが形成された。
【0054】
次に、図11(c)に示すように、通常のリソグラフィ技術及びRIE技術によって周辺回路部上の前記Pドープ多結晶シリコン膜359、アルミナ膜358、シリコン窒化膜357、シリコン熱酸窒化膜356を除去した後に、コントロールゲート電極となる第3のPドープ多結晶シリコン膜363を200nm形成し、更にシリコン窒化膜364を形成する。
【0055】
次に、図11(d)に示すように、公知のリソグラフィ技術及びRIE技術によって、シリコン窒化膜364、Pドープ多結晶シリコン膜363、Pドープ多結晶シリコン膜359、アルミナ膜358、シリコン窒化膜357を順次加工して、コントロールゲート電極及び、周辺回路部のゲート電極を形成する。このときゲート電極加工の際にオーバーエッチングを行うことにより周辺回路領域の低電圧動作回路部のSTIの上面はほぼ半導体基板301の表面付近まで下がる。
【0056】
次に、図11(e)に示すように、公知のリソグラフィ技術及びイオン注入技術を用いてトランジスタのLDD領域を形成する。さらに、コントロールゲート電極及び周辺回路部のゲート電極の側面にLPCVDでシリコン酸化膜を形成し、エッチバックすることによりスペーサ絶縁膜365を形成する。続いて、公知のリソグラフィ技術及びイオン注入技術を用いて、nチャネルトランジスタのソース/ドレイン領域314に不純物を注入する。図中の367がイオン注入のマスクである。このとき、高濃度のイオン注入(nチャネルではAs、pチャネルではBF2など)が行われる低電圧動作回路部ではソース/ドレイン領域は完全に非晶質化する。
【0057】
次いで、イオン注入のマスク367が残存した状態で反応性イオンエッチングにより、周辺回路領域の低電圧動作回路部のSTIの上面を基板表面よりエッチバックし、非晶質化したソース/ドレイン領域より深くなるまで下げる。なお、本実施形態では反応性イオンエッチングで前記エッチバックを行ったが、STIの埋め込み絶縁膜と前記スペーサ絶縁膜365との選択比がとれる条件でウエットエッチングによるエッチバックを行うことも可能である。
【0058】
周辺回路領域の低電圧動作回路部のpチャネルトランジスタについても同様に、ソース/ドレイン領域への不純物のイオン注入と、イオン注入のマスクを利用したエッチバックにより周辺回路領域の低電圧動作回路部STIをソースドレイン領域より深くなるまで下げた。次いで、回復アニールを行い、前述の非晶質化したソース/ドレイン領域314を再結晶化させ、拡散層が形成された。
【0059】
次に、第1の実施形態と同様に、図12(f)に示すように、基板全面にシリコン窒化膜315を形成し、更にPMD膜としてBPSG膜316を全面に形成して平坦化した後にシリコン窒化膜315を剥離し、ゲート電極のシリサイデーションを行い、ニッケル白金シリサイド電極317を形成した。次いで、基板全面にシリコン窒化膜318を形成する。以降の工程では、層間絶縁膜(ILD)319,320,321,322を形成し、配線323,324,325、コンタクトプラグ326,327,328を形成する多層配線工程を行う。
【0060】
なお、本実施形態ではアルミナ/窒化膜/シリコン酸窒化膜タイプのMONOSの例であるが、アルミナ或いは窒化膜に代えて、HfAlO,HfSiO膜等のhigh−k膜を用いる、或いはシリコンナノクリスタル等の記憶層を用いたMONOSへの適用も可能である。
【0061】
本実施形態の場合にも、結晶欠陥を第1の実施形態と同様に Wright etching で評価したが、結晶欠陥は全く存在しないことが確認され、接合リーク電流もn型チャネル/p型チャネル共に<0.1pA/μm2 と十分低いことが確認された。従って、第1の実施形態と同様の効果が得られる。また、低電圧動作回路部のSTI埋め込み絶縁膜を基板表面より下まで後退させるために、イオン注入用のマスクを用いることにより、埋め込み絶縁膜の後退のために格別にマスクを設ける必要が無い利点もある。
【0062】
(変形例)
なお、本発明は上述した各実施形態に限定されるものではない。実施形態では、STIに埋め込む絶縁膜として、SOG膜の一種であるポリシラザン又はO3/TEOS膜を用いたが、必ずしもこれらに限るものではなく、流動性を有する絶縁膜を用いることが可能である。
【0063】
また、実施形態では、低電圧動作回路部のトランジスタのソース/ドレイン領域近傍のSTI埋め込み絶縁膜を、トランジスタのソース/ドレイン領域を形成するためのイオン注入による不純物ドーピング領域(非晶質化領域)よりも深い位置まで後退させたが、基板表面より低い位置まで後退させれば良い。これは、前記(表1)からも分かるように、基板表面より低い位置まで後退させればエッチピットが少なくなると云う効果は得られるためである。
【0064】
その他、本発明の要旨を逸脱しない範囲で、種々変形して実施することができる。
【図面の簡単な説明】
【0065】
【図1】第1の実施形態に係わるフラッシュメモリの製造工程を示す断面図。
【図2】第1の実施形態に係わるフラッシュメモリの製造工程を示す断面図。
【図3】第1の実施形態に係わるフラッシュメモリの製造工程を示す断面図。
【図4】第1の実施形態に係わるフラッシュメモリの製造工程を示す断面図。
【図5】シミュレーションによってアクティブエリアに印加される最大せん断応力を計算した結果を示す図。
【図6】第2の実施形態に係わるフラッシュメモリの製造工程を示す断面図。
【図7】第2の実施形態に係わるフラッシュメモリの製造工程を示す断面図。
【図8】第2の実施形態に係わるフラッシュメモリの製造工程を示す断面図。
【図9】第2の実施形態に係わるフラッシュメモリの製造工程を示す断面図。
【図10】第3の実施形態に係わるフラッシュメモリの製造工程を示す断面図。
【図11】第3の実施形態に係わるフラッシュメモリの製造工程を示す断面図。
【図12】第3の実施形態に係わるフラッシュメモリの製造工程を示す断面図。
【符号の説明】
【0066】
101,201,301…半導体基板
102,202,302…チャネル領域
103,203,303…シリコン熱酸化膜
104,204,304…ゲート酸化膜
105,110,111,205,208,210,211,305,359,363…Pドープ多結晶シリコン膜
106,112,115,118,206,212,215,218,315,357,360,364…シリコン窒化膜
107,116,207,307…O3/TEOS膜
108,308…ポリシラザン膜
109,209…ONO膜
119,120,121,122,219,220,221,222,319,320,321,322…層間絶縁膜(PMD)
123,124,125,223,224,225,323,324,325…配線
126,127,128,226,227,228,326,327、328…コンタクトプラグ
114,214,314…ソース/ドレイン領域
113,213,315…シリコン酸化膜(スペーサ膜)
117…ニッケルシリサイド電極
216,318…BPSG膜
217…コバルトシリサイド電極
317…金シリサイド電極
306…シリコン酸窒化膜
358…アルミナ膜
367…イオン注入用マスク
【技術分野】
【0001】
本発明は、シャロー・トレンチ・アイソレーション(Shallow Trench Isolation:STI)を有する不揮発性半導体記憶装置に係わり、特にSTI埋め込み材料として流動性を有する絶縁膜を用いた不揮発性半導体記憶装置及びその製造方法に関する。
【背景技術】
【0002】
近年、フラッシュメモリは益々の微細化・高集積化が進められている。このような急激な素子の微細化のために、セルトランジスタの微細化と共に素子面積の過半を占める素子分離領域の微細化も重要となっている。
【0003】
素子分離領域の形成方法としては、異方性エッチングで形成された溝に絶縁膜を埋め込んで形成するために微細化に適するSTI技術が採用されている。現在のSTI技術では、高密度プラズマ(High Density Plasma:HDP)CVDで形成されたシリコン酸化膜による埋め込みが行われているが、微細化が進められるに伴いHDP−CVDによるシリコン酸化膜の埋め込みが難しくなる。何故ならば、HDP−CVDは元来異方性の高い成膜方法ではあるが、STIの幅が30nmを切ると、オーバーハング成膜による開口部閉塞が急速に起こるためである。
【0004】
そこで最近、STI埋め込み材料としてスピンオングラス(SOG)膜(例えば、特許文献1,2参照)、TEOS/O3 膜、或いは凝縮CVD膜等の埋め込み時若しくは熱処理時に流動性を有する絶縁膜の利用が検討されている。しかし、これらの流動性を有する絶縁膜は、一般的に膜密度が低く大きな膜収縮を示すため、素子領域に高い引っ張り応力を発現する傾向にある。このため、素子領域に印加される応力によって素子領域の形状変形や結晶欠陥発生を引き起こすという問題があった。
【特許文献1】特開2001−319927号公報
【特許文献2】特許第3178412号
【発明の開示】
【発明が解決しようとする課題】
【0005】
本発明は、上記事情を考慮してなされたもので、その目的とするところは、STI起因の応力が印加されることによる結晶欠陥発生を抑制することができ、微細化及び信頼性の向上をはかり得る不揮発性半導体記憶装置及びその製造方法を提供することにある。
【課題を解決するための手段】
【0006】
本発明の一態様は、基板上に、不揮発性メモリセル部,周辺回路領域の低電圧動作回路部,及び周辺回路領域の高電圧動作回路部を有し、各部の素子間がシャロー・トレンチ・アイソレーション(STI)で分離された不揮発性半導体記憶装置であって、前記高電圧動作回路部のSTI埋め込み絶縁膜の上面は基板表面より上方に位置し、前記低電圧動作回路部のSTI埋め込み絶縁膜の少なくとも一部の上面は基板表面より下まで後退した形状になっていることを特徴とする。
【0007】
また、本発明の別の一態様は、基板上に、不揮発性メモリセル部,周辺回路領域の低電圧動作回路部,及び周辺回路領域の高電圧動作回路部を有し、各部の素子間がシャロー・トレンチ・アイソレーション(STI)で分離された不揮発性半導体記憶装置の製造方法であって、前記基板の表面部に、前記各素子間を分離するSTIとなる素子分離溝を形成する工程と、前記素子分離溝を絶縁膜で埋め込み、平坦化する工程と、前記メモリセル部のSTI埋め込み絶縁膜及び前記低電圧動作回路部のSTI埋め込み絶縁膜を同時にエッチバックすることにより、該メモリセル部及び低電圧動作回路部のSTI埋め込み絶縁膜の上面を前記高電圧動作回路部のSTI埋め込み絶縁膜の上面よりも低くする工程と、前記低電圧動作回路部のトランジスタのゲート電極加工時のオーバーエッチングにより、前記低電圧動作回路部のトランジスタのソース/ドレイン領域近傍のSTI埋め込み絶縁膜を基板表面より下までエッチバックする工程と、を含むことを特徴とする。
【0008】
また、本発明の更に別の一態様は、基板上に、不揮発性メモリセル部,周辺回路領域の低電圧動作回路部,及び周辺回路領域の高電圧動作回路部を有し、各部の素子間がシャロー・トレンチ・アイソレーション(STI)で分離された不揮発性半導体記憶装置の製造方法であって、前記基板の表面部に、前記各素子間を分離するSTIとなる素子分離溝を形成する工程と、前記素子分離溝を絶縁膜で埋め込み、平坦化する工程と、前記メモリセル部のSTI埋め込み絶縁膜及び前記低電圧動作回路部のSTI埋め込み絶縁膜を同時にエッチバックすることにより、該メモリセル部及び低電圧動作回路部のSTI埋め込み絶縁膜の上面を前記高電圧動作回路部のSTI埋め込み絶縁膜の上面よりも低くする工程と、前記低電圧動作回路部のトランジスタのゲート電極を形成する工程と、イオン注入用マスクを形成した後に、前記低電圧動作回路部のトランジスタのソース/ドレインへのイオン注入を行う工程と、前記イオン注入用マスクを用いて、前記低電圧動作回路部のSTI埋め込み絶縁膜を基板表面より下までエッチバックする工程と、を含むことを特徴とする。
【発明の効果】
【0009】
本発明によれば、低電圧動作回路部のSTI埋め込み絶縁膜の少なくとも一部の上面を基板表面より下まで後退した形状とすることにより、STI起因の応力が印加されることによる結晶欠陥発生を抑制することができ、微細化及び信頼性の向上をはかることができる。
【発明を実施するための最良の形態】
【0010】
以下、本発明の詳細を図示の実施形態によって説明する。
【0011】
(第1の実施形態)
図1〜図4は、本発明の第1の実施形態に係わるフラッシュメモリの製造工程を示す断面図である。なお、分図(a)〜(g)の左側(a1)〜(g1)はビット線方向の断面図、右側(a2)〜(g2)はワード線方向の断面図である。
【0012】
本実施形態は、フローティングゲート型のフラッシュメモリの例であり、半導体基板上に予めゲート絶縁膜及びフローティングゲートとなるゲート電極膜を形成しておいてからSTIを形成し、STIにはSOG膜の一種であるポリシラザンを埋め込む場合の例である。
【0013】
まず、図1(a)に示すように、シリコン等の半導体基板101にイオン注入によりウエル及びチャネル領域102を形成する。以下では、説明を簡略化するためにnチャネルのみについて詳述するが、製造方法自体はpチャネルにおいても同様である。続いて、周辺回路領域の高電圧動作回路部を、公知のリソグラフィ技術及び反応性イオンエッチング(RIE)技術により約25nmリセスする。さらに、基板全面に高電圧動作回路部のゲート絶縁膜となるシリコン熱酸化膜を30nm形成する。次いで、公知のリソグラフィ技術及びウエットエッチング(RIE)技術により周辺回路領域の高電圧動作回路部以外のシリコン熱酸化膜を除去する。
【0014】
次いで、シリコン熱酸窒化膜を8nmの厚さに形成する。これにより、セル部のトンネル絶縁膜及び周辺回路領域の低電圧動作回路部にシリコン熱酸窒化膜からなるゲート絶縁膜103が形成され、周辺回路領域の高電圧動作回路部には厚さ38nmのゲート絶縁膜104が形成されることになる。ここで、低電圧動作回路部のゲート絶縁膜103と高電圧動作回路部のゲート絶縁膜104の上面はほぼ同じ高さとなる。続いて、フローティングゲート及び周辺回路領域のゲート電極の一部となる第1のPドープ多結晶シリコン膜105を70nmの厚さに、CMPの研磨ストッパーとなるシリコン窒化膜106を50nmの厚さに形成する。
【0015】
次に、図1(b)に示すように、通常のリソグラフィ技術と通常の反応性イオンエッチング技術を用いて、シリコン窒化膜106,Pドープ多結晶シリコン膜105,シリコン熱酸窒化膜103,ゲート絶縁膜104,半導体基板101を順次加工して、半導体基板101にエッチング深さ220nmの素子分離溝を形成する。次いで、基板全面にO3/TEOS膜107を20nmの厚さに形成し、更にSOG膜としてポリシラザン膜108を形成する。ポリシラザン膜108の形成は、以下のように行う。
【0016】
平均分子量が3000〜6000の過水素化シラザン(パーハイドロシラザン)重合体[(SiH2NH)n]をキシレン、ジブチルエーテル等に分散して過水素化シラザン重合体溶液を生成し、その過水素化シラザン重合体溶液をスピンコーティング法により、半導体基板101の表面に塗布する。液体の塗布であるために、狭い素子分離溝の内部にもボイド(未充填)やシーム(継ぎ目状の未充填)を生じることなく、過水素化シラザン重合体が埋め込まれる。スピンコーティング法の条件は、例えば半導体基板101の回転速度1200rpm、回転時間30秒、過水素化シラザン重合体溶液の滴下量2ccで、狙い塗布膜厚はベーク直後で450nmである。
【0017】
次いで、塗膜を形成した半導体基板101をホットプレート上で150℃に加熱し、不活性ガス雰囲気中で3分間ベークすることにより、過水素化シラザン重合体溶液中の溶媒を揮発させる。この状態では塗膜中には、溶媒起因の炭素或いは炭化水素が不純物として数パーセントから十数パーセント程度残存している。さらに、この状態では過水素化ポリシラザン膜は残留溶媒を含んだ密度の低いシリコン窒化膜に近い状態にある。
【0018】
上記の過水素化ポリシラザン膜に対して250℃、400Torr、30minの減圧水蒸気酸化を行い、更に水蒸気を流した状態で530℃まで昇温し、20minの減圧水蒸気酸化を行うことで、膜中に残存したC、Nを除去する。さらに、800℃から1000℃の不活性ガス雰囲気中でアニールを行うことにより、ポリシラザン膜108を緻密化する。
【0019】
次いで、CMP技術により、ポリシラザン膜108、O3/TEOS膜107を平坦化して素子分離溝内にのみ残存せしめる。その後、反応性イオンエッチングにより、基板全面でSTIを約50nmリセスする。以上で周辺回路領域の高電圧動作回路部のSTIが形成された。
【0020】
次に、図2(c)に示すように、通常のリソグラフィ技術で高電圧動作回路部をマスクした状態で反応性イオンエッチング技術により、セル部及び周辺回路領域の低電圧動作回路部のSTIを40nmリセスする。本実施形態では、リセスは反応性イオンエッチング技術で行ったが、ウエットエッチング技術で行うことも可能である。さらに、熱燐酸によりシリコン窒化膜106を除去する。以上でセル部及び周辺回路領域の低電圧動作回路部のSTIが形成された。
【0021】
次に、図2(d)に示すように、電極間絶縁膜(IPD)となるONO膜109を形成する。さらに、コントロールゲート電極となる第2のPドープ多結晶シリコン膜110を40nmの厚さに形成する。次いで、公知のリソグラフィ技術及びRIE技術によって、周辺回路部のPドープ多結晶シリコン膜110及びONO膜109に開口を形成する。その後、基板全面に第3のPドープ多結晶シリコン膜111を形成し、更にシリコン窒化膜112を形成する。
【0022】
次に、図3(e)に示すように、公知のリソグラフィ技術及びRIE技術によって、シリコン窒化膜112、Pドープ多結晶シリコン膜111,110、ONO膜109、Pドープ多結晶シリコン膜105を順次加工して、コントロールゲート電極及びフローティングゲート電極及び周辺回路領域のゲート電極を形成する。このとき、ゲート電極加工の際にオーバーエッチングを行うことにより、低電圧動作回路部のSTIの上面は半導体基板101の表面よりも下がることになる。
【0023】
次に、図3(f)に示すように、公知のリソグラフィ技術及びイオン注入技術を用いてトランジスタのLDD領域(図示せず)を形成する。さらに、コントロールゲート電極及びフローティングゲート電極及び周辺回路部のゲート電極の側面にLPCVDでシリコン酸化膜113を形成し、エッチバックすることによりスペーサ絶縁膜を形成する。その後、公知のリソグラフィ技術及びイオン注入技術を用いて、トランジスタのソース/ドレイン領域114に不純物を注入する。このとき、高濃度のイオン注入(nチャネルではAs、pチャネルではBF2 など)が行われる低電圧動作回路部では、ソース/ドレイン領域は完全に非晶質化する。
【0024】
本実施形態では、前述のゲート電極加工の際のオーバーエッチング条件を振って、STIが非晶質化したソース/ドレイン領域より下までリセスされている場合と、STIが半導体基板表面よりはリセスされているが、非晶質化したソース/ドレイン領域114とは部分的に接している場合の2通りを作製した。次いで、回復アニールを行い、前述の非晶質化したソース/ドレイン領域114を再結晶化させ、拡散層を形成した。
【0025】
次に、図4(g)に示すように、基板全面にシリコン窒化膜115を形成し、更にPMD膜としてO3/TEOS膜116を全面に形成してシリコン窒化膜115,112をCMPストッパーとして平坦化した後に、シリコン窒化膜115,112を剥離した。次いで、ゲート電極のシリサイデーションを行い、ニッケルシリサイド電極117を形成し、保護膜としてシリコン窒化膜118を形成した。
【0026】
以降の工程では、層間絶縁膜(ILD)119,120,121,122を形成し、配線123,124,125、コンタクトプラグ126,127,128を形成する多層配線工程を行うことになるが、その詳細は省略し、デバイスの最終構造のみを示す。
【0027】
本実施形態の効果を示すために、以下に接合リーク電流の差異を(表1)に示す。STIのエッチバックは従来通りセル部のみ行った場合(A)と、上に記述したようにSTIが非晶質化したソース/ドレイン領域より下までリセスされている場合(C)と、STIが半導体基板表面よりはリセスされているが、非晶質化したソース/ドレイン領域とは部分的に接している場合(B)とを比較した。
【表1】
【0028】
(表1)より分かるように、(A)に比べて(B)(C)では接合リーク電流が低減しており、(C)が(B)よりも更に優れている。また、(表1)に示したように、結晶欠陥個数を Wright etching(酸化剤(CrO3 、K2Cr2O7 、HNO3 )とHFの混合物で結晶欠陥がピット状にエッチングされる)後のエッチピット数で比較した結果でも、(C)で最もエッチピットが少なくなっていることが分かる。
【0029】
図5に、シミュレーションによって素子領域に印加される最大せん断応力(maximum shear stress)を(A)、(B)、(C)の構造について計算した結果を示す。(A)、(B)、(C)の順に素子領域にSTIから印加される応力が低下することが分かる。
【0030】
なお、本実施形態ではSTIの埋め込み絶縁膜108としてポリシラザン膜を用いたが、別種のSOG膜、例えばHSQ[Hydrogen Silises Quioxane:水素シルセスキオサン:(HSiO3/2)n ]膜、或いはO3/TEOS膜を用いてSTI部を埋め込むことも可能である。
【0031】
このように本実施形態によれば、STIの埋め込み後のSTI高さ調整時に周辺回路領域の低電圧動作回路部のSTI高さもセル部STIと同程度までリセスすることに加え、低電圧動作回路部のトランジスタのソース/ドレイン領域近傍のSTI埋め込み絶縁膜を基板表面より下まで後退させることにより、低電圧動作回路部のソース/ドレイン領域形成時の結晶欠陥発生を抑制することができる。従って、微細なSTIを流動性を有する絶縁膜で埋め込んでも、周辺回路部トランジスタ特性の悪化を抑制することが可能となり、フラッシュメモリの一層の微細化による性能/集積度向上が可能になる。
【0032】
ここで、一般にフラッシュメモリの低電圧動作回路部のソース/ドレイン領域は高濃度のイオン注入によって一旦非晶質化するために、活性化アニール時にSTIからの強い引っ張り応力が印加されていると、素子領域端部から結晶欠陥が発生し、それによって接合リークが増大してしまう場合がある。これに対して本実施形態のように、イオン注入により非晶質化する領域の下方までSTI埋め込み絶縁膜を後退させることにより、低電圧動作回路部における結晶欠陥の発生を未然に防止することができる。
【0033】
また、STI埋め込み絶縁膜をソース/ドレイン(非晶質化する領域)の下方まで後退させるのは低電圧動作回路部のみであるため、高電圧動作回路部における耐圧は十分に保持することができる。さらに、現状のフラッシュメモリの製造工程を大幅に増加することなくSTI応力起因の結晶欠陥対策が可能になる利点もある。
【0034】
また、低電圧動作回路部のトランジスタのソース/ドレイン領域近傍のSTI埋め込み絶縁膜を基板表面より下まで後退させるために、ゲート電極加工の際にオーバーエッチングを行うようにしているので、埋め込み絶縁膜の後退のために格別にマスクを設ける必要が無い利点もある。
【0035】
(第2の実施形態)
図6〜図9は、本発明の第2の実施形態に係わるフラッシュメモリの製造工程を示す断面図である。なお、分図(a)〜(f)の左側(a1)〜(f1)はビット線方向の断面図、右側(a2)〜(f2)はワード線方向の断面図である。
【0036】
本実施形態もフローティングゲート型フラッシュメモリであるが、STIをO3/TEOS膜で埋め込み、FGをCMPで形成する場合の例である。
【0037】
まず、第1の実施形態と同様にして、図6(a)に示すように、半導体基板201にウエル及びチャネル領域202を形成した後、周辺回路領域の高電圧動作回路部を約25nmリセスし、基板全面に高電圧動作回路部のゲート絶縁膜となるシリコン熱酸化膜を30nm形成する。そして、周辺回路領域の高電圧動作回路部以外のシリコン熱酸化膜を除去する。
【0038】
次いで、第1の実施形態と同様に、セル部のトンネル絶縁膜及び周辺回路領域の低電圧動作回路部のゲート絶縁膜となるシリコン熱酸窒化膜203を8nm形成することにより、周辺回路領域の高電圧動作回路部では38nmのゲート絶縁膜204が形成されることになる。さらに、フローティングゲート及び周辺回路ゲート電極の一部となる第1のPドープ多結晶シリコン膜205を30nmの厚さに形成し、CMPの研磨ストッパーとなるシリコン窒化膜206を60nmの厚さに形成する。続いて、シリコン窒化膜206、Pドープ多結晶シリコン膜205、シリコン熱酸窒化膜203、ゲート絶縁膜204、半導体基板201を順次加工して、半導体基板にエッチング深さ220nmの素子分離溝を形成する。
【0039】
次いで、熱燐酸中でシリコン窒化膜206を10nmプルバックする。即ち、熱燐酸中でシリコン窒化膜206を処理することにより、シリコン窒化膜206を10nm後退させる。続いて、基板全面にO3/TEOS膜207を600nmと十分に厚く形成し、900℃の窒素中で熱処理を行って緻密化する。
【0040】
次に、図7(b)に示すように、CMP技術により、O3/TEOS膜207を平坦化して素子分離溝内にのみ残存せしめる。続いて、熱燐酸によりシリコン窒化膜206を除去する。次いで、弗酸系のエッチングでO3/TEOS膜207を10nmプルバックすると共にPドープ多結晶シリコン膜205の表面の酸化膜を除去する。その後、第2のPドープ多結晶シリコン膜208を堆積した後、埋め込みO3/TEOS膜207をストッパーとしてCMPで平坦化することにより、フローティングゲートを形成する。以上で周辺回路領域の高電圧動作回路部のSTIが形成された。
【0041】
次に、第1の実施形態と同様に、図7(c)に示すように、セル部及び周辺回路領域の低電圧動作回路部のSTIを40nmリセスする。これにより、セル部及び周辺回路領域の低電圧動作回路部のSTIが形成された。
【0042】
次に、第1の実施形態と同様に、図8(d)に示すように、電極間絶縁膜(IPD)となるONO膜209を形成し、コントロールゲート電極となる第3のPドープ多結晶シリコン膜210を40nm形成し、更に周辺回路部のPドープ多結晶シリコン膜210,ONO膜209に開口を形成する。次いで、基板全面に第4のPドープ多結晶シリコン膜211を形成し、更にシリコン窒化膜212を形成する。
【0043】
次に、第1の実施形態と同様に、図8(e)に示すように、シリコン窒化膜212、Pドープ多結晶シリコン膜211,210、ONO膜209、Pドープ多結晶シリコン膜208,205を順次加工して、コントロールゲート電極及びフローティングゲート電極及び周辺回路部のゲート電極を形成する。このとき、ゲート電極加工の際にオーバーエッチングを行うことにより、低電圧動作回路部のSTIの上面は半導体基板201の表面よりも下がることになる。
【0044】
次に、第1の実施形態と同様に、図9(f)に示すように、トランジスタのLDD領域を形成した後、コントロールゲート電極及びフローティングゲート電極及び周辺回路部のゲート電極の側面にスペーサ絶縁膜となるシリコン酸化膜213を形成し、更にトランジスタのソース/ドレイン領域214に不純物を注入する。このとき、高濃度のイオン注入(nチャネルではAs、pチャネルではBF2 など)が行われる低電圧動作回路部ではソース/ドレイン領域は完全に非晶質化する。次いで、回復アニールを行い、非晶質化したソース/ドレイン領域214を再結晶化させ、拡散層を形成する。
【0045】
次に、第1の実施形態と同様に、基板全面にシリコン窒化膜215を形成し、更にPMD膜としてBPSG膜216を全面に形成して平坦化した後にシリコン窒化膜215、212を剥離し、ゲート電極のシリサイデーションを行い、コバルトシリサイド電極217を形成し、保護膜としてシリコン窒化膜218を形成した。以降の工程では、層間絶縁膜(ILD)219,220,221,222を形成し、配線223,224,225、コンタクトプラグ226,227,228を形成する多層配線工程を行う。
【0046】
なお、本実施形態ではSTIの埋め込み絶縁膜としてO3/TEOS膜を用いたが、第1の実施形態と同様にSOG膜、或いは凝縮CVD膜を用いてSTI部を埋め込むことも可能である。
【0047】
本実施形態の場合にも、結晶欠陥を第1の実施形態と同様に Wright etching で評価したが、結晶欠陥は全く存在しないことが確認され、接合リーク電流もn型チャネル/p型チャネル共に<0.1pA/μm2 と十分低いことが確認された。従って、第1の実施形態と同様の効果が得られる。
【0048】
(第3の実施形態)
図10〜図12は、本発明の第3の実施形態に係わるフラッシュメモリの製造工程を示す断面図である。なお、図中の(a1)〜(f1)はビット線方向の断面図、(a2)〜(f2)はワード線方向の断面図である。
【0049】
本実施形態は、チャージ・トラップ・フラッシュメモリ(Charge Trap Flash;CTF)に適用した場合の例である。半導体基板上に予めトンネル絶縁膜及び電荷蓄積層となるシリコン窒化膜、アルミナ膜、制御ゲート電極の一部となる多結晶シリコン膜を形成しておいてからSTIを形成する場合であるが、CTF構造の場合、セルSTIをリセスする工程が存在しないので、周辺回路領域の低電圧動作回路部のイオン注入後に反応性イオンエッチングでSTIをリセスする場合の例である。
【0050】
まず、第1の実施形態と同様にして、図10(a)に示すように、半導体基板301にウエル及びチャネル領域302を形成した後、周辺回路領域の高電圧動作回路部を約25nmリセスし、更に基板全面に高電圧動作回路部のゲート絶縁膜となるシリコン熱酸化膜を32nm形成する。そして、周辺回路領域の高電圧動作回路部以外のシリコン熱酸化膜を除去する。
【0051】
次いで、周辺回路領域の低電圧動作回路部のゲート絶縁膜となるシリコン熱酸化膜303を6nm形成することにより、周辺回路領域の高電圧動作回路部では38nmのゲート絶縁膜304が形成されることになる。さらに、基板全面に第1のPドープ多結晶シリコン膜305を形成する。続いて、公知のリソグラフィ技術及びエッチング技術によりセル部のPドープ多結晶シリコン膜305及びシリコン熱酸化膜303を除去する。次いで、トンネル絶縁膜となるシリコン酸窒化膜356を形成し、更に記憶蓄積膜となるシリコン窒化膜357、及びアルミナ膜358をそれぞれLPCVD、ALDで形成する。次いで、ゲート電極の一部となる第2のPドープ多結晶シリコン膜359を40nmの厚さに形成し、CMPの研磨ストッパーとなるシリコン窒化膜360を50nmの厚さに形成する。
【0052】
次に、図10(b)に示すように、通常のリソグラフィ技術と通常の反応性イオンエッチング技術を用いてシリコン窒化膜360、Pドープ多結晶シリコン膜359、アルミナ膜358、シリコン窒化膜357、シリコン熱酸窒化膜356、ゲート絶縁膜304、シリコン熱酸化膜303、半導体基板301を順次加工して、半導体基板にエッチング深さ240nmの素子分離溝を形成する。次いで、第1の実施形態と同様に、基板全面にO3/TEOS膜307を10nm形成する。続いて、ポリシラザン膜308を500nmの厚さに形成し、素子分離溝を完全に埋め込む。ポリシラザン膜の形成方法は第1の実施形態と同様である。そして、800℃から1000℃の不活性ガス雰囲気中でアニールを行うことにより、ポリシラザン膜308を緻密化する。
【0053】
次いで、CMP技術により、O3/TEOS膜307、ポリシラザン膜308を平坦化して素子分離溝内にのみ残存せしめる。続いて、シリコン窒化膜360を熱燐酸エッチングで除去する。次いで、反応性イオンエッチングにより、基板全面で素子分離溝内のO3/TEOS膜307、ポリシラザン膜308を約50nmリセスする。以上で周辺回路領域の高電圧動作回路部、セル部及び周辺回路領域の低電圧動作回路部のSTIが形成された。
【0054】
次に、図11(c)に示すように、通常のリソグラフィ技術及びRIE技術によって周辺回路部上の前記Pドープ多結晶シリコン膜359、アルミナ膜358、シリコン窒化膜357、シリコン熱酸窒化膜356を除去した後に、コントロールゲート電極となる第3のPドープ多結晶シリコン膜363を200nm形成し、更にシリコン窒化膜364を形成する。
【0055】
次に、図11(d)に示すように、公知のリソグラフィ技術及びRIE技術によって、シリコン窒化膜364、Pドープ多結晶シリコン膜363、Pドープ多結晶シリコン膜359、アルミナ膜358、シリコン窒化膜357を順次加工して、コントロールゲート電極及び、周辺回路部のゲート電極を形成する。このときゲート電極加工の際にオーバーエッチングを行うことにより周辺回路領域の低電圧動作回路部のSTIの上面はほぼ半導体基板301の表面付近まで下がる。
【0056】
次に、図11(e)に示すように、公知のリソグラフィ技術及びイオン注入技術を用いてトランジスタのLDD領域を形成する。さらに、コントロールゲート電極及び周辺回路部のゲート電極の側面にLPCVDでシリコン酸化膜を形成し、エッチバックすることによりスペーサ絶縁膜365を形成する。続いて、公知のリソグラフィ技術及びイオン注入技術を用いて、nチャネルトランジスタのソース/ドレイン領域314に不純物を注入する。図中の367がイオン注入のマスクである。このとき、高濃度のイオン注入(nチャネルではAs、pチャネルではBF2など)が行われる低電圧動作回路部ではソース/ドレイン領域は完全に非晶質化する。
【0057】
次いで、イオン注入のマスク367が残存した状態で反応性イオンエッチングにより、周辺回路領域の低電圧動作回路部のSTIの上面を基板表面よりエッチバックし、非晶質化したソース/ドレイン領域より深くなるまで下げる。なお、本実施形態では反応性イオンエッチングで前記エッチバックを行ったが、STIの埋め込み絶縁膜と前記スペーサ絶縁膜365との選択比がとれる条件でウエットエッチングによるエッチバックを行うことも可能である。
【0058】
周辺回路領域の低電圧動作回路部のpチャネルトランジスタについても同様に、ソース/ドレイン領域への不純物のイオン注入と、イオン注入のマスクを利用したエッチバックにより周辺回路領域の低電圧動作回路部STIをソースドレイン領域より深くなるまで下げた。次いで、回復アニールを行い、前述の非晶質化したソース/ドレイン領域314を再結晶化させ、拡散層が形成された。
【0059】
次に、第1の実施形態と同様に、図12(f)に示すように、基板全面にシリコン窒化膜315を形成し、更にPMD膜としてBPSG膜316を全面に形成して平坦化した後にシリコン窒化膜315を剥離し、ゲート電極のシリサイデーションを行い、ニッケル白金シリサイド電極317を形成した。次いで、基板全面にシリコン窒化膜318を形成する。以降の工程では、層間絶縁膜(ILD)319,320,321,322を形成し、配線323,324,325、コンタクトプラグ326,327,328を形成する多層配線工程を行う。
【0060】
なお、本実施形態ではアルミナ/窒化膜/シリコン酸窒化膜タイプのMONOSの例であるが、アルミナ或いは窒化膜に代えて、HfAlO,HfSiO膜等のhigh−k膜を用いる、或いはシリコンナノクリスタル等の記憶層を用いたMONOSへの適用も可能である。
【0061】
本実施形態の場合にも、結晶欠陥を第1の実施形態と同様に Wright etching で評価したが、結晶欠陥は全く存在しないことが確認され、接合リーク電流もn型チャネル/p型チャネル共に<0.1pA/μm2 と十分低いことが確認された。従って、第1の実施形態と同様の効果が得られる。また、低電圧動作回路部のSTI埋め込み絶縁膜を基板表面より下まで後退させるために、イオン注入用のマスクを用いることにより、埋め込み絶縁膜の後退のために格別にマスクを設ける必要が無い利点もある。
【0062】
(変形例)
なお、本発明は上述した各実施形態に限定されるものではない。実施形態では、STIに埋め込む絶縁膜として、SOG膜の一種であるポリシラザン又はO3/TEOS膜を用いたが、必ずしもこれらに限るものではなく、流動性を有する絶縁膜を用いることが可能である。
【0063】
また、実施形態では、低電圧動作回路部のトランジスタのソース/ドレイン領域近傍のSTI埋め込み絶縁膜を、トランジスタのソース/ドレイン領域を形成するためのイオン注入による不純物ドーピング領域(非晶質化領域)よりも深い位置まで後退させたが、基板表面より低い位置まで後退させれば良い。これは、前記(表1)からも分かるように、基板表面より低い位置まで後退させればエッチピットが少なくなると云う効果は得られるためである。
【0064】
その他、本発明の要旨を逸脱しない範囲で、種々変形して実施することができる。
【図面の簡単な説明】
【0065】
【図1】第1の実施形態に係わるフラッシュメモリの製造工程を示す断面図。
【図2】第1の実施形態に係わるフラッシュメモリの製造工程を示す断面図。
【図3】第1の実施形態に係わるフラッシュメモリの製造工程を示す断面図。
【図4】第1の実施形態に係わるフラッシュメモリの製造工程を示す断面図。
【図5】シミュレーションによってアクティブエリアに印加される最大せん断応力を計算した結果を示す図。
【図6】第2の実施形態に係わるフラッシュメモリの製造工程を示す断面図。
【図7】第2の実施形態に係わるフラッシュメモリの製造工程を示す断面図。
【図8】第2の実施形態に係わるフラッシュメモリの製造工程を示す断面図。
【図9】第2の実施形態に係わるフラッシュメモリの製造工程を示す断面図。
【図10】第3の実施形態に係わるフラッシュメモリの製造工程を示す断面図。
【図11】第3の実施形態に係わるフラッシュメモリの製造工程を示す断面図。
【図12】第3の実施形態に係わるフラッシュメモリの製造工程を示す断面図。
【符号の説明】
【0066】
101,201,301…半導体基板
102,202,302…チャネル領域
103,203,303…シリコン熱酸化膜
104,204,304…ゲート酸化膜
105,110,111,205,208,210,211,305,359,363…Pドープ多結晶シリコン膜
106,112,115,118,206,212,215,218,315,357,360,364…シリコン窒化膜
107,116,207,307…O3/TEOS膜
108,308…ポリシラザン膜
109,209…ONO膜
119,120,121,122,219,220,221,222,319,320,321,322…層間絶縁膜(PMD)
123,124,125,223,224,225,323,324,325…配線
126,127,128,226,227,228,326,327、328…コンタクトプラグ
114,214,314…ソース/ドレイン領域
113,213,315…シリコン酸化膜(スペーサ膜)
117…ニッケルシリサイド電極
216,318…BPSG膜
217…コバルトシリサイド電極
317…金シリサイド電極
306…シリコン酸窒化膜
358…アルミナ膜
367…イオン注入用マスク
【特許請求の範囲】
【請求項1】
基板上に、不揮発性メモリセル部,周辺回路領域の低電圧動作回路部,及び周辺回路領域の高電圧動作回路部を有し、各部の素子間がシャロー・トレンチ・アイソレーション(STI)で分離された不揮発性半導体記憶装置であって、
前記高電圧動作回路部のSTI埋め込み絶縁膜の上面は基板表面より上方に位置し、
前記低電圧動作回路部のSTI埋め込み絶縁膜の少なくとも一部の上面は基板表面より下まで後退した形状になっていることを特徴とする不揮発性半導体記憶装置。
【請求項2】
前記低電圧動作回路部のSTI埋め込み絶縁膜の最上面は、前記高電圧動作回路部のSTI埋め込み絶縁膜の上面より下方で基板表面より上方に位置し、且つ前記メモリセル部のSTI埋め込み絶縁膜の上面位置と同程度であり、
前記低電圧動作回路部のトランジスタのソース/ドレイン領域近傍のSTI埋め込み絶縁膜の上面は、基板表面より下まで後退した形状になっていることを特徴とする請求項1記載の不揮発性半導体記憶装置。
【請求項3】
前記低電圧動作回路部のトランジスタのソース/ドレイン領域近傍のSTI埋め込み絶縁膜の上面は、前記トランジスタのソース/ドレイン領域を形成するためのイオン注入による不純物ドーピング領域の深さよりも深い位置まで後退した形状になっていることを特徴とする請求項1又は2記載の不揮発性半導体記憶装置。
【請求項4】
基板上に、不揮発性メモリセル部,周辺回路領域の低電圧動作回路部,及び周辺回路領域の高電圧動作回路部を有し、各部の素子間がシャロー・トレンチ・アイソレーション(STI)で分離された不揮発性半導体記憶装置の製造方法であって、
前記基板の表面部に、前記各素子間を分離するSTIとなる素子分離溝を形成する工程と、
前記素子分離溝を絶縁膜で埋め込み、平坦化する工程と、
前記メモリセル部のSTI埋め込み絶縁膜及び前記低電圧動作回路部のSTI埋め込み絶縁膜を同時にエッチバックすることにより、該メモリセル部及び低電圧動作回路部のSTI埋め込み絶縁膜の上面を前記高電圧動作回路部のSTI埋め込み絶縁膜の上面よりも低くする工程と、
前記低電圧動作回路部のトランジスタのゲート電極加工時のオーバーエッチングにより、前記低電圧動作回路部のトランジスタのソース/ドレイン領域近傍のSTI埋め込み絶縁膜を基板表面より下までエッチバックする工程と、
を含むことを特徴とする不揮発性半導体記憶装置の製造方法。
【請求項5】
基板上に、不揮発性メモリセル部,周辺回路領域の低電圧動作回路部,及び周辺回路領域の高電圧動作回路部を有し、各部の素子間がシャロー・トレンチ・アイソレーション(STI)で分離された不揮発性半導体記憶装置の製造方法であって、
前記基板の表面部に、前記各素子間を分離するSTIとなる素子分離溝を形成する工程と、
前記素子分離溝を絶縁膜で埋め込み、平坦化する工程と、
前記メモリセル部のSTI埋め込み絶縁膜及び前記低電圧動作回路部のSTI埋め込み絶縁膜を同時にエッチバックすることにより、該メモリセル部及び低電圧動作回路部のSTI埋め込み絶縁膜の上面を前記高電圧動作回路部のSTI埋め込み絶縁膜の上面よりも低くする工程と、
前記低電圧動作回路部のトランジスタのゲート電極を形成する工程と、
イオン注入用マスクを形成した後に、前記低電圧動作回路部のトランジスタのソース/ドレインへのイオン注入を行う工程と、
前記イオン注入用マスクを用いて、前記低電圧動作回路部のSTI埋め込み絶縁膜を基板表面より下までエッチバックする工程と、
を含むことを特徴とする不揮発性半導体記憶装置の製造方法。
【請求項1】
基板上に、不揮発性メモリセル部,周辺回路領域の低電圧動作回路部,及び周辺回路領域の高電圧動作回路部を有し、各部の素子間がシャロー・トレンチ・アイソレーション(STI)で分離された不揮発性半導体記憶装置であって、
前記高電圧動作回路部のSTI埋め込み絶縁膜の上面は基板表面より上方に位置し、
前記低電圧動作回路部のSTI埋め込み絶縁膜の少なくとも一部の上面は基板表面より下まで後退した形状になっていることを特徴とする不揮発性半導体記憶装置。
【請求項2】
前記低電圧動作回路部のSTI埋め込み絶縁膜の最上面は、前記高電圧動作回路部のSTI埋め込み絶縁膜の上面より下方で基板表面より上方に位置し、且つ前記メモリセル部のSTI埋め込み絶縁膜の上面位置と同程度であり、
前記低電圧動作回路部のトランジスタのソース/ドレイン領域近傍のSTI埋め込み絶縁膜の上面は、基板表面より下まで後退した形状になっていることを特徴とする請求項1記載の不揮発性半導体記憶装置。
【請求項3】
前記低電圧動作回路部のトランジスタのソース/ドレイン領域近傍のSTI埋め込み絶縁膜の上面は、前記トランジスタのソース/ドレイン領域を形成するためのイオン注入による不純物ドーピング領域の深さよりも深い位置まで後退した形状になっていることを特徴とする請求項1又は2記載の不揮発性半導体記憶装置。
【請求項4】
基板上に、不揮発性メモリセル部,周辺回路領域の低電圧動作回路部,及び周辺回路領域の高電圧動作回路部を有し、各部の素子間がシャロー・トレンチ・アイソレーション(STI)で分離された不揮発性半導体記憶装置の製造方法であって、
前記基板の表面部に、前記各素子間を分離するSTIとなる素子分離溝を形成する工程と、
前記素子分離溝を絶縁膜で埋め込み、平坦化する工程と、
前記メモリセル部のSTI埋め込み絶縁膜及び前記低電圧動作回路部のSTI埋め込み絶縁膜を同時にエッチバックすることにより、該メモリセル部及び低電圧動作回路部のSTI埋め込み絶縁膜の上面を前記高電圧動作回路部のSTI埋め込み絶縁膜の上面よりも低くする工程と、
前記低電圧動作回路部のトランジスタのゲート電極加工時のオーバーエッチングにより、前記低電圧動作回路部のトランジスタのソース/ドレイン領域近傍のSTI埋め込み絶縁膜を基板表面より下までエッチバックする工程と、
を含むことを特徴とする不揮発性半導体記憶装置の製造方法。
【請求項5】
基板上に、不揮発性メモリセル部,周辺回路領域の低電圧動作回路部,及び周辺回路領域の高電圧動作回路部を有し、各部の素子間がシャロー・トレンチ・アイソレーション(STI)で分離された不揮発性半導体記憶装置の製造方法であって、
前記基板の表面部に、前記各素子間を分離するSTIとなる素子分離溝を形成する工程と、
前記素子分離溝を絶縁膜で埋め込み、平坦化する工程と、
前記メモリセル部のSTI埋め込み絶縁膜及び前記低電圧動作回路部のSTI埋め込み絶縁膜を同時にエッチバックすることにより、該メモリセル部及び低電圧動作回路部のSTI埋め込み絶縁膜の上面を前記高電圧動作回路部のSTI埋め込み絶縁膜の上面よりも低くする工程と、
前記低電圧動作回路部のトランジスタのゲート電極を形成する工程と、
イオン注入用マスクを形成した後に、前記低電圧動作回路部のトランジスタのソース/ドレインへのイオン注入を行う工程と、
前記イオン注入用マスクを用いて、前記低電圧動作回路部のSTI埋め込み絶縁膜を基板表面より下までエッチバックする工程と、
を含むことを特徴とする不揮発性半導体記憶装置の製造方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【公開番号】特開2009−71168(P2009−71168A)
【公開日】平成21年4月2日(2009.4.2)
【国際特許分類】
【出願番号】特願2007−239767(P2007−239767)
【出願日】平成19年9月14日(2007.9.14)
【出願人】(000003078)株式会社東芝 (54,554)
【Fターム(参考)】
【公開日】平成21年4月2日(2009.4.2)
【国際特許分類】
【出願日】平成19年9月14日(2007.9.14)
【出願人】(000003078)株式会社東芝 (54,554)
【Fターム(参考)】
[ Back to top ]