【課題】 ｐ型のIII族窒化物半導体層に貫通孔が形成されており、その貫通孔をｎ型のIII族窒化物半導体が充填している場合、貫通孔を充填しているｎ型のIII族窒化物半導体の不純物濃度が濃くなり、ｐ型のIII族窒化物半導体とｎ型のIII族窒化物半導体の接合界面を電流が流れやすくなり、耐圧が低くなりやすい。
【解決手段】 ｐ型のIII族窒化物半導体層８に不純物濃度の分布を設ける。貫通孔８ｃに臨んでいる範囲８ｂでは不純物濃度を薄くし、貫通孔８ｃから離反している範囲８ａでは不純物濃度を濃くする。半導体装置のオフ時に、空乏層が不純物濃度の薄い範囲８ｂに広く拡がり、必要な耐圧を確保できる。 （もっと読む）

【課題】バッファ層の結晶成長時に高抵抗化の不純物をドーピングすることなく上層の化合物半導体の結晶品質を保持するも、バッファ層を高抵抗化してオフリーク電流を確実に抑制し、信頼性の高い高耐圧の化合物半導体装置を実現する。
【解決手段】化合物半導体積層構造２の裏面から、化合物半導体積層構造２の少なくともバッファ層２ａに不純物、例えばＦｅ，Ｃ，Ｂ，Ｔｉ，Ｃｒのうちから選ばれた少なくとも１種類を導入し、バッファ層２ａの抵抗値を高くする。 （もっと読む）

【課題】耐圧特性の低下やゲートリーク電流の増加を生じることなく、低抵抗で高速動作可能なヘテロ接合電界効果型トランジスタおよびその製造方法を提供する。
【解決手段】ヘテロ接合ＦＥＴの製造方法に関し、（ａ）チャネル層３及びチャネル層３上に形成されたバリア層４を窒化物半導体層として準備する工程と、（ｂ）窒化物半導体層上に不純物拡散源としてＺｎＯ膜９を形成する工程と、（ｃ）ＺｎＯ膜９上のドレイン電極６及びソース電極５を形成すべき領域以外に酸化膜１０を形成する工程と、（ｄ）窒化物半導体層に対して熱処理を行い、酸化膜１０が形成されていない領域の下部のチャネル層３及びバリア層４に選択的に、ＺｎＯ膜９からＺｎ及びＯを拡散させる工程とを備える。 （もっと読む）

【課題】トラップの影響を低減し、過渡応答を改善するトランジスタ装置及びトランジスタ装置製造方法を提供する。
【解決手段】ソース電極５とゲート電極６との間のＧａＮチャネル２における一部に形成された、不純物濃度が高い領域である高不純物領域１３を含み、高不純物領域１３は、ゲート電極６とドレイン電極７との間より不純物濃度が高い。 （もっと読む）

【課題】簡便な方法で形成することが可能な高抵抗のバッファ層を備えた窒化物半導体装置およびその製造方法を提供する。
【解決手段】基板上に、原料ガスとして有機金属ガリウムを供給しながら、エピタキシャル成長温度とｎ型不純物のドーピングガスの供給量を制御することにより、有機金属ガリウムに起因する炭素がドーピングされて所望の抵抗率となる窒化ガリウム層をバッファ層としてエピタキシャル成長する。 （もっと読む）

【課題】低コストでしきい値電圧のバラツキの少ないノーマリーオフ化されたＨＥＭＴを提供する。
【解決手段】基板１０の上方に半導体層２１〜２４を形成する工程と、半導体層２３〜２４にフッ素成分を含むガスを用いたドライエッチングによりリセス５１となる開口部を形成する工程と、半導体層を加熱することによりリセス５１の側面及び底面に付着しているフッ素を半導体層２２〜２４に拡散させフッ素を含む領域を形成する工程と、リセス５１の内面及び半導体層２２〜２４上に絶縁膜３０を形成する工程と、リセス５１が形成されている領域に絶縁膜３０を介し電極４１を形成する工程と、を有する。 （もっと読む）

【課題】半導体装置に形成される絶縁膜の付着力を高め歩留りを向上させる。
【解決手段】基板１０の上方に形成された半導体層２０〜２３と、前記半導体層２０〜２３上に形成された絶縁膜３１，３２と、前記絶縁膜上３１，３２に形成された電極４１と、を有し、前記絶縁膜３１，３２は、前記電極４１の側における膜応力よりも、前記半導体層２０〜２３の側における膜応力が低いことを特徴とする半導体装置により上記課題を解決する。 （もっと読む）

【課題】ＳｉＣ系ＪＦＥＴにおいて、トレンチゲート領域間を高精度に制御するため、ソース領域内にゲート領域を形成する必要がある。これにより増加するソース領域、ゲート領域間高濃度ＰＮ接合による接合電流を削減できる半導体装置を提供する。
【解決手段】ノーマリオフ型パワーＪＦＥＴの製造方法であって、Ｎ型ＳｉＣ１ｓの表面に、Ｎエピタキシャル下層１ｅａ、中層１ｅｂ、上層１ｅｃ等複数層を形成し、表面には複数のソース層９、及びＰゲート領域４が設けられる。ゲート領域はアクティブ領域３の外端部に接するように、下層、中層、上層のＰエッジターミネーション領域７ａ、７ｂ、７ｃが設けられる。裏側種面には、高濃度ドレイン層８が形成される。 （もっと読む）

【課題】高耐電圧性を有するとともにｐ型不純物の拡散による結晶品質の劣化が好適に抑制された、半導体素子用のエピタキシャル基板を提供する。
【解決手段】（１１１）方位の単結晶シリコンである下地基板１の上に、前記下地基板の基板面に対し（０００１）結晶面が略平行となるようにIII族窒化物層群を形成してなる半導体素子用のエピタキシャル基板１０が、組成の相異なる第１単位層３１と第２単位層３２とを繰り返し交互に積層してなる組成変調層３と、組成変調層の上に形成され、Ａｌを含むIII族窒化物からなる中間層５と、を含む単位構造体を複数積層してなるバッファ層８と、バッファ層の直上に形成されたチャネル層９ａと、チャネル層の上に形成されたバリア層９ｂと、を備え、バッファ層に含まれる複数の前記中間層のうちの少なくとも１つにｐ型不純物が意図的に導入されてなり、隣接層に第１の層から拡散したｐ型不純物が存在する、ようにする。 （もっと読む）

【課題】ｐ型のIII族窒化物半導体層を含む積層構造を利用して複数個の半導体装置を製造し、エッチング等して個々の半導体装置に分割すると、個々の半導体装置の側面に露出するｐ型のIII族窒化物半導体層の表面に沿ってリ−ク電流が流れてしまう。
【解決手段】ｐ型のIII族窒化物半導体層８を含む積層構造の表面または裏面からｐ型のIII族窒化物半導体層８に達しない深さまでエッチングまたはダイシングし、残った厚みをへき開して個々の半導体装置に分割する。半導体装置の側面に露出するｐ型のIII族窒化物半導体層８の表面はへき開面となり、結晶欠陥が少なく、側面に沿ってリ−ク電流が流れることを防止する。 （もっと読む）

【課題】低オン抵抗および高信頼性を有する半導体素子を提供する。
【解決手段】半導体素子１Ａは、第１導電形層１１が表面に選択的に設けられた半絶縁性基板１０と、前記半絶縁性基板および前記第１導電形層の上に設けられたノンドープＡｌ_ＸＧａ_１−ＸＮ（０≦Ｘ＜１）を含む第１半導体層１５と、前記第１半導体層上に設けられたノンドープもしくは第２導電形のＡｌ_ＹＧａ_１−ＹＮ（０＜Ｙ≦１、Ｘ＜Ｙ）を含む第２半導体層１６とを備える。半導体素子は、前記第２導電形層１１に接続された第１主電極２０と、前記第２半導体層１６に接続された第２主電極と２１、前記第１主電極と、前記第２主電極と、のあいだの前記第２半導体層の上に設けられた制御電極３０とを備える。前記第１導電形層１１は、前記制御電極３０の下に設けられている。 （もっと読む）

【課題】 オン抵抗の増大を抑制しつつ、耐圧の低下を抑制する技術を提供する。
【解決手段】 ノーマリオフ型の半導体装置１００は、ヘテロ接合を構成する半導体層１６と、第１リセス部８と、第１リセス部８よりも浅い第２リセス部４と、ゲート部５を備えている。半導体層１６は、第１半導体層１２と、第１半導体層１２上に設けられているとともに第１半導体層１２よりもバンドギャップが広い第２半導体層１４を有している。第２リセス部４は、第２半導体層１４を貫通していない。第２リセス部４の下方に位置する第２チャネル部Ｃ２は、第１リセス部８の下方に位置する第１チャネル部Ｃ１よりも電流経路２０の上流側に配置されている上流側第２チャネル部Ｃ２ｕを有する。 （もっと読む）

【課題】低消費電力・低電圧動作で、高利得・低歪特性を有し、かつ低コスト化が実現可能な半導体装置とその製造方法を提供する。
【解決手段】本発明に係る半導体装置のｐチャネルＦＥＴ２は、ソース／ドレインを形成する高濃度ｐ型半導体層３３と、その直下層に配設された低濃度ｐ型半導体層３２と、高濃度ｐ型半導体層３３上に形成された第１電極層４１と、低濃度ｐ型半導体層３２の下方に形成され、ゲートとなる高濃度ｎ型半導体層２２と、その上に形成された第２電極層４２とを備える。ｎチャネルＦＥＴ３は、ソース／ドレインを形成する高濃度ｎ型半導体層２２と、ゲートを形成する高濃度ｐ型半導体層３３と、その下方に形成された低濃度ｎ型半導体層２１と、第１電極層４２と、第２電極層４２とを備える。 （もっと読む）

【課題】ゲート電圧が閾値近傍に近づくときに発生する過剰なドレイン電流を抑制する。
【解決手段】トレンチ６の先端部に形成されたｎ^-型チャネル層７がトレンチ６の長辺に位置する部分よりも膜厚が厚くなるため、そのトレンチ６の先端部においてＪＦＥＴ構造が構成されないようにする。例えば、トレンチ６の先端部をｐ⁺型領域２０にて埋め尽くすようにする。これにより、トレンチ６の先端部のＪＦＥＴ構造の閾値がトレンチ６の長辺に位置する部分のＪＦＥＴ構造の閾値からずれることによる影響を受けることがない。したがって、ゲート電圧が閾値近傍に近づくときに発生する過剰なドレイン電流を抑制できる構造のＳｉＣ半導体装置とすることが可能となる。 （もっと読む）

【課題】耐圧向上を図った電界効果型トランジスタを提供する。
【解決手段】電界効果型トランジスタは、基板１０１上に、核形成層として機能する第一の窒化物半導体層１０２と、第一の窒化物半導体層１０２よりも電子親和力の大きい第二の窒化物半導体層１０３と、第二の窒化物半導体層１０３よりも電子親和力の小さい第三の窒化物半導体層１０４とを順に積層して形成されている。第三の窒化物半導体層１０４上には中間層１０６を介して形成されたソース電極１０７、ドレイン電極１０８、ゲート電極１０９が設けられている。第一の窒化物半導体層１０２には、ホウ素が不純物としてドーピングされている。 （もっと読む）

【課題】導体ベースプレート上に実装するＳｉＣやダイヤモンドを基板とする高周波半導体チップの割れを防止する。
【解決手段】導体ベースプレートと、導体ベースプレート上に配置された高周波半導体チップとを備え、高周波半導体チップは、四隅が面取りされている半導体装置。 （もっと読む）

【課題】導体ベースプレートと金属外壁との熱膨張係数が異なることに伴う、銀ロウ付けする際の導体ベースプレートの反りを抑制したパッケージを提供する。
【解決手段】導体ベースプレートと、導体ベースプレート上に配置された半導体装置と、半導体装置を内在し、導体ベースプレート上に配置され、導体ベースプレートと接する面に複数の開放部を有する金属壁と、開放部を充填するブロックとを備えるパッケージ。 （もっと読む）

【課題】 チャネルの高い移動度を得ながら、かつ、縦方向耐圧およびゲート電極端における耐圧の両方の耐圧性能を確実に得ることができる、半導体装置およびその製造方法を提供する。
【解決手段】 ｎ型ドリフト層および該ｎ型ドリフト層上に位置するｐ型層を含むＧａＮ系積層体に、開口部が設けられ、開口部を覆うように位置する、チャネルを含む再成長層と、再成長層に沿って該再成長層上に位置するゲート電極とを備え、開口部はｎ型ドリフト層に届いており、ゲート電極の端は、平面的に見てｐ型層から外れた部分がないように位置していることを特徴とする。 （もっと読む）

【課題】炭化ケイ素の好ましい電気特性にもかかわらず、その中においてより厚い電圧サポート領域を有する炭化ケイ素パワーデバイスの必要性が引き続き存在している。
【解決手段】高電圧炭化ケイ素パワーデバイスを形成する方法は、法外に高いコストのエピタキシャル成長された炭化ケイ素層の代わりに、高純度炭化ケイ素ウエハ材料から得られる高純度炭化ケイ素ドリフト層を利用している。本方法は、約１００μｍより厚い厚みを有するドリフト層を使用して１０ｋＶを超えるブロッキング電圧をサポートすることができる少数キャリアパワーデバイスと多数キャリアパワーデバイスの両方を形成することを含んでいる。これらのドリフト層は、その中に約２×１０^１５ｃｍ^−３未満である正味ｎ型ドーパント濃度を有するブール成長炭化ケイ素ドリフト層として形成される。このｎ型ドーパント濃度は、中性子変換ドーピング（ＮＴＤ）技法を使用して実現することができる。 （もっと読む）

【課題】ＧａＮ系の材料により形成されるＨＥＭＴ（高電子移動度トランジスタ）をノーマリーオフ化させる。
【解決手段】基板１１上に形成された第１の半導体層１２と、前記第１の半導体層上に形成された第２の半導体層１３と、所定の領域の前記第２の半導体層の一部または全部を除去することにより形成されているゲートリセス２２と、前記ゲートリセス及び第２の半導体層上に形成されている絶縁膜３１と、前記ゲートリセス上に絶縁膜を介して形成されているゲート電極３２と、前記第１の半導体層または前記第２の半導体層上に形成されているソース電極３３及びドレイン電極３４と、を有し、前記ゲートリセスが形成されている領域における前記第２の半導体層、または、前記第２の半導体層及び前記第１の半導体層にはフッ素が含まれているフッ素を含む領域２４を有する。 （もっと読む）