【課題】アルミニウムドープゲートを有するプログラマブルIII−窒化物トランジスタを提供する。
【解決手段】第１のIII−窒化物材料１０４と第２のIII−窒化物材料１０６との界面に形成される２次元電子ガスを有する導電チャネルを含むIII−窒化物ヘテロ接合デバイスにおいて、ゲート接点１４０の下に形成されるゲート絶縁層１１２が導電チャネルの上方に配置され、接点絶縁層１１２は界面における２次元電子ガスの形成を変更する。接点絶縁層１１２はＡｌＳｉＮ又はアルミニウムがドープされたＳｉＮとすることができる。接点絶縁層１１２はIII−窒化物ヘテロ接合デバイス１６０の閾値電圧をプログラミングしてデバイスをエンハンストモードデバイスにする。 （もっと読む）

半導体デバイスを形成する方法であって、この方法は、半導体層を準備するステップと、半導体層上に第１の金属の第１の層を準備するステップとを含む。第１の金属の第１の層上に第２の層を準備することができる。第２の層は、シリコン層及び第２の金属の層を含むことができ、第１の金属及び第２の金属は異なり得る。第１の金属はチタンとすることができ、第２の金属はニッケルとすることができる。関連するデバイス、構造体、及び他の方法もまた説明される。 （もっと読む）

【課題】ゲート−ソース間およびゲート−ドレイン間のキャパシタンスの低減と、ＪＦＥＴをオンさせる際に必要なゲート印加電圧が高電圧になることを抑制する。
【解決手段】凹部４ｃ内に形成されたｉ型（イントリンシック半導体）側壁層５を介してｐ⁺型ゲート領域６を形成する。このような構成とすれば、ｎ⁺型層４とｐ⁺型ゲート領域６との間にさらにｐ⁺型ゲート領域６よりも低濃度のｐ^-型層が必要とされない。このため、ｎ^-型チャネル層３に直接接触している高濃度のｐ⁺型ゲート領域６によって、ｎ^-型チャネル層３内に伸びる空乏層幅を制御できる。したがって、ｎ⁺型層４とｐ⁺型ゲート領域６との間にさらにｐ^-型層が備えられる場合と比較して、ゲート印加電圧が高電圧になることを抑制できる。また、ｐ⁺型ゲート領域６の側面がｉ型側壁層５によってｎ⁺型層４と分離されるため、ゲート−ソース間およびゲート−ドレイン間のキャパシタンスを低減できる。 （もっと読む）

【課題】 ＨＥＭＴにおいて、２次元電子ガス層の電気抵抗の増加が抑制された正孔排出用電極を提供すること。
【解決手段】 ＨＥＭＴ１０は、ゲート電極３４とドレイン電極３２の間のヘテロ接合層２７に接触する正孔選択通過膜４３と、その正孔選択通過膜４３に接触する正孔排出用電極４６を備えている。正孔選択通過膜４３は、へテロ接合層２７に接触する第１部分領域４２と正孔排出用電極４６に接触する第２部分領域４４を有している。第２部分領域４２のｐ型不純物の濃度は、第１部分領域４４のｐ型不純物濃度よりも濃い。 （もっと読む）

【課題】ゲートリーク電流を抑制する、窒化物半導体からなるリセスゲート構造のヘテロ接合ＦＥＴ及びその製造方法を提供することを目的とする。
【解決手段】本発明のヘテロ接合ＦＥＴは、窒化物半導体からなるヘテロ接合ＦＥＴであって、バリア層４０とバリア層４０の上に形成されたキャップ層５０を含む半導体層と、半導体層に下部を埋没するようにして半導体層上に設けられたゲート電極１００と、ゲート電極１００の両側に離間して半導体層上に夫々設けられたソース電極８０及びドレイン電極９０とを備える。キャップ層５０は、少なくとも表面側で、少なくともゲート電極１００のドレイン電極９０側の側面に接する領域に、アクセプタ準位を形成する不純物がドーピングされるドーピング領域６０を備える。 （もっと読む）

【課題】同一のボンディングパッドに対して異なる金属のボンディングワイヤーを用いて信頼性の高い配線を行う。
【解決手段】窒化物半導体ヘテロ接合型電界効果トランジスタにおけるソース電極８,ドレイン電極９,ソースパッド８'およびドレインパッド９'をＴi,Ａl,ＭoおよびＡuを順次積層して形成し、ソースパッド８'およびドレインパッド９'の一部をエッチングによって開口して、Ａl露出部を形成している。したがって、ソースパッド８'またはドレインパッド９'におけるＡu露出部に対しては、Ａuボンディングワイヤーを用いたワイヤーボンディングを行う一方、上記Ａl露出部に対しては、Ａlボンディングワイヤーを用いたワイヤーボンディングを行うことによって、優れた密着性とエレクトロマイグレーション耐性を得ることができる。 （もっと読む）

【課題】高電圧印加時にフィールドプレート構造端に集中する電界強度を緩和し、高耐圧で信頼性の高い窒化物半導体装置を提供する。
【解決手段】フィールドプレート構造を備えた窒化物半導体装置において、ゲート電極１８に、オフ制御の制御電圧を印加するとき、フィールドプレート構造の傾斜面部直下の窒化物半導体層中１３にはキャリアが存在しないようにする。 （もっと読む）

【課題】 金属キャリアを有する半導体デバイス及び製造方法を提供する。
【解決手段】 金属キャリア基板を含む半導体デバイス。キャリア基板の上には、Ａｌ_ｘ１Ｇａ_ｙ１Ｉｎ_ｚ１Ｎ（ｘ１＋ｙ１＋ｚ１＝１、ｘ１≧０、ｙ１≧０、ｚ１≧０）の第１の半導体層が形成される。第１の半導体層の上にはＡｌ_ｘ２Ｇａ_ｙ２Ｉｎ_ｚ２Ｎ（ｘ２＋ｙ２＋ｚ２＝１、ｘ２＞ｘ１、ｙ２≧０、ｚ２≧０）の第２の半導体層が配され、第２の半導体層の上にはゲート領域が配置される。半導体デバイスはさらに、ソース領域およびドレイン領域を含み、これらの領域のうちの一方が金属キャリア基板と電気的に接続され、第１の半導体層を介して延在する導電性領域を含む。 （もっと読む）

【課題】高耐圧および高電流のスイッチング動作が可能で、かつ製造が容易なＦＥＴを提供する。
【解決手段】半導体薄体の一の主表面に設けられた、第１導電型のソース領域（1）と、第１導電型のチャネル領域（10）と、チャネル領域を限定する第２導電型の限定領域（5）と、他の主表面に設けられた第１導電型のドレイン領域（3）と、厚さ方向に連続する第１導電型のドリフト領域（4）とを備え、ドリフト領域（4）およびチャネル領域（10）の不純物濃度は、ソース領域（1）、ドレイン領域（3）および限定領域（5）の不純物濃度よりも低く、チャネル領域（10）の不純物濃度はドリフト領域（4）の不純物濃度よりも低い。 （もっと読む）

【課題】ゲートリーク電流を抑制する、窒化物半導体からなるリセスゲート構造のヘテロ接合ＦＥＴ及びその製造方法を提供することを目的とする。
【解決手段】本発明のヘテロ接合電界効果トランジスタは、窒化物半導体からなるヘテロ接合電界効果トランジスタであって、バリア層４とバリア層４の上に形成されたキャップ層５を含む半導体層と、半導体層に下部を埋没するようにして半導体層上に設けられたゲート電極９と、ゲート電極９の側面と半導体層の間に設けられた絶縁膜１０と、を備え、ゲート電極９は、下面のみが半導体層と接触することを特徴とする。 （もっと読む）

【課題】 ＧａＮ基板上に結晶成長する各半導体層の平坦性が、半導体素子の寸法相当において向上した半導体基板を提供し、更には、この半導体基板を基礎として、特性の高性能化された半導体発光素子、半導体素子を提供する。
【解決手段】基板１１と、この基板１１上に積層された窒化物系III−Ｖ族化合物半導体単結晶層１２と、基板１１と窒化物系III−Ｖ族化合物半導体単結晶層１２との間に設けられた、不純物元素を５ｘ１０¹⁷ｃｍ^-3以上２ｘ１０¹⁹ｃｍ^-3以下含有する層１０とを備える。 （もっと読む）

【課題】オン抵抗の上昇を抑制しつつ閾値電圧を大きくできる電界効果トランジスタを提供する。
【解決手段】キャリア走行層１３である第１窒化物半導体層13と、第１窒化物半導体層13の上に設けられた、第１窒化物半導体層よりもバンドギャップエネルギーの大きい第２窒化物半導体層14と、第２窒化物半導体層14の上に順に設けられた、ＩｎＧａＮ16層と、ｐ型窒化物半導体層18と、ゲート電極２２とを備える電界効果トランジスタであって、ＩｎＧａＮ層16は、ゲート電極２２直下の表面に第１の凹部１９を有する。これにより、オン抵抗を一定に抑えつつ、閾値電圧を大きくすることができ、ノーマリオフ型のトランジスタが実現できる。 （もっと読む）

縦型トランジスタ装置は、ＩＩＩ−Ｖ族半導体材料から形成される基板（１００）と、少なくとも部分的に基板内に収容される多層スタック（１１６）とを備える。多層スタックは、基板（１００）に隣接して配置される半絶縁層（１０８）と、第１のＩＩＩ−Ｖ族半導体材料から形成されており、半絶縁層に隣接して配置される第１の層（１１０）とを備える。多層スタック（１１６）はまた、第２のＩＩＩ−Ｖ族半導体材料から形成されて、第１の層（１１０）に隣接する第２の層（１１２）と、第１の層と第２の層との界面に形成されるヘテロ接合部とを備える。
（もっと読む）

本願は、ドレイン（１４０）と、ゲート（１６０）と、ソース（１３０）と、を有し、ドレイン（１４０）およびソース（１３０）が、第１の型の半導体領域によって形成される、電界効果トランジスタに関する。一局面では、電界効果トランジスタはまた、ゲート（１６０）とドレイン（１４０）の中間のさらなるＮ^＋領域（４１０）等のさらにドープされた領域を含む。さらにドープされた領域は、電界効果トランジスタの中間ドレインとして見なすことができる。いくつかの実装では、さらにドープされた領域は、高濃度にドープすることができる。さらにドープされた領域によって、ドレイン（１４０）周囲の電界勾配を減少させることができる。
（もっと読む）

【課題】オン抵抗を大幅に低減し、十分な高電圧動作且つ高出力を得ることができる信頼性の高い化合物半導体装置を実現する。
【解決手段】ソース電極１２及びドレイン電極１３の下方の凹部７，８を充填し、電子供給層４の上方を覆う、Ｓｉを含むｎ−ＧａＮ層９が形成されており、ｎ−ＧａＮ層９は、ソース電極１２の下方及びドレイン電極１３下方に含まれるＳｉの方が、ゲート電極１５の近傍に含まれるＳｉよりも濃度が大きくなるように、Ｓｉ添加量を漸減させながら成長形成される。 （もっと読む）

【課題】高いチャネル移動度を有する電界効果トランジスタを提供する。
【解決手段】ゲート絶縁層と、前記ゲート絶縁層に接する第１半導体結晶層と、第１半導体結晶層に格子整合または擬格子整合する第２半導体結晶層とを有し、前記ゲート絶縁層、前記第１半導体結晶層および前記第２半導体結晶層が、ゲート絶縁層、第１半導体結晶層、第２半導体結晶層の順に配置されており、前記第１半導体結晶層がＩｎ_ｘ１Ｇａ_１−ｘ１Ａｓ_ｙ１Ｐ_１−ｙ１（０＜ｘ１≦１、０≦ｙ１≦１）であり、前記第２半導体結晶層がＩｎ_ｘ２Ｇａ_１−ｘ２Ａｓ_ｙ２Ｐ_１−ｙ２（０≦ｘ２≦１、０≦ｙ２≦１、ｙ２≠ｙ１）であり、前記第１半導体結晶層の電子親和力Ｅ_ａ１が前記第２半導体結晶層の電子親和力Ｅ_ａ２より小さい電界効果トランジスタを提供する。 （もっと読む）

【課題】２ＤＥＧ（２−Ｄｉｍｅｎｓｉｏｎａｌ Ｅｌｅｃｔｒｏｎ Ｇａｓ）チャネルを持つ電力電子素子及びその製造方法を提供する。
【解決手段】本発明にかかる電力電子素子は、２ＤＥＧチャネルを形成する、順次に形成された下部及び上部物質層と、上部物質層の上面上に接触したゲートを含み、２ＤＥＧチャネルのゲート下領域はオフ領域であり、前記オフ領域で２ＤＥＧの密度は最小または０である。上部物質層の全体は、連続的で均一な厚さを持つことができる。ゲート下部の上部物質層は、下部及び上部物質層の間の格子定数差を最小化するか、またはなくす不純物を含むことができる。 （もっと読む）

【課題】十分に大きな電流密度を得ることができるノーマリオフ型の窒化物半導体からなる電界効果トランジスタ及びその製造方法を提供する。
【解決手段】基板１０１上にＡｌＮバッファ層１０２、アンドープＧａＮ層１０３、アンドープＡｌＧａＮ層１０４、ｐ型ＧａＮ層１０５、高濃度ｐ型ＧａＮ層１０６が順に形成され、ゲート電極１１１が高濃度ｐ型ＧａＮ層１０６とオーミック接合する。アンドープＡｌＧａＮ層１０４の上にはソース電極１０９及びドレイン電極１１０が設けられる。アンドープＡｌＧａＮ層１０４とアンドープＧａＮ層との界面で発生する２次元電子ガスとｐ型ＧａＮ層１０５とによって生じるｐｎ接合がゲート領域に形成されるのでゲート電圧を大きくすることができる。 （もっと読む）

【課題】高周波動作や広帯域化が可能な増幅器の実現ができるＧａＮを使用した、ＨＥＭＴ（高電子移動度トランジスタ）のソース、ドレイン間寄生容量を低減できる半導体装置及びその製造方法を提供する。
【解決手段】電子が走行するＧａＮバッファ層２と、バッファ層上に形成された、２次元電子ガスを形成するＡｌＧａＮバリア層３と、バリア層上のゲート電極８、ソース電極６、ドレイン電極７を有するＨＥＭＴにおいて、ソース電極６とドレイン電極７の下部に形成した高濃度不純物領域４と、高濃度不純物領域４の下部に形成され、当該高濃度不純物領域４より不純物濃度が低い低濃度不純物領域５とを備えた。 （もっと読む）

【課題】横方向リーク電流の低減と横方向耐圧特性を両立させ、縦方向耐圧を向上させる電子デバイス用エピタキシャル基板を提供する。
【解決手段】Si基板１上のバッファ３上にIII族窒化物層をエピタキシャル成長させた、チャネル層４ａおよび電子供給層４ｂを有する主積層体４を具え、前記バッファは、Si基板と接する初期成長層５および初期成長層上の超格子多層構造からなる超格子積層体６を有し、初期成長層はAlN材料からなり、前記超格子積層体はB_ａ1Al_b1Ga_c1In_d1N材料からなる第１層６ａおよび第１層とはバンドギャップの異なるＢ_ａ2Ａｌ_ｂ2Ｇａ_ｃ2Ｉｎ_ｄ2Ｎ材料からなる第２層６ｂを積層してなり、前記超格子積層体と、前記主積層体を構成するチャネル層のバッファ側の部分は、Ｃ濃度が1×10¹⁸/cm³以上であり、チャネル層の電子供給層側の部分は、Ｃ濃度が４×１０^１６／ｃｍ^３以下であることを特徴とする。 （もっと読む）