【課題】遷移金属のエネルギー準位を安定にすることが可能な半導体装置を提供することを目的とする。
【解決手段】本発明は、ＳｉＣ基板１０上に設けられ、遷移金属であるＦｅとＦｅよりも深い準位を有する不純物であるＣとをそれぞれ一定の濃度で含有する第１のＧａＮ層２０と、第１のＧａＮ層２０上に設けられ、Ｆｅの濃度の変化に従いＣの濃度が変化する第２のＧａＮ層２２と、第２のＧａＮ層２２上に設けられ、ＧａＮよりもバンドギャップが大きい電子供給層１８と、を有する半導体装置である。 （もっと読む）

【課題】III族窒化物半導体からなる電界効果トランジスタにおける高電圧スイッチング時の電流コラプスを効果的に抑制できるようにする。
【解決手段】第１の半導体層１０３は、少なくともゲート電極１０６におけるドレイン電極１０７側の端部の下側の領域において、炭素濃度が１×１０^１７ｃｍ^−３未満である低炭素濃度領域を有し、基板１０１の上面から第１の半導体層１０３及び第２の半導体層１０４を含むドレイン電極までの半導体層の厚さをｄ１（μｍ）とし、低炭素濃度領域の厚さをｄ２（μｍ）とし、動作耐圧をＶ_ｍ（Ｖ）としたとき、Ｖ_ｍ／（１１０・ｄ１）≦ｄ２＜Ｖ_ｍ／（１１０・ｄ１）＋０．５の関係を満たし、且つ、緩和状態におけるオン抵抗をＲ_ｏｎ０とし、動作電圧Ｖ_ｍにおけるオフ状態からオン状態に遷移した１００μｓ後のオン抵抗をＲ_ｏｎとしたとき、電流コラプス値の指標とするＲ_ｏｎとＲ_ｏｎ０との比の値が、Ｒ_ｏｎ／Ｒ_ｏｎ０≦３である。 （もっと読む）

【課題】ピンチオフ特性の改善が可能な半導体装置を提供すること。
【解決手段】本発明は、ＳｉＣ基板１０上に設けられた第１のＧａＮ層１８と、第１のＧａＮ層１８上に設けられた第２のＧａＮ層２０（電子走行層）と、第２のＧａＮ層２０上に設けられ、ＧａＮよりもバンドギャップが大きいＡｌＧａＮ電子供給層１６と、を有し、第１のＧａＮ層１８のアクセプタ濃度は第２のＧａＮ層２０のアクセプタ濃度よりも高い半導体装置である。 （もっと読む）

【課題】歩留りの低下を抑制する。
【解決手段】開口部１２１．１の形成により、第１の半導体層１１０の上面のうち、上方に第２の半導体層１２０が形成されていない部分の少なくとも一部には、絶縁体１３０．１が形成される。開口部１２１．１には、絶縁体１３０．１を覆うようにソース電極Ｓ１０が形成される。ソース電極Ｓ１０は、第１の半導体層１１０と前記第２の半導体層１２０との界面と接するように形成される。 （もっと読む）

【課題】ＦＥＴの閾値電圧のばらつきのない半導体トランジスタおよびその製造方法を提供する。
【解決手段】半導体トランジスタ１００は、基板１と、基板１の上方に形成された第１化合物半導体層１０３と、第１化合物半導体層１０３上に形成され、第１化合物半導体層１０３よりもバンドギャップの大きい第２化合物半導体層１０４と、第２化合物半導体層１０４内の少なくとも一部に、酸素がドープされた酸素ドープ領域１０５と、第２化合物半導体層１０４上に形成された第３化合物半導体層１０６と、第１化合物半導体層１０３に電気的に接続されたソース電極１０７およびドレイン電極１０９と、酸素ドープ領域１０５の上方に、酸素ドープ領域１０５に接するように形成されたゲート電極１０８とを有する。 （もっと読む）

【課題】円弧状の部分を有する電極と先端部分を有する電極での円弧状の部分と先端部分との間で流れる電流密度を均一化するために、電極の先端部分における電流集中を緩和させ、電流集中に起因する半導体装置の破壊を防止できる半導体装置を提供する。
【解決手段】半導体装置は、基板と、基板上に形成され、かつヘテロ接合に基づくキャリア走行層を有する化合物半導体層と、化合物半導体層上に形成される第１の主電極１４と、化合物半導体層上において平面的に見て第１の主電極１４を包囲するように形成され、かつ直線領域と円弧領域とを有する第２の主電極１５と、化合物半導体層上において第１の主電極及び第２の主電極に対向するように形成された制御電極１６と、を備え、第１の主電極及び第２の主電極の間に電流が流れる半導体装置であって、第１の主電極と第２の主電極の円弧領域との間に電流制限部１９を設けた。 （もっと読む）

【課題】正孔の蓄積によるキンク現象の発生および耐圧の低下を、効果的に抑制できるようにする。
【解決手段】半絶縁性のＩｎＰからなる基板１０１と、基板１０１の上に形成されて、炭素（Ｃ）がｐ形の不純物として導入されたＧａＡｓＳｂからなる正孔走行層１０２と、正孔走行層１０２の上に形成されたＩｎＧａＡｓからなるチャネル層１０３と、チャネル層１０３の上に形成された電子供給層１０４と、電子供給層１０４の上に形成された障壁層１０５とを備える。 （もっと読む）

【課題】半導体基板におけるリーク電流を低減する。
【解決手段】ベース基板１１０と、ベース基板上１１０に形成され、第１の伝導型の多数キャリアを含む第１チャネル層２０８を有する第１半導体部２００と、第１半導体部２００の上方に形成され、第１半導体部２００の不純物準位よりも深い準位の不純物準位を形成する不純物を有する分離層３００と、分離層３００の上方に形成され、第１チャネル層が含む第１の伝導型の多数キャリアと反対の伝導型の多数キャリアを含む第２チャネル層４０８を有する第２半導体部４００とを備える半導体基板。 （もっと読む）

【課題】Ｉｄ―ｍａｘ特性低下を低減可能なIII族窒化物半導体電子デバイスが提供される。
【解決手段】III族窒化物半導体電子デバイス１１では、チャネル層２１はＡｌＧａＮからなると共に、バリア層２３はチャネル層２１より大きなバンドギャップのＡｌＧａＮからなる。チャネル層２１が、ＧａＮではなく、ＡｌＧａＮからなるので、III族窒化物半導体電子デバイス１１においてＩｄ―ｍａｘ特性低下を低減可能である。また、第１及び第２の電極１７、１９は、それぞれ、チャネル層２１の第１及び第２の部分２１ａ、２１ｂ上に設けられる。チャネル層２１において第１の部分２１ａの不純物濃度が第２の部分２１ｂの不純物濃度と同じであるから、チャネル層２１における第１の部分にイオン注入が行われていない。半導体積層１５に部分的にイオン注入を行っていない。このイオン注入の使用回避により、Ｉｄ―ｍａｘ特性低下を更に低減可能である。 （もっと読む）

【課題】外部ノイズの影響を低減できるＪＦＥＴを提供する。
【解決手段】本発明に係るＪＦＥＴ５０は、ｐ型半導体基板１と、ｐ型半導体基板１の表面に形成されているｎ型チャネル領域３と、ｎ型チャネル領域３内に形成されており、ｎ型チャネル領域３よりも不純物濃度の高いｎ型埋め込み領域４と、ｎ型チャネル領域３の表面に形成されているｐ型ゲート領域６と、ｎ型チャネル領域３の表面に、ｐ型ゲート領域６を挟むように形成されているｎ型ドレイン／ソース領域７及びｎ型ドレイン／ソース領域８とを備え、ｎ型埋め込み領域４は、ｎ型ドレイン／ソース領域７及びｎ型ドレイン／ソース領域８の一方の下方に形成されており、他方の下方に形成されていない。 （もっと読む）

【課題】耐圧が高いＨＦＥＴ（Ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ−ＦＥＴ）を提供する。
【解決手段】ヘテロ接合１６ａに生じる２次元電子ガスをチャネルとするＨＦＥＴ１０であって、第１半導体領域１６と、第１半導体領域１６上で第１半導体領域１６とヘテロ接合している第２半導体領域１８と、第２半導体領域１８上に形成されたソース電極２０、ドレイン電極２２及びゲート電極２４と、第１半導体領域１６と接しており、ソース電極２０と導通しているｐ型の第３半導体領域１４を有している。ゲート電極２４とドレイン電極２２の間の第２半導体領域１８の上面のうちの、ゲート電極２４に隣接する範囲の上面は、第１表面準位密度を有する第１領域４０であり、第１領域４０に隣接する範囲の上面は、第１表面準位密度より低い第２表面準位密度を有する第２領域４２である。第３半導体領域１４は、第２領域４２の下側で第１半導体領域１６に接している。 （もっと読む）

【課題】耐圧向上や短チャンネル効果の抑制を可能とする半導体装置およびその製造方法を提供することを目的とする。
【解決手段】本発明にかかる半導体装置は、半導体基板であるＳｉＣ基板１上に形成された、バッファ層２と、バッファ層２上に形成された、バッファ層２よりもバンドギャップが小さいチャネル層３と、チャネル層３上に形成された、チャネル層３よりもバンドギャップが大きいバリア層４と、バリア層４上に互いに離間して形成された、ソース、ドレイン電極７、８と、ソース、ドレイン電極７、８下から、バリア層４を通ってチャネル層３中にそれぞれ達する、不純物領域５とを備え、不純物領域５の下端は、バッファ層２に達しない。 （もっと読む）

【課題】III-Ｖ族窒化物半導体に設けるオーミック電極のコンタクト抵抗を低減しながらデバイスの特性を向上できるようにする。
【解決手段】半導体装置（ＨＦＥＴ）は、ＳｉＣ基板１１上にバッファ層１２を介在させて形成された第１の窒化物半導体層１３と、該第１の窒化物半導体層１３の上に形成され、該第１の窒化物半導体層１３の上部に２次元電子ガス層を生成する第２の窒化物半導体層１４と、該第２の窒化物半導体層１４の上に選択的に形成されたオーム性を持つ電極１６、１７とを有している。第２の窒化物半導体層１４は、底面又は壁面が基板面に対して傾斜した傾斜部を持つ断面凹状のコンタクト部１４ａを有し、オーム性を持つ電極１６、１７はコンタクト部１４ａに形成されている。 （もっと読む）

【課題】主面をｍ面とするIII 族窒化物半導体で構成されたＨＦＥＴにおいて、正のしきい値電圧を高めること。
【解決手段】ＨＦＥＴ１００は、凹凸加工されたａ面サファイア基板１０１上に、ｍ面を主面とするＧａＮからなるバッファ層１０２、ノンドープのＧａＮからなるチャネル層１０３、ノンドープのＡｌＧａＮからなる障壁層１０４、酸素ドープのｎ−ＡｌＧａＮからなるキャリア供給層１０５を有している。キャリア供給層１０５は２つの領域に分離して形成されている。キャリア供給層１０５は、障壁層１０４上に選択的に再成長させて形成した層である。ゲート電極１０９にバイアスを印加しない状態では、ゲート電極１０９直下に２ＤＥＧが形成されないため、正のしきい値電圧を高めることができる。 （もっと読む）

【課題】ＩｎＡｌＮ／ＧａＮヘテロ構造を有し、かつオーミックコンタクト特性の優れた半導体素子用のエピタキシャル基板を提供する。
【解決手段】半導体素子用エピタキシャル基板１０Ａが、下地基板１と、ＧａＮからなるチャネル層３と、ＡｌＮからなるスペーサ層４と、III族元素としてＩｎとＡｌとＧａとを含む障壁層５と、を備え、障壁層が、Ｉｎ_xＡｌ_1-xＮ（０＜ｘ＜１）からなるマトリックス層にＧａ原子がドープされ、障壁層のＧａ原子の濃度が１．２×１０²⁰ｃｍ^-3以下であるようにする。 （もっと読む）

【課題】チャネル層のキャリア濃度が増大することを避けてリークを低減できる構造を有する、窒化物電子デバイスを提供する。
【解決手段】半導体積層１５の斜面１５ａ及び主面１５ｃは、それぞれ、第１及び第２の基準面Ｒ１、Ｒ２に対して延在する。半導体積層１５の主面１５ｃは六方晶系III族窒化物のｃ軸方向を示す基準軸Ｃｘに対して５度以上４０度以下の範囲内の角度で傾斜すると共に、第１の基準面Ｒ１の法線と基準軸Ｃｘとの成す角度は第２の基準面Ｒ２の法線と基準軸Ｃｘとの成す角度より小さいので、チャネル層１９の酸素濃度を１×１０^１７ｃｍ^−３未満にすることができる。これ故に、チャネル層１９において、酸素添加によりキャリア濃度が増加することを避けることができ、チャネル層を介したトランジスタのリーク電流を低減できる。 （もっと読む）

【課題】 優れた縦方向耐圧を得た上で、安定して低いオン抵抗を確保することができる、半導体装置およびその製造方法を提供する。
【解決手段】ｎ型ドリフト層４、ｐ型層６、およびｎ型表層８、を含むＧａＮ系積層体、に形成され、開口部２８に露出するＧａＮ系積層体を覆うチャネルを含む再成長層２７が形成され、チャネルが電子走行層の電子供給層との界面に形成される二次元電子ガスであって、ｐ型層６の厚みが、電子走行層２２の厚みをｄとして、ｄ〜１０ｄの範囲にあり、かつ、（ｐ型層／ｎ型表層）界面から該ｎ型表層内へと、該ｐ型層におけるｐ型不純物濃度から濃度が減少するｐ型不純物傾斜層７が設けられていることを特徴とする。 （もっと読む）

【課題】 立ち上がり電圧低減と高耐圧実現の両立を可能とする構造を提案する。
【解決手段】 ＳｉＣ縦型ダイオードにおいて、カソード電極２１と、ｎ^＋＋カソード層１０と、ｎ^＋＋カソード層上のｎ⁻ドリフト層１１と、一対のｐ^＋領域１２と、ｎ⁻ドリフト層１１とｐ^＋領域１２の間に形成され、且つ一対のｐ^＋領域１２に挟まれたｎ^＋チャネル領域１６と、ｎ^＋＋アノード領域１４と、ｎ^＋＋アノード領域１４とｐ^＋領域１２に形成されたアノード電極２２を備える。 （もっと読む）

【課題】 アクセス抵抗およびオン抵抗が低いIII族窒化物半導体素子、III族窒化物半導体素子の製造方法、および電子装置を提供する。
【解決手段】
障壁層９０２は、チャネル層９０１上方にヘテロ接合され、
チャネル層９０１の上部の一部およびその上方の障壁層９０２が除去されて凹部が形成され、
チャネル層９０１および障壁層９０２の一部にｎ型導電層領域９０４が形成され、
ｎ型導電層領域９０４は、前記凹部の表面を含み、
ｎ型導電層領域９０４の深さＴ_ｉｍｐが、ｎ型導電層領域９０４表面の各部から前記表面と垂直方向の測定値で１５ｎｍ以上であり、
オーミック電極９０６および９０７は、前記凹部の表面を介して前記ｎ型導電層領域にオーミック接触していることを特徴とする、III族窒化物半導体素子。 （もっと読む）

【課題】連続動作の際に生じるオン抵抗の増大を抑制した電界効果トランジスタを実現できるようにする。
【解決手段】電界効果トランジスタは、窒化物半導体からなり、τ_c／τ_e＞exp｛−４６．５＋４５．７exp（logｘ／２１．６）＋０．２exp（logｘ／０．２７）｝の関係を満たす。但し、ｘはＲ∞／Ｒ₀−１であり、Ｒ∞はオフ状態において所定の時間保持した後、オン状態へとスイッチした直後のオン抵抗であり、Ｒ₀はオフ状態の保持時間が所定の時間以内の場合にオフ状態からオン状態へとスイッチした直後のオン抵抗であり、τ_cはコラプスを引き起こす電子がトラップされる捕獲時定数であり、τ_eはコラプスを引き起こすトラップされた電子の放出の時定数である。 （もっと読む）