電界効果型トランジスタ
【課題】正孔の蓄積によるキンク現象の発生および耐圧の低下を、効果的に抑制できるようにする。
【解決手段】半絶縁性のＩｎＰからなる基板１０１と、基板１０１の上に形成されて、炭素（Ｃ）がｐ形の不純物として導入されたＧａＡｓＳｂからなる正孔走行層１０２と、正孔走行層１０２の上に形成されたＩｎＧａＡｓからなるチャネル層１０３と、チャネル層１０３の上に形成された電子供給層１０４と、電子供給層１０４の上に形成された障壁層１０５とを備える。
【解決手段】半絶縁性のＩｎＰからなる基板１０１と、基板１０１の上に形成されて、炭素（Ｃ）がｐ形の不純物として導入されたＧａＡｓＳｂからなる正孔走行層１０２と、正孔走行層１０２の上に形成されたＩｎＧａＡｓからなるチャネル層１０３と、チャネル層１０３の上に形成された電子供給層１０４と、電子供給層１０４の上に形成された障壁層１０５とを備える。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、本発明は化合物半導体からなる電界効果型トランジスタに関するものである。
【背景技術】
【０００２】
ＩｎＰ基板上に形成される電界効果型トランジスタは、優れた高速性および低雑音性から、所謂サブテラヘルツおよびテラヘルツ帯で動作する超高周波集積回路への応用が期待されている。例えば、図５に示すような、電界効果型トランジスタが提案されている。この電界効果型トランジスタは、まず、半絶縁性のＩｎＰからなる基板５０１の上に、アンドープのＩｎＡｌＡｓからなるバッファ層５０２、アンドープのＩｎＧａＡｓからなるチャネル層５０３、アンドープＩｎＡｌＡｓからなるスペーサ層５０４，ｎ型不純物が高濃度に導入されたｎ+−ＩｎＡｌＡｓからなる電子供給層５０５，アンドープのＩｎＡｌＡｓからなる障壁層５０６，アンドープのＩｎＰからなる障壁層５０７が積層されている。
【０００３】
また、障壁層５０７の上には、ショットキー接続するゲート電極５０８が形成されている。また、障壁層５０７の上には、ｎ型不純物が高濃度に導入されたｎ+−ＩｎＡｌＡｓからなるコンタクト層５０９，コンタクト層５１２が形成されている。コンタクト層５０９およびコンタクト層５１２は、ゲート電極５０８を挟むように配置されている。また、コンタクト層５０９，コンタクト層５１２の上には、ｎ型不純物が高濃度に導入されたｎ+−ＩｎＧａＡｓからなるコンタクト層５１０，コンタクト層５１３が形成されている。加えて、コンタクト層５１０，コンタクト層５１３の上には、オーミック接続するソース電極５１１，ドレイン電極５１４が形成されている。
【０００４】
この電界効果型トランジスタは、高電子移動度電界効果型トランジスタと呼ばれ、電子供給層５０５より供給された電子がチャネル層５０３で２次元電子ガスを形成し、この２次元電子ガスをチャネルとするトランジスタである。チャネル層５０３は、アンドープとされているので、２次元電子ガスからなるチャネルを高速に電子が走行（移動）できる構成となっている。また、このトランジスタは、上記チャネルを介してソース電極５１１からドレイン電極５１４へ流れる電子の流量（ドレイン電流）を、ゲート電極５０８に印加する電圧によって制御して動作させる。このトランジスタでは、以下に説明する問題がある。
【０００５】
このようなトランジスタでは、ドレイン電圧を上昇させていくと、ある電圧付近でドレイン電流が急激に上昇するキンクと呼ばれる現象が起きる。このキンク現象は、次の原因で起きると考えられている。ドレイン電極５１４に、ソース電極５１１に対して正の電圧を印加すると、電子はソース電極５１１の側からドレイン電極５１４の側に加速される。ドレイン電圧を上昇させると、加速された電子は高いエネルギーを持ち、走行するチャネル層５０３を構成する原子の価電子に衝突し、自由電子と正孔の対を生成する。これを衝突イオン化という。
【０００６】
生成された自由電子は、ドレイン電極５１４を経てトランジスタに接続する外部回路へ移動する。しかしながら、衝突イオン化により生成した正孔は、ｎ形の層（電子供給層５０５）と半絶縁性の層（基板５０１）に挟まれているために移動しにくく、ソース電極５１１の側のゲート電極５０８下の領域のチャネル層５０３に残り、電子と再結合して消滅する。
【０００７】
上述したように衝突イオン化により電子正孔対が生成している状態で、ドレイン電圧をさらに上昇させ、電子正孔対の生成頻度が、再結合頻度を上回るようになると、チャネル層５０３と、この直下のバッファ層５０２とのヘテロ界面の価電子帯バンド不連続が正孔に対して障壁となり、チャネル層５０３において正孔の蓄積が起こる。このチャネル層５０３における正孔の蓄積によって、チャネルの静電ポテンシャルが低下してチャネル中の電子が増加し、ソース抵抗が低下すると共に、閾値電圧も低下するため、ドレイン電流が急増する。このドレイン電流の急増が、キンク現象である。
【０００８】
上述したチャネル層５０３における正孔の蓄積に伴うドレイン電流の増加によって、衝突イオン化による正孔の生成は急増し、正孔の蓄積も加速される。この繰り返しによって、ドレイン電流は急激に増加し、トランジスタを破壊してしまう。つまり、ドレイン耐圧は低下する。なお、このような電界効果型トランジスタにおけるキンク現象とその発生機構に関しては、非特許文献１に記載されている。
【０００９】
上述した衝突イオン化は、ＩｎＧａＡｓのようにバンドギャップが比較的小さい材料を、電子が走行するチャネル層に用いた場合に不可避の現象である。この衝突イオン化によるキンクの緩和およびドレイン耐圧低下の抑制を目的とし、チャネル層の下にｐ型のＩｎＡｌＡｓからなるｐ型チャネル層を形成し、加えて、ソース電極側にｐ型チャネル層に接続する高濃度のｐ型領域を形成し、また、このｐ型領域に接続する電極を形成するトランジスタが提案されている（特許文献１，非特許文献２参照）。このトランジスタによれば、高いドレイン電圧下で生成する正孔を、ｐ型チャネル層−ｐ型領域−電極を経由させて素子外に逃がすようにしている。この構成では、ｐ型チャネル層が、正孔走行層となっている。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開平８−２２２５７８号公報
【非特許文献】
【００１１】
【非特許文献１】T. Suemitsu, et al. ,"An Analysis of the Kink Phenomena in InAlAs/InGaAs HEMT’s Using Two-Dimensional Device Simulation",IEEE Transactions on Electron Devices, Vol.45, No.12, pp.2390-2399, 1998.
【非特許文献２】T.Suemitsu, et al. ,"Body contacts in InP-based InAIAs/lnGaAs HEMTs and their effects on breakdown voltage and kink suppression", ELECTRONICS LETTERS, Vol.31, No.9, pp.758-759, 1995.
【発明の概要】
【発明が解決しようとする課題】
【００１２】
ところで、上述したｐ型チャネル層を備えるトランジスタでは、アンドープのＩｎＧａＡｓからなるチャネル層の下（基板側）に、ｐ型のＩｎＡｌＡｓからなるｐ型チャネル層を配置しており、ＩｎＧａＡｓからなるチャネル層にＩｎＡｌＡｓからなる層が接触して形成されている。ＩｎＧａＡｓとＩｎＡｌＡｓのヘテロ界面では、価電子帯のバンド不連続が正孔に対して障壁として作用する。従って、上述したトランジスタでは、アンドープのチャネル層よりｐ型チャネル層へ正孔が移動するためには、上述した価電子帯バンド不連続を乗り越えることになり、正孔の移動が抑制された状態となっている。
【００１３】
また、ｐ型チャネル層は、１０18ｃｍ-3台の比較的高濃度にｐ型の不純物を導入することになるが、このｐ形の不純物が電子が走行するチャネル層への拡散がないように、急峻なドーピングプロファイルが求められる。しかしながら、ｐ形の不純物として一般に用いられているＺｎをドーピングすると、次に示すように、急峻なドーピングプロファイルが得られないという問題がある。
【００１４】
例えば、有機金属気相成長法においてＺｎをドーピングする場合、有機金属気相成長装置の反応炉内へのドーパント原料の残留、所謂メモリ効果により、ノンドープとして形成するＩｎＧａＡｓからなるチャネル層へも少量のＺｎがドーピングされ、ｐ型ドーパント分布に、チャネル層側へのだれが生じる場合がある。このような状態では、電子走行層となるチャネル層の電子の伝導特性を劣化させる可能性がある。
【００１５】
上述したような化合物半導体（ＩｎＡｌＡｓ）の層は、分子線エピタキシー法によっても形成可能であるが、この場合、ｐ型ドーパントとしてＢｅが用いられることが多い。しかしながら、高濃度にドーピングされたＢｅは拡散しやすいため、やはり、急峻なドーピングプロファイルが得られにくい。従って、正孔走行層としてのｐ型チャネル層に高濃度にＢｅがドープされていると、ドープされているＢｅが拡散して電子走行層としてのチャネル層に侵入し、チャネル層の電子の伝導特性を劣化させる可能性がある。
【００１６】
これらのように、前述したｐ型チャネル層を設けるトランジスタにおいては、正孔走行層としてのｐ型チャネル層に導入しているｐ型不純物が、電子走行層としてのチャネル層に影響を及ぼすため、正孔の蓄積によるキンク現象の発生および耐圧の低下を、効果的に抑制できないという問題がある。
【００１７】
本発明は、以上のような問題点を解消するためになされたものであり、正孔の蓄積によるキンク現象の発生および耐圧の低下を、効果的に抑制できるようにすることを目的とする。
【課題を解決するための手段】
【００１８】
本発明に係る電界効果型トランジスタは、半絶縁性のＩｎＰからなる基板と、この基板の上に形成されて、炭素がｐ形の不純物として導入されたＧａＡｓＳｂからなる正孔走行層と、この正孔走行層の上に形成されたＩｎＧａＡｓからなるチャネル層と、このチャネル層の上に形成された電子供給層と、この電子供給層の上に形成された障壁層と、この障壁層の上に接して形成されたゲート電極と、このゲート電極を挟んで障壁層の上に形成された第１コンタクト層および第２コンタクト層と、ゲート電極，第１コンタクト層，および第２コンタクト層が形成されている領域以外の障壁層の上に形成された第３コンタクト層と、第１コンタクト層の上に形成されたソース電極と、第２コンタクト層の上に形成されたドレイン電極と、障壁層から正孔走行層にかけて第３コンタクト層の直下に形成されて第３コンタクト層に接続するｐ型領域と、第３コンタクト層の上に形成されたオーミック電極とを少なくとも備える。
【００１９】
また、本発明に係る電界効果型トランジスタは、半絶縁性のＩｎＰからなる基板と、この基板の上に形成されて、炭素がｐ形の不純物として導入されたＧａＡｓＳｂからなる正孔走行層と、この正孔走行層の上に形成されたＩｎＧａＡｓからなるチャネル層と、このチャネル層の上に形成された電子供給層と、この電子供給層の上に形成された障壁層と、この障壁層の上に接して形成されたゲート電極と、このゲート電極を挟んで障壁層の上に形成された第１コンタクト層および第２コンタクト層と、第１コンタクト層の上に形成されたソース電極と、第２コンタクト層の上に形成されたドレイン電極と、障壁層から正孔走行層にかけて第１コンタクト層の直下に形成されて第１コンタクト層に接続するｐ型領域とを少なくとも備える。
【発明の効果】
【００２０】
以上説明したように、本発明によれば、炭素がｐ形の不純物として導入されたＧａＡｓＳｂからなる正孔走行層を備えるようにしたので、正孔の蓄積によるキンク現象の発生および耐圧の低下を、効果的に抑制できるようになるという優れた効果が得られる。
【図面の簡単な説明】
【００２１】
【図１】図１は、本発明の実施の形態１における電界効果型トランジスタの構成を示す断面図である。
【図２Ａ】図２Ａは、本発明の実施の形態２における電界効果型トランジスタの構成を示す断面図である。
【図２Ｂ】図２Ｂは、本発明の実施の形態２における電界効果型トランジスタの一部構成を示す平面図である。
【図３】図３は、正孔走行層３０２（バッファ層３０１）をＩｎＡｌＡｓから構成した場合の、電界効果型トランジスタの静電ポテンシャルプロファイルを示している。
【図４】図４は、正孔走行層２０３（バッファ層２０２）を炭素をドーパントとしたＧａＡｓＳｂから構成した場合の、電界効果型トランジスタの静電ポテンシャルプロファイルを示している。
【図５】図５は、ＩｎＰ基板上に形成される電界効果型トランジスタの構成を示す断面図である。
【発明を実施するための形態】
【００２２】
以下、本発明の実施の形態について図を参照して説明する。
【００２３】
［実施の形態１］
はじめに、本発明の実施の形態１について図１を用いて説明する。図１は、本発明の実施の形態１における電界効果型トランジスタの構成を模式的に示す断面図である。この電界効果型トランジスタは、半絶縁性のＩｎＰからなる基板１０１と、基板１０１の上に形成されて、炭素（Ｃ）がｐ形の不純物として導入されたＧａＡｓＳｂからなる正孔走行層１０２と、正孔走行層１０２の上に形成されたＩｎＧａＡｓからなるチャネル層１０３と、チャネル層１０３の上に形成された電子供給層１０４と、電子供給層１０４の上に形成された障壁層１０５とを備える。
【００２４】
また、この電界効果型トランジスタは、障壁層１０５の上に接して形成されたゲート電極１０６と、ゲート電極１０６を挟んで障壁層１０５の上に形成された第１コンタクト層１０７および第２コンタクト層１０８と、ゲート電極１０６，第１コンタクト層１０７，および第２コンタクト層１０８が形成されている領域以外の障壁層１０５の上に形成された第３コンタクト層１０９と、第１コンタクト層１０７の上に形成されたソース電極１１０と、第２コンタクト層１０８の上に形成されたドレイン電極１１１と、障壁層１０５から正孔走行層１０２にかけて第３コンタクト層１０９の直下に形成されて第３コンタクト層１０９に接続するｐ型領域１１２と、第３コンタクト層１０９の上に形成されたオーミック電極１１３とを備える。
【００２５】
電子供給層１０４は、例えば、ｎ型の不純物としてＳｉが高濃度のドープされたＩｎＡｌＡｓから構成されていればよい。また、障壁層１０５は、アンドープのＩｎＰから構成されていればよい。また、第１コンタクト層１０７，第２コンタクト層１０８，および第３コンタクト層１０９は、ｎ型の不純物としてＳｉが高濃度のドープされたＩｎＧａＡｓから構成されていればよい。また、ｐ型領域１１２は、Ｚｎを高濃度（例えば１×１０20ｃｍ-3）に導入して形成すればよい。また、ゲート電極１０６は、障壁層１０５にショットキー接続して形成されている。一方、ソース電極１１０，ドレイン電極１１１，およびオーミック電極１１３は、第１コンタクト層１０７，第２コンタクト層１０８，および第３コンタクト層１０９にオーミック接続している。
【００２６】
本実施の形態における電界効果型トランジスタは、例えば、よく知られた有機金属気相成長法および分子線エピタキシー法などの成膜法により、正孔走行層１０２，チャネル層１０３，電子供給層１０４，障壁層１０５となる化合物半導体層を、基板１０１の上に順次堆積して形成する。次に、障壁層１０５の側より、マスクパターンなどを用いて選択的にｐ型不純物を拡散させることで、ｐ型領域１１２を形成する。
【００２７】
次に、第１コンタクト層１０７，第２コンタクト層１０８，および第３コンタクト層１０９となる化合物半導体層を形成し、この層を公知のリソグラフィー技術とエッチング技術とによりパターニングすることで、ゲート電極形成領域を開口し、また、各層に分離する。この後、障壁層１０５にショットキー接続するゲート電極１０６を形成し、また、ソース電極１１０，ドレイン電極１１１，およびオーミック電極１１３を形成する。これらの電極は、よく知られたリフトオフ法により形成することができる。
【００２８】
上述した本実施の形態では、まず、正孔走行層１０２をＧａＡｓＳｂから構成したので、ＩｎＧａＡｓからなるチャネル層１０３に対して、価電子帯のバンドギャップエネルギーが高くなる。このため、正孔走行層１０２におけるヘテロ界面の価電子帯バンド不連続が、正孔に対して障壁とはならず、チャネル層１０３に蓄積される正孔が、滞ることなく正孔走行層１０２に移動するようになる。
【００２９】
また、正孔走行層１０２は、ｐ型とするために、熱拡散し難くまた、所謂メモリ効果の少ない炭素を用いるようにしたので、急峻なドーピングプロファイルが得られ、チャネル層１０３への拡散が抑制されるようになる。
【００３０】
以上の結果、本実施の形態によれば、チャネル層１０３における正孔の蓄積によるキンク現象の発生および耐圧の低下を、効果的に抑制できるようなる。
【００３１】
［実施の形態２］
次に、本発明の実施の形態２について図２Ａおよび図２Ｂを用いて説明する。図２Ａは本発明の実施の形態２における電界効果型トランジスタの構成を示す模式的な断面図であり、図２Ｂは一部を示す平面図である。
【００３２】
この電界効果型トランジスタは、半絶縁性のＩｎＰからなる基板２０１と、基板２０１の上に形成されたアンドープのＩｎ0.52Ａｌ0.48Ａｓからなる層厚２００ｎｍのバッファ層２０２とを備える。また、バッファ層２０２の上に形成された炭素がｐ形の不純物として導入（１×１０18ｃｍ-3）されたＧａＡｓ0.5Ｓｂ0.5からなる層厚１０ｎｍの正孔走行層２０３と、正孔走行層２０３の上に形成されたアンドープのＧａＡｓ0.5Ｓｂ0.5からなる層厚３ｎｍのスペーサ層２０４とを備える。
【００３３】
また、スペーサ層２０４の上に形成されたアンドープのＩｎ0.75Ｇａ0.25Ａｓからなる層厚９ｎｍのチャネル層２０５と、チャネル層２０５の上に形成されたアンドープＩｎ0.52Ａｌ0.48Ａｓからなる層厚４ｎｍのスペーサ層２０６と、スペーサ層２０６の上に形成されたｎ型不純物が高濃度に導入（６×１０12ｃｍ-2程度）されたｎ+−Ｉｎ0.52Ａｌ0.48Ａｓからなる電子供給層２０７とを備える。
【００３４】
また、電子供給層２０７の上に形成されたアンドープのＩｎ0.52Ａｌ0.48Ａｓからなる層厚６ｎｍの第１障壁層２０８と、第１障壁層２０８の上に形成されたアンドープのＩｎＰからなる層厚５ｎｍの第２障壁層２０９とを備える。
【００３５】
また、この電界効果型トランジスタは、第２障壁層２０９の上に接して形成されたゲート電極２１０と、ゲート電極２１０を挟んで第２障壁層２０９の上に形成された下部第１コンタクト層２１１および下部第２コンタクト層２１３と、ゲート電極２１０，下部第１コンタクト層２１１，および下部第２コンタクト層２１３が形成されている領域以外の第２障壁層２０９の上に形成された下部第３コンタクト層２１５とを備える。下部第１コンタクト層２１１，下部第２コンタクト層２１３，および下部第３コンタクト層２１５は、ｎ型不純物が高濃度に導入されたｎ+−ＩｎＡｌＡｓから構成されている。
【００３６】
また、下部第１コンタクト層２１１，下部第２コンタクト層２１３，および下部第３コンタクト層２１５の上に形成された、ｎ型不純物が高濃度に導入されたｎ+−ＩｎＧａＡｓからなる上部第１コンタクト層２１２，上部第２コンタクト層２１４，および上部第３コンタクト層２１６を備える。また、上部第１コンタクト層２１２の上にはソース電極２１７が形成され、上部第２コンタクト層２１４の上にはドレイン電極２１８が形成され、上部第３コンタクト層２１６の上にはオーミック電極２２０が形成されている。
【００３７】
加えて、第２障壁層２０９から正孔走行層２０３にかけて下部第３コンタクト層２１５の直下に形成されて上下部第３コンタクト層２１５に接続するｐ型領域２１９を備える。ｐ型領域２１９は、Ｚｎを高濃度（例えば１×１０20ｃｍ-3）に導入して形成すればよい。
【００３８】
本実施の形態における電界効果型トランジスタは、例えば、よく知られた有機金属気相成長法および分子線エピタキシー法などの成膜法により、バッファ層２０２，正孔走行層２０３，スペーサ層２０４，チャネル層２０５，スペーサ層２０６，電子供給層２０７，第１障壁層２０８，第２障壁層２０９となる化合物半導体層を、基板２０１の上に順次堆積して形成する。次に、第２障壁層２０９の側より、マスクパターンなどを用いて選択的にｐ型不純物（例えばＺｎ）を拡散させることで、正孔走行層２０３に到達するｐ型領域２１９を形成する。
【００３９】
次に、下部第１コンタクト層２１１，下部第２コンタクト層２１３，および下部第３コンタクト層２１５となる化合物半導体層を形成し、引き続いて、上部第１コンタクト層２１２，上部第２コンタクト層２１４，および上部第３コンタクト層２１６となる化合物半導体層を形成する。次に、これらの層を、公知のリソグラフィー技術とエッチング技術とによりパターニングすることで、ゲート電極形成領域を開口し、また、各層に分離する。ここで、第２障壁層２０９が、エッチング停止層として機能する。この後、開口して露出した第２障壁層２０９にショットキー接続するゲート電極２１０を形成し、また、ソース電極２１７，ドレイン電極２１８，およびオーミック電極２２０を形成する。これらの電極は、よく知られたリフトオフ法により形成することができる。
【００４０】
上述した本実施の形態における電界効果型トランジスタは、ゲート電極２１０に印加した電圧を変化させることによって、ゲート電極２１０の下のチャネル層２０５に形成される２次元電子ガスの電子濃度を変化させ、ソース電極２１７からドレイン電極２１８へ流れるドレイン電流を変化させる。また、オーミック電極２２０は、接地に接続し、チャネル層２０５で発生した正孔を、正孔走行層２０３−ｐ型領域２１９−オーミック電極２２０を経由して接地（電界効果型トランジスタの外部）に放出させる。
【００４１】
上述した本実施の形態によれば、まず、正孔走行層２０３をＧａＡｓＳｂから構成したので、ＩｎＧａＡｓからなるチャネル層２０５に対して、価電子帯のバンドギャップエネルギーが高くなる。このため、正孔走行層２０３におけるヘテロ界面の価電子帯バンド不連続が、正孔に対して障壁とはならず、チャネル層２０５に蓄積される正孔が、滞ることなく正孔走行層２０３に移動するようになる。
【００４２】
このバンドの状態について、図３および図４を用いてより詳細に説明する。図３は、正孔走行層３０２（バッファ層３０１）をＩｎＡｌＡｓから構成した場合の、電界効果型トランジスタの静電ポテンシャルプロファイルを示している。この電界効果型トランジスタは、半絶縁性のＩｎＰからなる基板の上にアンドープのＩｎ0.52Ａｌ0.48Ａｓからなる層厚２００ｎｍのバッファ層３０１が形成され、この上に、Ｚｎがｐ形の不純物として導入（２×１０18ｃｍ-3）されたＩｎ0.52Ａｌ0.48Ａｓからなる層厚１０ｎｍの正孔走行層３０２が形成され、この上にアンドープのＩｎ0.52Ａｌ0.48Ａｓからなる層厚３ｎｍのスペーサ層３０３が形成されている。
【００４３】
また、スペーサ層３０３の上にアンドープのＩｎ0.75Ｇａ0.25Ａｓからなる層厚９ｎｍのチャネル層３０４が形成され、この上にアンドープＩｎ0.52Ａｌ0.48Ａｓからなる層厚４ｎｍのスペーサ層３０５が形成され、この上にｎ型不純物が高濃度に導入されたｎ+−Ｉｎ0.52Ａｌ0.48Ａｓからなる電子供給層３０６とを備える。
【００４４】
また、電子供給層３０６の上にアンドープのＩｎ0.52Ａｌ0.48Ａｓからなる層厚６ｎｍの第１障壁層３０７が形成され、第１障壁層３０７の上に形成されたアンドープのＩｎＰからなる層厚５ｎｍの第２障壁層３０８が形成されている。また、図３は、これらの層構成をシミュレートすることで計算した結果である。
【００４５】
また、図４は、前述した実施の形態２における電界効果型トランジスタの各層の構成をシミュレートすることで計算した結果である。なお、いずれにおいても、電子供給層は、スペーサ層の表面に６×１０12ｃｍ-2程度のドーピング濃度でＳｉを平面的にドーピング（プレーナドープ）したものとして計算している。
【００４６】
図３に示すように、ＩｎＡｌＡｓから構成した正孔走行層３０２（バッファ層３０１）の場合、チャネル層３０４とスペーサ層３０３とのヘテロ界面に、正孔３２２に対する障壁が存在しており、衝突イオン化によりチャネル層３０４で生成せいた電子３２１および正孔３２２の、蓄積した正孔３２２の正孔走行層３０２への移動を阻害していることがわかる。
【００４７】
これに対し、本実施の形態によれば、図５に示すように、まず、チャネル層２０５とスペーサ層２０４との間に約０．４Ｖの障壁が形成されるため、図３に示す場合と同様に、チャネル層２０５に電子４０１を閉じ込めることができる。さらに、本実施の形態では、チャネル層２０５とスペーサ層２０４とのヘテロ界面には、正孔４０２に対して作用する障壁が存在しない。この結果、衝突イオン化によってチャネル層２０５で生成した正孔４０２は、チャネル層２０５に蓄積されることがなく、ポテンシャルによる電界により正孔走行層２０３に効率的に移動する。また、正孔走行層２０３に移動した正孔は、ｐ型領域２１９およびオーミック電極２２０を介して外部に放出させることができる。この結果、本実施の形態によれば、衝突イオン化による電界効果型トランジスタの電流電圧特性におけるキンクを抑制し、素子の耐圧低下を防止することができる。
【００４８】
また、本実施の形態によれば、高い濃度でドーピングすることが可能であり、かつ拡散の少ない炭素をドーパントとしたＧａＡｓＳｂより、正孔走行層２０３を形成したので、急峻なドーピングプロファイルを得ることが可能であり、チャネル層２０５の電子伝送特性に対するｐ型ドーパントの影響を抑制することが可能である。また、高いドーピング濃度を容易に得られることから、正孔走行層２０３をより薄く形成することが可能となる。
【００４９】
なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者により、多くの変形が実施可能であることは明白である。例えば、上述では、障壁層の側より正孔走行層にかけて形成したｐ型領域を、ソース電極およびドレイン電極とは異なるオーミック電極に接続させるようにしたが、これに限るものではない。例えば、障壁層の側より正孔走行層にかけて形成したｐ型領域が、ソース電極に接続されているようにしてもよい。この場合、障壁層から正孔走行層にかけて形成するｐ型領域を、ソース電極が形成される第１コンタクト層の直下に形成して第１コンタクト層に接続すればよい。
【００５０】
また、例えば、ＧａＡｓＳｂを用いた層のＶ族原子組成は、ＩｎＧａＡｓからなる層とＧａＡｓからなる層とのヘテロ界面の伝導帯バンド不連続が、電子をＩｎＧａＡｓからなる層の側に閉じ込めるのに十分な大きさであり、かつ、ＧａＡｓＳｂかなる層の全層厚が、ＩｎＰからなる基板上で、ＧａＡｓＳｂの臨界膜厚を越えること無く、格子歪みによる転位等の結晶欠陥が生じない範囲を選択すれば、上述した実施の形態による効果を得ることが可能である。
【００５１】
具体的には、例えばＧａＡｓ1-yＳｂyのＳｂ組成ｙを０．４から０．７の範囲とすればよい。このようにすることで、ＩｎＧａＡｓかなる層とＧａＡｓＳｂからなる層とのヘテロ界面の伝導帯バンド不連続は、約０．２〜０．５ｅＶと見積もられるようになる。また、上記組成とすれば、ＧａＡｓＳｂからなる層の全層厚を、格子歪みに伴う結晶欠陥を生じさせない厚さに設定し、障壁層、電子供給層、チャネル層を含む各層厚、および電子供給層のドーピング濃度を適宜調整することによって、所望の電界効果型トランジスタを作製することが可能である。
【００５２】
また、チャネル層を構成するＩｎＧａＡｓのＩｎ組成についても、ＧａＡｓＳｂからなる層とのヘテロ界面の伝導帯バンド不連続が、電子をチャネル層に閉じ込めるのに十分な大きさであり、かつ、チャネル層の厚さがＩｎＰ基板の上におけるＩｎＧａＡｓの臨界膜厚を越えること無く、格子歪みによる転位等の結晶欠陥が生じない範囲を適宜選択すればよい。
【００５３】
以上説明したように、本発明による電界効果型トランジスタによれば、ＩｎＧａＡｓからなるチャネル層における衝突イオン化により生ずる正孔を、効率的に素子の外に引き出すことが可能となる。また、チャネル層の電子伝導特性を劣化させることのないｐ型の正孔走行層を容易に作製することが可能となり、ドレイン電流−ドレイン電圧特性にキンクが発生する閾値において、キンクの無い良好な特性、および従来のトランジスタに比較して高い耐圧特性を得られる。
【符号の説明】
【００５４】
１０１…基板、１０２…正孔走行層、１０３…チャネル層、１０４…電子供給層、１０５…障壁層、１０６…ゲート電極、１０７…第１コンタクト層、１０８…第２コンタクト層、１０９…第３コンタクト層、１１０…ソース電極、１１１…ドレイン電極、１１２…ｐ型領域、１１３…オーミック電極。
【技術分野】
【０００１】
本発明は、本発明は化合物半導体からなる電界効果型トランジスタに関するものである。
【背景技術】
【０００２】
ＩｎＰ基板上に形成される電界効果型トランジスタは、優れた高速性および低雑音性から、所謂サブテラヘルツおよびテラヘルツ帯で動作する超高周波集積回路への応用が期待されている。例えば、図５に示すような、電界効果型トランジスタが提案されている。この電界効果型トランジスタは、まず、半絶縁性のＩｎＰからなる基板５０１の上に、アンドープのＩｎＡｌＡｓからなるバッファ層５０２、アンドープのＩｎＧａＡｓからなるチャネル層５０３、アンドープＩｎＡｌＡｓからなるスペーサ層５０４，ｎ型不純物が高濃度に導入されたｎ+−ＩｎＡｌＡｓからなる電子供給層５０５，アンドープのＩｎＡｌＡｓからなる障壁層５０６，アンドープのＩｎＰからなる障壁層５０７が積層されている。
【０００３】
また、障壁層５０７の上には、ショットキー接続するゲート電極５０８が形成されている。また、障壁層５０７の上には、ｎ型不純物が高濃度に導入されたｎ+−ＩｎＡｌＡｓからなるコンタクト層５０９，コンタクト層５１２が形成されている。コンタクト層５０９およびコンタクト層５１２は、ゲート電極５０８を挟むように配置されている。また、コンタクト層５０９，コンタクト層５１２の上には、ｎ型不純物が高濃度に導入されたｎ+−ＩｎＧａＡｓからなるコンタクト層５１０，コンタクト層５１３が形成されている。加えて、コンタクト層５１０，コンタクト層５１３の上には、オーミック接続するソース電極５１１，ドレイン電極５１４が形成されている。
【０００４】
この電界効果型トランジスタは、高電子移動度電界効果型トランジスタと呼ばれ、電子供給層５０５より供給された電子がチャネル層５０３で２次元電子ガスを形成し、この２次元電子ガスをチャネルとするトランジスタである。チャネル層５０３は、アンドープとされているので、２次元電子ガスからなるチャネルを高速に電子が走行（移動）できる構成となっている。また、このトランジスタは、上記チャネルを介してソース電極５１１からドレイン電極５１４へ流れる電子の流量（ドレイン電流）を、ゲート電極５０８に印加する電圧によって制御して動作させる。このトランジスタでは、以下に説明する問題がある。
【０００５】
このようなトランジスタでは、ドレイン電圧を上昇させていくと、ある電圧付近でドレイン電流が急激に上昇するキンクと呼ばれる現象が起きる。このキンク現象は、次の原因で起きると考えられている。ドレイン電極５１４に、ソース電極５１１に対して正の電圧を印加すると、電子はソース電極５１１の側からドレイン電極５１４の側に加速される。ドレイン電圧を上昇させると、加速された電子は高いエネルギーを持ち、走行するチャネル層５０３を構成する原子の価電子に衝突し、自由電子と正孔の対を生成する。これを衝突イオン化という。
【０００６】
生成された自由電子は、ドレイン電極５１４を経てトランジスタに接続する外部回路へ移動する。しかしながら、衝突イオン化により生成した正孔は、ｎ形の層（電子供給層５０５）と半絶縁性の層（基板５０１）に挟まれているために移動しにくく、ソース電極５１１の側のゲート電極５０８下の領域のチャネル層５０３に残り、電子と再結合して消滅する。
【０００７】
上述したように衝突イオン化により電子正孔対が生成している状態で、ドレイン電圧をさらに上昇させ、電子正孔対の生成頻度が、再結合頻度を上回るようになると、チャネル層５０３と、この直下のバッファ層５０２とのヘテロ界面の価電子帯バンド不連続が正孔に対して障壁となり、チャネル層５０３において正孔の蓄積が起こる。このチャネル層５０３における正孔の蓄積によって、チャネルの静電ポテンシャルが低下してチャネル中の電子が増加し、ソース抵抗が低下すると共に、閾値電圧も低下するため、ドレイン電流が急増する。このドレイン電流の急増が、キンク現象である。
【０００８】
上述したチャネル層５０３における正孔の蓄積に伴うドレイン電流の増加によって、衝突イオン化による正孔の生成は急増し、正孔の蓄積も加速される。この繰り返しによって、ドレイン電流は急激に増加し、トランジスタを破壊してしまう。つまり、ドレイン耐圧は低下する。なお、このような電界効果型トランジスタにおけるキンク現象とその発生機構に関しては、非特許文献１に記載されている。
【０００９】
上述した衝突イオン化は、ＩｎＧａＡｓのようにバンドギャップが比較的小さい材料を、電子が走行するチャネル層に用いた場合に不可避の現象である。この衝突イオン化によるキンクの緩和およびドレイン耐圧低下の抑制を目的とし、チャネル層の下にｐ型のＩｎＡｌＡｓからなるｐ型チャネル層を形成し、加えて、ソース電極側にｐ型チャネル層に接続する高濃度のｐ型領域を形成し、また、このｐ型領域に接続する電極を形成するトランジスタが提案されている（特許文献１，非特許文献２参照）。このトランジスタによれば、高いドレイン電圧下で生成する正孔を、ｐ型チャネル層−ｐ型領域−電極を経由させて素子外に逃がすようにしている。この構成では、ｐ型チャネル層が、正孔走行層となっている。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開平８−２２２５７８号公報
【非特許文献】
【００１１】
【非特許文献１】T. Suemitsu, et al. ,"An Analysis of the Kink Phenomena in InAlAs/InGaAs HEMT’s Using Two-Dimensional Device Simulation",IEEE Transactions on Electron Devices, Vol.45, No.12, pp.2390-2399, 1998.
【非特許文献２】T.Suemitsu, et al. ,"Body contacts in InP-based InAIAs/lnGaAs HEMTs and their effects on breakdown voltage and kink suppression", ELECTRONICS LETTERS, Vol.31, No.9, pp.758-759, 1995.
【発明の概要】
【発明が解決しようとする課題】
【００１２】
ところで、上述したｐ型チャネル層を備えるトランジスタでは、アンドープのＩｎＧａＡｓからなるチャネル層の下（基板側）に、ｐ型のＩｎＡｌＡｓからなるｐ型チャネル層を配置しており、ＩｎＧａＡｓからなるチャネル層にＩｎＡｌＡｓからなる層が接触して形成されている。ＩｎＧａＡｓとＩｎＡｌＡｓのヘテロ界面では、価電子帯のバンド不連続が正孔に対して障壁として作用する。従って、上述したトランジスタでは、アンドープのチャネル層よりｐ型チャネル層へ正孔が移動するためには、上述した価電子帯バンド不連続を乗り越えることになり、正孔の移動が抑制された状態となっている。
【００１３】
また、ｐ型チャネル層は、１０18ｃｍ-3台の比較的高濃度にｐ型の不純物を導入することになるが、このｐ形の不純物が電子が走行するチャネル層への拡散がないように、急峻なドーピングプロファイルが求められる。しかしながら、ｐ形の不純物として一般に用いられているＺｎをドーピングすると、次に示すように、急峻なドーピングプロファイルが得られないという問題がある。
【００１４】
例えば、有機金属気相成長法においてＺｎをドーピングする場合、有機金属気相成長装置の反応炉内へのドーパント原料の残留、所謂メモリ効果により、ノンドープとして形成するＩｎＧａＡｓからなるチャネル層へも少量のＺｎがドーピングされ、ｐ型ドーパント分布に、チャネル層側へのだれが生じる場合がある。このような状態では、電子走行層となるチャネル層の電子の伝導特性を劣化させる可能性がある。
【００１５】
上述したような化合物半導体（ＩｎＡｌＡｓ）の層は、分子線エピタキシー法によっても形成可能であるが、この場合、ｐ型ドーパントとしてＢｅが用いられることが多い。しかしながら、高濃度にドーピングされたＢｅは拡散しやすいため、やはり、急峻なドーピングプロファイルが得られにくい。従って、正孔走行層としてのｐ型チャネル層に高濃度にＢｅがドープされていると、ドープされているＢｅが拡散して電子走行層としてのチャネル層に侵入し、チャネル層の電子の伝導特性を劣化させる可能性がある。
【００１６】
これらのように、前述したｐ型チャネル層を設けるトランジスタにおいては、正孔走行層としてのｐ型チャネル層に導入しているｐ型不純物が、電子走行層としてのチャネル層に影響を及ぼすため、正孔の蓄積によるキンク現象の発生および耐圧の低下を、効果的に抑制できないという問題がある。
【００１７】
本発明は、以上のような問題点を解消するためになされたものであり、正孔の蓄積によるキンク現象の発生および耐圧の低下を、効果的に抑制できるようにすることを目的とする。
【課題を解決するための手段】
【００１８】
本発明に係る電界効果型トランジスタは、半絶縁性のＩｎＰからなる基板と、この基板の上に形成されて、炭素がｐ形の不純物として導入されたＧａＡｓＳｂからなる正孔走行層と、この正孔走行層の上に形成されたＩｎＧａＡｓからなるチャネル層と、このチャネル層の上に形成された電子供給層と、この電子供給層の上に形成された障壁層と、この障壁層の上に接して形成されたゲート電極と、このゲート電極を挟んで障壁層の上に形成された第１コンタクト層および第２コンタクト層と、ゲート電極，第１コンタクト層，および第２コンタクト層が形成されている領域以外の障壁層の上に形成された第３コンタクト層と、第１コンタクト層の上に形成されたソース電極と、第２コンタクト層の上に形成されたドレイン電極と、障壁層から正孔走行層にかけて第３コンタクト層の直下に形成されて第３コンタクト層に接続するｐ型領域と、第３コンタクト層の上に形成されたオーミック電極とを少なくとも備える。
【００１９】
また、本発明に係る電界効果型トランジスタは、半絶縁性のＩｎＰからなる基板と、この基板の上に形成されて、炭素がｐ形の不純物として導入されたＧａＡｓＳｂからなる正孔走行層と、この正孔走行層の上に形成されたＩｎＧａＡｓからなるチャネル層と、このチャネル層の上に形成された電子供給層と、この電子供給層の上に形成された障壁層と、この障壁層の上に接して形成されたゲート電極と、このゲート電極を挟んで障壁層の上に形成された第１コンタクト層および第２コンタクト層と、第１コンタクト層の上に形成されたソース電極と、第２コンタクト層の上に形成されたドレイン電極と、障壁層から正孔走行層にかけて第１コンタクト層の直下に形成されて第１コンタクト層に接続するｐ型領域とを少なくとも備える。
【発明の効果】
【００２０】
以上説明したように、本発明によれば、炭素がｐ形の不純物として導入されたＧａＡｓＳｂからなる正孔走行層を備えるようにしたので、正孔の蓄積によるキンク現象の発生および耐圧の低下を、効果的に抑制できるようになるという優れた効果が得られる。
【図面の簡単な説明】
【００２１】
【図１】図１は、本発明の実施の形態１における電界効果型トランジスタの構成を示す断面図である。
【図２Ａ】図２Ａは、本発明の実施の形態２における電界効果型トランジスタの構成を示す断面図である。
【図２Ｂ】図２Ｂは、本発明の実施の形態２における電界効果型トランジスタの一部構成を示す平面図である。
【図３】図３は、正孔走行層３０２（バッファ層３０１）をＩｎＡｌＡｓから構成した場合の、電界効果型トランジスタの静電ポテンシャルプロファイルを示している。
【図４】図４は、正孔走行層２０３（バッファ層２０２）を炭素をドーパントとしたＧａＡｓＳｂから構成した場合の、電界効果型トランジスタの静電ポテンシャルプロファイルを示している。
【図５】図５は、ＩｎＰ基板上に形成される電界効果型トランジスタの構成を示す断面図である。
【発明を実施するための形態】
【００２２】
以下、本発明の実施の形態について図を参照して説明する。
【００２３】
［実施の形態１］
はじめに、本発明の実施の形態１について図１を用いて説明する。図１は、本発明の実施の形態１における電界効果型トランジスタの構成を模式的に示す断面図である。この電界効果型トランジスタは、半絶縁性のＩｎＰからなる基板１０１と、基板１０１の上に形成されて、炭素（Ｃ）がｐ形の不純物として導入されたＧａＡｓＳｂからなる正孔走行層１０２と、正孔走行層１０２の上に形成されたＩｎＧａＡｓからなるチャネル層１０３と、チャネル層１０３の上に形成された電子供給層１０４と、電子供給層１０４の上に形成された障壁層１０５とを備える。
【００２４】
また、この電界効果型トランジスタは、障壁層１０５の上に接して形成されたゲート電極１０６と、ゲート電極１０６を挟んで障壁層１０５の上に形成された第１コンタクト層１０７および第２コンタクト層１０８と、ゲート電極１０６，第１コンタクト層１０７，および第２コンタクト層１０８が形成されている領域以外の障壁層１０５の上に形成された第３コンタクト層１０９と、第１コンタクト層１０７の上に形成されたソース電極１１０と、第２コンタクト層１０８の上に形成されたドレイン電極１１１と、障壁層１０５から正孔走行層１０２にかけて第３コンタクト層１０９の直下に形成されて第３コンタクト層１０９に接続するｐ型領域１１２と、第３コンタクト層１０９の上に形成されたオーミック電極１１３とを備える。
【００２５】
電子供給層１０４は、例えば、ｎ型の不純物としてＳｉが高濃度のドープされたＩｎＡｌＡｓから構成されていればよい。また、障壁層１０５は、アンドープのＩｎＰから構成されていればよい。また、第１コンタクト層１０７，第２コンタクト層１０８，および第３コンタクト層１０９は、ｎ型の不純物としてＳｉが高濃度のドープされたＩｎＧａＡｓから構成されていればよい。また、ｐ型領域１１２は、Ｚｎを高濃度（例えば１×１０20ｃｍ-3）に導入して形成すればよい。また、ゲート電極１０６は、障壁層１０５にショットキー接続して形成されている。一方、ソース電極１１０，ドレイン電極１１１，およびオーミック電極１１３は、第１コンタクト層１０７，第２コンタクト層１０８，および第３コンタクト層１０９にオーミック接続している。
【００２６】
本実施の形態における電界効果型トランジスタは、例えば、よく知られた有機金属気相成長法および分子線エピタキシー法などの成膜法により、正孔走行層１０２，チャネル層１０３，電子供給層１０４，障壁層１０５となる化合物半導体層を、基板１０１の上に順次堆積して形成する。次に、障壁層１０５の側より、マスクパターンなどを用いて選択的にｐ型不純物を拡散させることで、ｐ型領域１１２を形成する。
【００２７】
次に、第１コンタクト層１０７，第２コンタクト層１０８，および第３コンタクト層１０９となる化合物半導体層を形成し、この層を公知のリソグラフィー技術とエッチング技術とによりパターニングすることで、ゲート電極形成領域を開口し、また、各層に分離する。この後、障壁層１０５にショットキー接続するゲート電極１０６を形成し、また、ソース電極１１０，ドレイン電極１１１，およびオーミック電極１１３を形成する。これらの電極は、よく知られたリフトオフ法により形成することができる。
【００２８】
上述した本実施の形態では、まず、正孔走行層１０２をＧａＡｓＳｂから構成したので、ＩｎＧａＡｓからなるチャネル層１０３に対して、価電子帯のバンドギャップエネルギーが高くなる。このため、正孔走行層１０２におけるヘテロ界面の価電子帯バンド不連続が、正孔に対して障壁とはならず、チャネル層１０３に蓄積される正孔が、滞ることなく正孔走行層１０２に移動するようになる。
【００２９】
また、正孔走行層１０２は、ｐ型とするために、熱拡散し難くまた、所謂メモリ効果の少ない炭素を用いるようにしたので、急峻なドーピングプロファイルが得られ、チャネル層１０３への拡散が抑制されるようになる。
【００３０】
以上の結果、本実施の形態によれば、チャネル層１０３における正孔の蓄積によるキンク現象の発生および耐圧の低下を、効果的に抑制できるようなる。
【００３１】
［実施の形態２］
次に、本発明の実施の形態２について図２Ａおよび図２Ｂを用いて説明する。図２Ａは本発明の実施の形態２における電界効果型トランジスタの構成を示す模式的な断面図であり、図２Ｂは一部を示す平面図である。
【００３２】
この電界効果型トランジスタは、半絶縁性のＩｎＰからなる基板２０１と、基板２０１の上に形成されたアンドープのＩｎ0.52Ａｌ0.48Ａｓからなる層厚２００ｎｍのバッファ層２０２とを備える。また、バッファ層２０２の上に形成された炭素がｐ形の不純物として導入（１×１０18ｃｍ-3）されたＧａＡｓ0.5Ｓｂ0.5からなる層厚１０ｎｍの正孔走行層２０３と、正孔走行層２０３の上に形成されたアンドープのＧａＡｓ0.5Ｓｂ0.5からなる層厚３ｎｍのスペーサ層２０４とを備える。
【００３３】
また、スペーサ層２０４の上に形成されたアンドープのＩｎ0.75Ｇａ0.25Ａｓからなる層厚９ｎｍのチャネル層２０５と、チャネル層２０５の上に形成されたアンドープＩｎ0.52Ａｌ0.48Ａｓからなる層厚４ｎｍのスペーサ層２０６と、スペーサ層２０６の上に形成されたｎ型不純物が高濃度に導入（６×１０12ｃｍ-2程度）されたｎ+−Ｉｎ0.52Ａｌ0.48Ａｓからなる電子供給層２０７とを備える。
【００３４】
また、電子供給層２０７の上に形成されたアンドープのＩｎ0.52Ａｌ0.48Ａｓからなる層厚６ｎｍの第１障壁層２０８と、第１障壁層２０８の上に形成されたアンドープのＩｎＰからなる層厚５ｎｍの第２障壁層２０９とを備える。
【００３５】
また、この電界効果型トランジスタは、第２障壁層２０９の上に接して形成されたゲート電極２１０と、ゲート電極２１０を挟んで第２障壁層２０９の上に形成された下部第１コンタクト層２１１および下部第２コンタクト層２１３と、ゲート電極２１０，下部第１コンタクト層２１１，および下部第２コンタクト層２１３が形成されている領域以外の第２障壁層２０９の上に形成された下部第３コンタクト層２１５とを備える。下部第１コンタクト層２１１，下部第２コンタクト層２１３，および下部第３コンタクト層２１５は、ｎ型不純物が高濃度に導入されたｎ+−ＩｎＡｌＡｓから構成されている。
【００３６】
また、下部第１コンタクト層２１１，下部第２コンタクト層２１３，および下部第３コンタクト層２１５の上に形成された、ｎ型不純物が高濃度に導入されたｎ+−ＩｎＧａＡｓからなる上部第１コンタクト層２１２，上部第２コンタクト層２１４，および上部第３コンタクト層２１６を備える。また、上部第１コンタクト層２１２の上にはソース電極２１７が形成され、上部第２コンタクト層２１４の上にはドレイン電極２１８が形成され、上部第３コンタクト層２１６の上にはオーミック電極２２０が形成されている。
【００３７】
加えて、第２障壁層２０９から正孔走行層２０３にかけて下部第３コンタクト層２１５の直下に形成されて上下部第３コンタクト層２１５に接続するｐ型領域２１９を備える。ｐ型領域２１９は、Ｚｎを高濃度（例えば１×１０20ｃｍ-3）に導入して形成すればよい。
【００３８】
本実施の形態における電界効果型トランジスタは、例えば、よく知られた有機金属気相成長法および分子線エピタキシー法などの成膜法により、バッファ層２０２，正孔走行層２０３，スペーサ層２０４，チャネル層２０５，スペーサ層２０６，電子供給層２０７，第１障壁層２０８，第２障壁層２０９となる化合物半導体層を、基板２０１の上に順次堆積して形成する。次に、第２障壁層２０９の側より、マスクパターンなどを用いて選択的にｐ型不純物（例えばＺｎ）を拡散させることで、正孔走行層２０３に到達するｐ型領域２１９を形成する。
【００３９】
次に、下部第１コンタクト層２１１，下部第２コンタクト層２１３，および下部第３コンタクト層２１５となる化合物半導体層を形成し、引き続いて、上部第１コンタクト層２１２，上部第２コンタクト層２１４，および上部第３コンタクト層２１６となる化合物半導体層を形成する。次に、これらの層を、公知のリソグラフィー技術とエッチング技術とによりパターニングすることで、ゲート電極形成領域を開口し、また、各層に分離する。ここで、第２障壁層２０９が、エッチング停止層として機能する。この後、開口して露出した第２障壁層２０９にショットキー接続するゲート電極２１０を形成し、また、ソース電極２１７，ドレイン電極２１８，およびオーミック電極２２０を形成する。これらの電極は、よく知られたリフトオフ法により形成することができる。
【００４０】
上述した本実施の形態における電界効果型トランジスタは、ゲート電極２１０に印加した電圧を変化させることによって、ゲート電極２１０の下のチャネル層２０５に形成される２次元電子ガスの電子濃度を変化させ、ソース電極２１７からドレイン電極２１８へ流れるドレイン電流を変化させる。また、オーミック電極２２０は、接地に接続し、チャネル層２０５で発生した正孔を、正孔走行層２０３−ｐ型領域２１９−オーミック電極２２０を経由して接地（電界効果型トランジスタの外部）に放出させる。
【００４１】
上述した本実施の形態によれば、まず、正孔走行層２０３をＧａＡｓＳｂから構成したので、ＩｎＧａＡｓからなるチャネル層２０５に対して、価電子帯のバンドギャップエネルギーが高くなる。このため、正孔走行層２０３におけるヘテロ界面の価電子帯バンド不連続が、正孔に対して障壁とはならず、チャネル層２０５に蓄積される正孔が、滞ることなく正孔走行層２０３に移動するようになる。
【００４２】
このバンドの状態について、図３および図４を用いてより詳細に説明する。図３は、正孔走行層３０２（バッファ層３０１）をＩｎＡｌＡｓから構成した場合の、電界効果型トランジスタの静電ポテンシャルプロファイルを示している。この電界効果型トランジスタは、半絶縁性のＩｎＰからなる基板の上にアンドープのＩｎ0.52Ａｌ0.48Ａｓからなる層厚２００ｎｍのバッファ層３０１が形成され、この上に、Ｚｎがｐ形の不純物として導入（２×１０18ｃｍ-3）されたＩｎ0.52Ａｌ0.48Ａｓからなる層厚１０ｎｍの正孔走行層３０２が形成され、この上にアンドープのＩｎ0.52Ａｌ0.48Ａｓからなる層厚３ｎｍのスペーサ層３０３が形成されている。
【００４３】
また、スペーサ層３０３の上にアンドープのＩｎ0.75Ｇａ0.25Ａｓからなる層厚９ｎｍのチャネル層３０４が形成され、この上にアンドープＩｎ0.52Ａｌ0.48Ａｓからなる層厚４ｎｍのスペーサ層３０５が形成され、この上にｎ型不純物が高濃度に導入されたｎ+−Ｉｎ0.52Ａｌ0.48Ａｓからなる電子供給層３０６とを備える。
【００４４】
また、電子供給層３０６の上にアンドープのＩｎ0.52Ａｌ0.48Ａｓからなる層厚６ｎｍの第１障壁層３０７が形成され、第１障壁層３０７の上に形成されたアンドープのＩｎＰからなる層厚５ｎｍの第２障壁層３０８が形成されている。また、図３は、これらの層構成をシミュレートすることで計算した結果である。
【００４５】
また、図４は、前述した実施の形態２における電界効果型トランジスタの各層の構成をシミュレートすることで計算した結果である。なお、いずれにおいても、電子供給層は、スペーサ層の表面に６×１０12ｃｍ-2程度のドーピング濃度でＳｉを平面的にドーピング（プレーナドープ）したものとして計算している。
【００４６】
図３に示すように、ＩｎＡｌＡｓから構成した正孔走行層３０２（バッファ層３０１）の場合、チャネル層３０４とスペーサ層３０３とのヘテロ界面に、正孔３２２に対する障壁が存在しており、衝突イオン化によりチャネル層３０４で生成せいた電子３２１および正孔３２２の、蓄積した正孔３２２の正孔走行層３０２への移動を阻害していることがわかる。
【００４７】
これに対し、本実施の形態によれば、図５に示すように、まず、チャネル層２０５とスペーサ層２０４との間に約０．４Ｖの障壁が形成されるため、図３に示す場合と同様に、チャネル層２０５に電子４０１を閉じ込めることができる。さらに、本実施の形態では、チャネル層２０５とスペーサ層２０４とのヘテロ界面には、正孔４０２に対して作用する障壁が存在しない。この結果、衝突イオン化によってチャネル層２０５で生成した正孔４０２は、チャネル層２０５に蓄積されることがなく、ポテンシャルによる電界により正孔走行層２０３に効率的に移動する。また、正孔走行層２０３に移動した正孔は、ｐ型領域２１９およびオーミック電極２２０を介して外部に放出させることができる。この結果、本実施の形態によれば、衝突イオン化による電界効果型トランジスタの電流電圧特性におけるキンクを抑制し、素子の耐圧低下を防止することができる。
【００４８】
また、本実施の形態によれば、高い濃度でドーピングすることが可能であり、かつ拡散の少ない炭素をドーパントとしたＧａＡｓＳｂより、正孔走行層２０３を形成したので、急峻なドーピングプロファイルを得ることが可能であり、チャネル層２０５の電子伝送特性に対するｐ型ドーパントの影響を抑制することが可能である。また、高いドーピング濃度を容易に得られることから、正孔走行層２０３をより薄く形成することが可能となる。
【００４９】
なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者により、多くの変形が実施可能であることは明白である。例えば、上述では、障壁層の側より正孔走行層にかけて形成したｐ型領域を、ソース電極およびドレイン電極とは異なるオーミック電極に接続させるようにしたが、これに限るものではない。例えば、障壁層の側より正孔走行層にかけて形成したｐ型領域が、ソース電極に接続されているようにしてもよい。この場合、障壁層から正孔走行層にかけて形成するｐ型領域を、ソース電極が形成される第１コンタクト層の直下に形成して第１コンタクト層に接続すればよい。
【００５０】
また、例えば、ＧａＡｓＳｂを用いた層のＶ族原子組成は、ＩｎＧａＡｓからなる層とＧａＡｓからなる層とのヘテロ界面の伝導帯バンド不連続が、電子をＩｎＧａＡｓからなる層の側に閉じ込めるのに十分な大きさであり、かつ、ＧａＡｓＳｂかなる層の全層厚が、ＩｎＰからなる基板上で、ＧａＡｓＳｂの臨界膜厚を越えること無く、格子歪みによる転位等の結晶欠陥が生じない範囲を選択すれば、上述した実施の形態による効果を得ることが可能である。
【００５１】
具体的には、例えばＧａＡｓ1-yＳｂyのＳｂ組成ｙを０．４から０．７の範囲とすればよい。このようにすることで、ＩｎＧａＡｓかなる層とＧａＡｓＳｂからなる層とのヘテロ界面の伝導帯バンド不連続は、約０．２〜０．５ｅＶと見積もられるようになる。また、上記組成とすれば、ＧａＡｓＳｂからなる層の全層厚を、格子歪みに伴う結晶欠陥を生じさせない厚さに設定し、障壁層、電子供給層、チャネル層を含む各層厚、および電子供給層のドーピング濃度を適宜調整することによって、所望の電界効果型トランジスタを作製することが可能である。
【００５２】
また、チャネル層を構成するＩｎＧａＡｓのＩｎ組成についても、ＧａＡｓＳｂからなる層とのヘテロ界面の伝導帯バンド不連続が、電子をチャネル層に閉じ込めるのに十分な大きさであり、かつ、チャネル層の厚さがＩｎＰ基板の上におけるＩｎＧａＡｓの臨界膜厚を越えること無く、格子歪みによる転位等の結晶欠陥が生じない範囲を適宜選択すればよい。
【００５３】
以上説明したように、本発明による電界効果型トランジスタによれば、ＩｎＧａＡｓからなるチャネル層における衝突イオン化により生ずる正孔を、効率的に素子の外に引き出すことが可能となる。また、チャネル層の電子伝導特性を劣化させることのないｐ型の正孔走行層を容易に作製することが可能となり、ドレイン電流−ドレイン電圧特性にキンクが発生する閾値において、キンクの無い良好な特性、および従来のトランジスタに比較して高い耐圧特性を得られる。
【符号の説明】
【００５４】
１０１…基板、１０２…正孔走行層、１０３…チャネル層、１０４…電子供給層、１０５…障壁層、１０６…ゲート電極、１０７…第１コンタクト層、１０８…第２コンタクト層、１０９…第３コンタクト層、１１０…ソース電極、１１１…ドレイン電極、１１２…ｐ型領域、１１３…オーミック電極。
【特許請求の範囲】
【請求項１】
半絶縁性のＩｎＰからなる基板と、
この基板の上に形成されて、炭素がｐ形の不純物として導入されたＧａＡｓＳｂからなる正孔走行層と、
この正孔走行層の上に形成されたＩｎＧａＡｓからなるチャネル層と、
このチャネル層の上に形成された電子供給層と、
この電子供給層の上に形成された障壁層と、
この障壁層の上に接して形成されたゲート電極と、
このゲート電極を挟んで前記障壁層の上に形成された第１コンタクト層および第２コンタクト層と、
前記ゲート電極，前記第１コンタクト層，および第２コンタクト層が形成されている領域以外の前記障壁層の上に形成された第３コンタクト層と、
前記第１コンタクト層の上に形成されたソース電極と、
前記第２コンタクト層の上に形成されたドレイン電極と、
前記障壁層から前記正孔走行層にかけて前記第３コンタクト層の直下に形成されて前記第３コンタクト層に接続するｐ型領域と、
前記第３コンタクト層の上に形成されたオーミック電極と
を少なくとも備えることを特徴とする電界効果型トランジスタ。
【請求項２】
半絶縁性のＩｎＰからなる基板と、
この基板の上に形成されて、炭素がｐ形の不純物として導入されたＧａＡｓＳｂからなる正孔走行層と、
この正孔走行層の上に形成されたＩｎＧａＡｓからなるチャネル層と、
このチャネル層の上に形成された電子供給層と、
この電子供給層の上に形成された障壁層と、
この障壁層の上に接して形成されたゲート電極と、
このゲート電極を挟んで前記障壁層の上に形成された第１コンタクト層および第２コンタクト層と、
前記第１コンタクト層の上に形成されたソース電極と、
前記第２コンタクト層の上に形成されたドレイン電極と、
前記障壁層から前記正孔走行層にかけて前記第１コンタクト層の直下に形成されて前記第１コンタクト層に接続するｐ型領域と
を少なくとも備えることを特徴とする電界効果型トランジスタ。
【請求項１】
半絶縁性のＩｎＰからなる基板と、
この基板の上に形成されて、炭素がｐ形の不純物として導入されたＧａＡｓＳｂからなる正孔走行層と、
この正孔走行層の上に形成されたＩｎＧａＡｓからなるチャネル層と、
このチャネル層の上に形成された電子供給層と、
この電子供給層の上に形成された障壁層と、
この障壁層の上に接して形成されたゲート電極と、
このゲート電極を挟んで前記障壁層の上に形成された第１コンタクト層および第２コンタクト層と、
前記ゲート電極，前記第１コンタクト層，および第２コンタクト層が形成されている領域以外の前記障壁層の上に形成された第３コンタクト層と、
前記第１コンタクト層の上に形成されたソース電極と、
前記第２コンタクト層の上に形成されたドレイン電極と、
前記障壁層から前記正孔走行層にかけて前記第３コンタクト層の直下に形成されて前記第３コンタクト層に接続するｐ型領域と、
前記第３コンタクト層の上に形成されたオーミック電極と
を少なくとも備えることを特徴とする電界効果型トランジスタ。
【請求項２】
半絶縁性のＩｎＰからなる基板と、
この基板の上に形成されて、炭素がｐ形の不純物として導入されたＧａＡｓＳｂからなる正孔走行層と、
この正孔走行層の上に形成されたＩｎＧａＡｓからなるチャネル層と、
このチャネル層の上に形成された電子供給層と、
この電子供給層の上に形成された障壁層と、
この障壁層の上に接して形成されたゲート電極と、
このゲート電極を挟んで前記障壁層の上に形成された第１コンタクト層および第２コンタクト層と、
前記第１コンタクト層の上に形成されたソース電極と、
前記第２コンタクト層の上に形成されたドレイン電極と、
前記障壁層から前記正孔走行層にかけて前記第１コンタクト層の直下に形成されて前記第１コンタクト層に接続するｐ型領域と
を少なくとも備えることを特徴とする電界効果型トランジスタ。
【図１】
【図２Ａ】
【図２Ｂ】
【図３】
【図４】
【図５】
【図２Ａ】
【図２Ｂ】
【図３】
【図４】
【図５】
【公開番号】特開２０１１−２４９５００（Ｐ２０１１−２４９５００Ａ）
【公開日】平成２３年１２月８日（２０１１．１２．８）
【国際特許分類】
【出願番号】特願２０１０−１２０２５７（Ｐ２０１０−１２０２５７）
【出願日】平成２２年５月２６日（２０１０．５．２６）
【出願人】（０００００４２２６）日本電信電話株式会社 (13,992)
【Ｆターム（参考）】
【公開日】平成２３年１２月８日（２０１１．１２．８）
【国際特許分類】
【出願日】平成２２年５月２６日（２０１０．５．２６）
【出願人】（０００００４２２６）日本電信電話株式会社 (13,992)
【Ｆターム（参考）】
[ Back to top ]