【課題】本発明は、金属層とポリイミド層とが積層された可撓性を有する基板上にＴＦＴを作製した際に、金属箔表面の凹凸によるＴＦＴの電気的性能の劣化を抑制することができ、ＴＦＴの剥離やクラックを抑制することができるフレキシブルデバイス用基板を提供することを主目的とする。
【解決手段】本発明は、金属箔と、上記金属箔上に形成され、ポリイミドを含む平坦化層と、上記平坦化層上に形成され、無機化合物を含む密着層とを有することを特徴とするフレキシブルデバイス用基板を提供することにより、上記目的を達成する。 （もっと読む）

【課題】半導体装置の歩留まりを向上させること若しくは製造コストを低減すること又は集積回路の面積を低減する半導体装置を提供する。
【解決手段】半導体装置が有するメモリ素子１０のメモリ層１２及び抵抗素子２０の抵抗層２２が同一材料によって構成される。そのため、メモリ層１２と、抵抗層２２とを同一工程によって形成することで、半導体装置の作製工程数を低減することができる。結果として、半導体装置の歩留まりを向上させること又は製造コストを低減することができる。また、半導体装置は、抵抗値の高い抵抗成分を備えた抵抗素子２０を有する。そのため、半導体装置が有する集積回路の面積を低減することができる。 （もっと読む）

【課題】商品の意匠性を低下させないＩＣタグ等を形成することができる薄膜集積回路装置を提供する。
【解決手段】透明基板１上に少なくともＴＦＴ素子Ａと容量素子Ｂ及び／又は抵抗素子Ｃとを有し、ＴＦＴ素子Ａを構成するゲート電極２Ａ、ゲート絶縁膜３Ａ、半導体膜４、ソース電極６Ｓ及びドレイン電極６Ｄがいずれも透明膜であり、容量素子Ｃを構成する誘電体膜３Ｂが前記ゲート絶縁膜３Ａと同一材料であり、その誘電体膜３Ｂを積層方向Ｚに挟む一方の第１電極２Ｂが前記ゲート電極２Ａと同一材料で、他方の第２電極６Ｂが前記ソース電極６Ｓ及びドレイン電極６Ｄと同一材料であり、抵抗素子Ｃを構成する抵抗体膜４Ｃが前記半導体膜４と同一材料であり、その抵抗体膜４Ｃを面内方向Ｘに挟む第３電極６Ｅと第４電極６Ｆが前記ソース電極６Ｓ及びドレイン電極６Ｆと同一材料であるようにした薄膜集積回路装置１０Ａを提供する。 （もっと読む）

【課題】半導体膜への不純物の拡散を抑えつつ、歩留まりの低下を抑えることができるＳＯＩ基板の作製方法を提供することを、目的の一とする。
【解決手段】半導体基板の表面を熱酸化させることで、酸化膜が形成された半導体基板を形成する。そして、窒素原子を有するガス雰囲気下においてプラズマを発生させることにより、上記酸化膜の一部をプラズマ窒化させ、酸化膜上に窒素原子を含む絶縁膜が形成された半導体基板を得る。そして、窒素原子を含む絶縁膜とガラス基板を接合させた後、半導体基板を分離することで、ガラス基板上に窒素原子を含む絶縁膜、酸化膜、薄膜の半導体膜が順に積層されたＳＯＩ基板を形成する。 （もっと読む）

【課題】製造コストを低減することができ、かつ、歩留まりの高い薄膜トランジスタを提供することにある。
【解決手段】本発明の実施の形態１に係る薄膜トランジスタの製造方法は、絶縁基板１０の上に少なくともゲート電極１１、ゲート絶縁層１２、半導体層１３、ソース電極１４、ドレイン電極１５及び保護層１６を具備する薄膜トランジスタの製造方法であって、保護層１６が真空紫外光ＣＶＤ法により形成されるものであり、ゲート絶縁層１２の上の全面に保護層１６となる膜を成膜する工程と、保護層と１６なる膜をパターニングなしにエッチングしソース電極１４とドレイン電極１５の表面を露出させ保護層１６のパターンを形成する工程と、を具備する。 （もっと読む）

【課題】平坦性を確保しつつ、結晶性の高い半導体膜を有する、ＳＯＩ基板の作製方法を提供することを、目的の一とする。
【解決手段】分離により絶縁膜上に単結晶の半導体膜を形成した後、該半導体膜の表面に存在する自然酸化膜を除去し、半導体膜に対して第１のレーザ光の照射を行う。第１のレーザ光の照射は、希ガス雰囲気下、窒素雰囲気下または減圧雰囲気下にて、半導体膜の任意の一点におけるレーザ光のショット数を７以上、より好ましくは１０以上１００以下とする。そして、第１のレーザ光の照射を行った後、半導体膜に対して第２のレーザ光の照射を行う。第２のレーザ光の照射は、希ガス雰囲気下、窒素雰囲気下または減圧雰囲気下にて、半導体膜の任意の一点におけるレーザ光のショット数を０より大きく２以下とする。 （もっと読む）

【課題】有機半導体層とソース電極／ドレイン電極との間のコンタクト抵抗を図りながらも微細化プロセスの適用が可能でかつ良好な特性を有する薄膜トランジスタを提供する。
【解決手段】トップコンタクト・ボトムゲート構造の薄膜トランジスタにおいて、有機半導体層１７とソース電極２１ｓ／ドレイン電極２１ｄとの間に、有機半導体材料と共にアクセプタ性材料またはドナー性材料を含有するコンタクト層１９を設けた。有機半導体層１７の導電型がｐ型である場合には、コンタクト層１９にはアクセプタ性材料が含有されている。コンタクト層１９は、有機半導体層１７と同一のパターン形状を有している。 （もっと読む）

【課題】寄生抵抗が小さく、かつ電流駆動能力が大きい高耐圧ハイブリッドトランジスタのような半導体装置の構造を提供する。
【解決手段】第１導電型の半導体層２２に第１導電型のベース領域９を備える。ベース領域９には第２導電型のエミッタ領域１０が設けられる。半導体層２２にはベース領域９に隣接して半導体層２２の表面から半導体層２２の厚さより小さい所定深さにわたって第２導電型の不純物層２３が設けられる。不純物層２３にはベース領域９から離間して第１導電型のコレクタ領域１１および第２導電型のドレイン領域１４が設けられる。半導体層２２の表面上には、エミッタ領域１０の端部上、ベース領域９上および不純物層２３上の一部にわたってゲート絶縁膜１２を介してゲート電極１３が設けられる。エミッタ領域１０とベース領域９とに共通接続された第１電極１５と、コレクタ領域１１とドレイン領域１４とに共通接続された第２電極１６とを備える。 （もっと読む）

【課題】
高い移動度、大きな電流オン／オフ比を有し、保存安定性に優れた有機トランジスタを提供する。
【解決手段】
有機半導体層を有する有機トランジスタにおいて、該有機半導体層に一般式(１)で表される少なくとも１種の化合物を含有してなる有機トランジスタ。


（式中、環Ａ〜環Ｄは、それぞれ独立に、置換または未置換のチオフェン環を表す。） （もっと読む）

【課題】溝を有さないゲート絶縁膜から形成されたトランジスタと比べて電界効果移動度が良好なトランジスタ、その製造方法及び回路基板を提供する。
【解決手段】トランジスタ１は、基板１０と、基板１０の表面に形成されたゲート電極１２と、基板１０上にゲート電極１２を覆うように形成され、表面に複数の溝１４０を有するゲート絶縁膜１４と、ゲート絶縁膜１４の各溝１４０の底部１４２に接するように形成されたソース電極１６及びドレイン電極１８と、ソース電極１６及びドレイン電極１８に接触するとともにゲート絶縁膜１４の底部１４２を含む表面に形成された半導体膜としての有機半導体膜２０とを備えて概略構成されている。 （もっと読む）

【課題】合成するのが容易であり、高い電荷移動度を有し、半導体デバイス用の薄い、大面積のフィルムを形成するために容易に加工可能である、半導体または電荷輸送材料として用いるための新規な材料を提供する。
【解決手段】本発明は、少なくとも１つの９−Ｈ，Ｈ−フルオレン基および少なくとも１つのアリーレン基を含むモノマー、オリゴマーまたはポリマーに関する。本発明はさらに、これらの製造方法、電界効果トランジスタ、エレクトロルミネセント、光起電およびセンサーデバイスを含む光学、電気光学または電子デバイスにおける半導体または電荷輸送材料としてのこれらの使用に関する。本発明はさらに、新規な材料を含む電界効果トランジスタおよび半導電性部品に関する。 （もっと読む）

【課題】メモリを他の機能回路と同一の基板上に作製した時にも、メモリのための仕様の限定を生じず、生産性を向上し、使用者にとって使いやすく、安価な記憶装置を提供する。
【解決手段】絶縁表面上に、第１乃至第５の領域を有する半導体膜と、絶縁膜と、第１の電極と、第２の電極とを含むメモリセルを有し、第２の領域は第１の領域と第３の領域の間に設けられ、第４の領域は第３の領域と第５の領域の間に設けられ、第１の電極は絶縁膜を介して第２の領域と重なって設けられ、第２の電極は絶縁膜を介して第４の領域と重なって設けられ、メモリセルは、書き込み処理時に第１の領域及び第５の領域のうち少なくとも一方の領域と、第１の電極及び第２の電極との間に電圧を印加して第２の領域及び第４の領域のうち少なくとも一方の領域の半導体膜を絶縁状態に変化させる。 （もっと読む）

【課題】汎用溶媒に対する溶解性が非常に高く、湿式成膜が可能な低コストプロセスに適応可能であり、さらに、容易に均質性の高い薄膜を得ることが可能な有機エレクトロニクス用材料として有用なオリゴチオフェン類からなる有機半導体材料およびこれを用いた有機薄膜トランジスタを提供する。
【解決手段】下記一般式（Ｉ）で表わされることを特徴とする有機半導体材料。


（式中、Ｒ_１およびＲ_２は、互いに異なるアルキル基を表わし、ｘおよびｙは、それぞれ独立に１または２の整数を表わす。） （もっと読む）

【課題】半導体層を構成する有機半導体材料として、安定性が良好であるアンタントレン系化合物を提供。
【解決手段】大気中での安定性が良好である構造式（１）で表されるオリゴ・ジカルコゲノ・アンタントレン系化合物。


ここで、Ｘは第１６族元素を示し、ｎは０乃至２０の整数を表し、ｍは１乃至９の整数を表し、置換基Ｒ₁，Ｒ₂，Ｒ₃，Ｒ₄，Ｒ₅，Ｒ₇，Ｒ₈，Ｒ₉，Ｒ₁₀及びＲ₁₁は、それぞれ、独立に、水素原子、アルキル基、アリール基、アリールアルキル基等から成る群から選択された１種類の置換基。 （もっと読む）

【課題】単結晶シリコン基板よりも大面積な基板に、均一な質を有する複数の単結晶半導体層を貼り付けたＳＯＩ基板の作製方法を提供することを課題とする。
【解決手段】熱処理において、ベース基板支持及び単結晶半導体基板保持のトレイとして、凹部の底が深く、ベース基板に貼り付けられた単結晶半導体基板と接触しないトレイを用いて、単結晶半導体基板の熱分布の均一化を図る。また、該トレイの各々の凹部の間にベース基板支持部を設けることによって、該トレイとベース基板との接触面積を低減する。以上より、単結晶半導体基板から単結晶半導体層を分離する熱処理の際、単結晶半導体基板及びベース基板の熱分布が均一になるようにする。 （もっと読む）

【課題】回路面積が小さい、またはトランジスタの劣化を防止するよう形成された、有機トランジスタと無機トランジスタとを備えた半導体装置を提供する。
【解決手段】本発明の一形態の半導体装置としてのＣＭＯＳ回路は、（ａ）基板１００と、（ｂ）有機半導体層１０６ａを含むｐ型有機トランジスタＰＴと、（ｃ）ｐ型有機トランジスタＰＴの上層に設けられた無機半導体層１２６ａを含むｎ型無機トランジスタＮＴと、を備える。さらに、ｎ型無機トランジスタＮＴのチャネル領域１２６は、ｐ型有機トランジスタＰＴのチャネル領域１０６と、平面視において少なくとも部分的に重なっている。 （もっと読む）

【課題】高周波入力に対して低歪みの半導体装置及び高周波スイッチ回路を提供する。
【解決手段】本発明の半導体装置は、絶縁層１２上に第２導電型の第３の半導体領域１５に接して設けられた第２導電型の第４の半導体領域１６と、第３の半導体領域１５及び第４の半導体領域１６上に設けられた絶縁膜１７と、絶縁膜１７上に設けられたゲート電極１８と、第４の半導体領域１６と電気的に接続され直流電圧が印加されるボディ電極２３と、を備え、ゲート電極１８に閾値電圧以上の電圧が印加されたオン状態で、第４の半導体領域１６が空乏化して、ボディ電極２３と第３の半導体領域１５との間の直流の通過を遮断する。 （もっと読む）

【課題】有機半導体の特性低下を招くことなく、ポリシルセスキオキサン薄膜に有機半導体膜を均一に製膜する方法を提供する。
【解決手段】フェニル基修飾コロイダルシリカを含有する有機半導体溶液をポリシルセスキオキサン薄膜上に塗布し、塗膜を乾燥させることを特徴とする、ポリシルセスキオキサン薄膜への有機半導体膜の製膜方法。 （もっと読む）

【課題】酸化亜鉛に代表される酸化物半導体膜を用いて薄膜トランジスタを形成することで、作製プロセスを複雑化することなく、尚かつコストを抑えることができる半導体装置及びその作製方法を提供する。
【解決手段】基板３０１上にゲート電極３０３を形成し、ゲート電極３０３を覆ってゲート絶縁膜３０４を形成し、ゲート絶縁膜３０４上に酸化物半導体膜３０５を形成し、酸化物半導体膜３０５上に第１の導電膜３０６及び第２の導電膜３０７を形成する半導体装置であって、酸化物半導体膜は、チャネル形成領域において少
なくとも加熱処理ＬＲＴＡにより結晶化した領域３０８を有する。 （もっと読む）

【課題】低い電源電圧を昇圧させる回路に用いられるスイッチング素子となるトランジスタは、停止時には高い閾値電圧の特性によりリーク電流を防止して変換効率を高め、駆動時には低い閾値電圧の特性により高い電圧に昇圧できることが望まれている。
【解決手段】半導体装置であるトランジスタは、埋め込み酸化膜を用いたＳＯＩトランジスタ構造を持ち、トランジスタのソース・ドレイン領域の外周部の基板部分を埋め込み酸化膜よりも厚い絶縁体層で囲み、且つゲートに入力される信号がバックゲートバイアスで印加される構成により、駆動時には低い閾値により高い昇圧を実現し、停止時には高い閾値によりリーク電流を防止する。 （もっと読む）