【課題】動作速度を向上し消費電力を低減しうる半導体装置及びその製造方法を提供する。
【解決手段】半導体基板に第１の領域を画定する第１の素子分離絶縁膜と、半導体基板の第１の領域に形成された第１導電型の第１の導電層と、半導体基板上に形成され、第１の領域の一部である第２の領域に第１の導電層に接続して形成された第１導電型の第２の導電層と、第１の領域の他の一部である第３の領域に第１の導電層に接続して形成された第１導電型の第３の導電層とを有する半導体層と、半導体層内に設けられ、第２の導電層と第３の導電層とを分離する第２の素子分離絶縁膜と、第２の導電層上に形成されたゲート絶縁膜と、ゲート絶縁膜上に形成され、第３の導電層を介して第１の導電層に電気的に接続されたゲート電極とを有する。 （もっと読む）

【課題】マイクロコンタクト印刷の版を凹版として使用し、微細な電気回路と高生産性のＣＭＯＳ半導体装置の製造方法を提供するものである。
【解決手段】Ｐチャネル型電界効果トランジスタのＰチャネル領域１０１とＮチャネル型電界効果トランジスタのＮチャネル領域１０２とを、凹版６０１を用いた印刷によって形成するようにし、凹版６０１が、第１凹部６０２と第２凹部６０３とを備え、インクジェット法によって、第１凹部６０２にＰ型半導体インク１１１を供給し、第２凹部６０３にＮ型半導体インク１１２を供給する工程と、インク供給後に、凹版６０１を被印刷基板００１に押しつけて、第１凹部６０２に供給したＰ型半導体インク１１１と第２凹部６０３に供給したＮ型半導体インク１１２とを一括して被印刷基板００１に転写する工程と、を含むＣＭＯＳ半導体装置の製造方法を提供する事により、上記課題を解決する。 （もっと読む）

【課題】 装置規模を増大させることなく、測定対象の検出感度を高く維持することができる技術を提供することを目的とする。
【解決手段】 半導体基板と、半導体基板上に間隔を空けて形成されるソース領域およびドレイン領域と、絶縁層を介してソース領域およびドレイン領域に隣接するように、半導体基板上に形成されるゲート領域と、ソース領域とドレイン領域との間の静電結合による容量を制御する容量制御部と、を備える。 （もっと読む）

【課題】オン抵抗を増加させることなく、ノーマリーオフとなる半導体装置を提供する。
【解決手段】基板１１の上に形成された第１の半導体層１３と、第１の半導体層１３の上に形成された第２の半導体層１４と、第２の半導体層１４の上に形成された第３の半導体層１５と、第３の半導体層１５の上に形成されたゲート電極２１と、第２の半導体層１４の上に形成されたソース電極２２及びドレイン電極２３と、を有し、第３の半導体層１５には、半導体材料にｐ型不純物元素がドープされており、第３の半導体層において、ゲート電極の直下にはｐ型領域１５ａが形成されており、ｐ型領域１５ａを除く領域は、ｐ型領域１５ａよりも抵抗の高い高抵抗領域１５ｂが形成されている半導体装置。 （もっと読む）

【課題】本発明は、製造工程を単純化して透明導電膜上に金属膜が積層された積層構造を有する共通電極配線を製造することができる液晶表示装置の製造方法を提供する。
【解決手段】液晶表示装置の製造方法であって、透明導電膜１０上に金属膜１１が積層された積層構造を有する枠状の共通電極配線１２と、透明導電膜１０の配線幅よりも小さい配線幅を有する共通電極１３と、共通電極配線１２の透明導電膜１０の配線幅よりも小さい配線幅を有する画素電極１４とからなる横電界方式において、感光性樹脂膜１５をエッチングマスクにして等方性エッチングにより、共通電極１３および画素電極１４となる透明導電膜１０上に積層された、感光性樹脂膜１５の下側に位置する金属膜１１を除去するとともに、共通電極配線１２となる透明導電膜上１０に積層された、感光性樹脂１５の下側に位置する金属膜１１の側面の一部を除去する工程を含む。 （もっと読む）

【課題】既存のＣＭＯＳ製造工程に対して工程の追加や変更を行うことなく、素子に要求される耐圧に応じて横型半導体装置が有するＬｏｃｏｓ酸化膜を最適に制御することができる、横型半導体装置の製造方法を提供する。
【解決手段】半導体基板（１００、１０１）上のＬｏｃｏｓ形成領域に、遮蔽部及び開口部が所定の幅及び間隔で設けられたパターン（１１３ａ、１１３ｂ）を有するマスク（１１３）を形成する（工程３ａ、３ｂ）。マスク（１１３）を用いた熱酸化処理を施してＬｏｃｏｓ形成領域を酸化させ、半導体基板（１００、１０１）のドリフト領域上に厚さが異なる（１１５ａ、１５５ｂ）Ｌｏｃｏｓ酸化膜（１０５ａ、１０５ｂ）を同時に形成する（工程４ａ、４ｂ）。 （もっと読む）

【課題】結晶性の優れた酸化物半導体層を形成して電気特性の優れたトランジスタを製造
可能とし、大型の表示装置や高性能の半導体装置等の実用化を図ることを目的の一つとす
る。
【解決手段】第１の加熱処理で第１の酸化物半導体層を結晶化し、その上部に第２の酸化
物半導体層を形成し、温度と雰囲気の異なる条件で段階的に行われる第２の加熱処理によ
って表面と略垂直な方向にｃ軸が配向する結晶領域を有する酸化物半導体層の形成と酸素
欠損の補填を効率良く行い、酸化物半導体層上に接する酸化物絶縁層を形成し、第３の加
熱処理を行うことにより、酸化物半導体層に再度酸素を供給し、酸化物絶縁層上に、水素
を含む窒化物絶縁層を形成し、第４の加熱処理を行うことにより、少なくとも酸化物半導
体層と酸化物絶縁層の界面に水素を供給する。 （もっと読む）

【課題】高密度かつ低抵抗のスパッタリングターゲット、電界効果移動度の高い薄膜トランジスタを提供する。
【解決手段】Ｇａをドープした酸化インジウム、又はＡｌをドープした酸化インジウムを含み、正４価の原子価を示す金属を、Ｇａとインジウムの合計又はＡｌとインジウムの合計に対して１００原子ｐｐｍ超１１００原子ｐｐｍ以下含み、結晶構造が、実質的に酸化インジウムのビックスバイト構造からなる焼結体を含むスパッタリングターゲット。 （もっと読む）

【課題】オン電圧の低減と、破壊耐量確保、高速スイッチングを同時に実現できる横型ＩＧＢＴを提供する。
【解決手段】エミッタ側にｎ型バリア層１５を形成することで、ホールのバリアとして機能させ、コレクタ側から注入されたホールがエミッタ側のチャネルｐウェル層６に流れ出てホール濃度が低下することを防止する。これにより、エミッタ近傍のｎ^-型ドリフト層２内のキャリア濃度を上げることが可能となり、オン電圧の低減が可能となる。また、コレクタ側において、コレクタ電極１２のうちｐ⁺型層４ａと接触している部分をオーミック接触、ｐ型層４ｂと接触している部分をショットキー接触とする。このショットキー接触とされた部分において、コレクタ側からのホールの注入が抑制され、蓄積キャリアを低減して、寄生バイポーラトランジスタがオンし難くなるようにできる。よって、低オン電圧を維持しながらスイッチング耐圧を確保することが可能となる。 （もっと読む）

【課題】耐圧の低下を抑制しつつ電流駆動能力の向上と小型化とを実現できる半導体装置を提供する。
【解決手段】半導体装置１は、ＳＯＩ基板の半導体層の上面に沿って形成されたゲート電極３１と、ソース拡散領域１８_１〜１８_Ｎと、電荷収集領域１９_１〜１９_Ｎ＋１と、ドレイン拡散領域１６と、電界緩和領域１７とを備える。ソース拡散領域１８_１〜１８_Ｎと電荷収集領域１９_１〜１９_Ｎ＋１とは、Ｙ軸方向に沿って交互に配列されている。ソース拡散領域１８_１〜１８_Ｎの各々の幅をＷ_ｅｆｆとし、ゲート電極３１の長さをＬ_ｇとし、ゲート電極３１とドレイン拡散領域１６との互いに対向する端部間の距離をＬ_{ｄｒｉｆｔ}とするとき、Ｗ_ｅｆｆ／２≦Ｌ_ｇ＋Ｌ_{ｄｒｉｆｔ}／２、との関係式が成立する。 （もっと読む）

【課題】メモリの大容量化と図りつつ、消費電力を軽減でき、且つ、消費電力を一定にす
る。
【解決手段】メモリを、複数のメモリブロックを対称に配置して構成する。また、メモリ
に供給されるアドレス信号のうち、特定の信号の組み合わせにより、データ読み出しまた
は書き込みの対象となるメモリセルを含むメモリブロックを一意に特定する。さらに、当
該メモリブロック以外のメモリブロックに供給される信号を一定値に保つ。このようにす
ることで、メモリアレイにおけるビット線の配線長を短縮し、負荷容量を軽減すると同時
に、メモリ内のあらゆるアドレスのメモリセルに対するデータ読み出しもしくは書き込み
において、消費電流を一定にできる。 （もっと読む）

【課題】金属酸化物を用いた絶縁膜を低温プロセスで結晶化することが可能で、これによりガラス基板やプラスチック基板上に特性の向上が図られた素子を設けることが可能な半導体装置を提供する。
【解決手段】基板上に、金属酸化物を用いた絶縁膜と半導体薄膜とが積層形成された半導体装置であって、絶縁膜はゲート絶縁膜として用いられ、ゲート絶縁膜に接する側にゲート電極が積層形成され、絶縁膜および半導体薄膜は結晶化され、かつ、ゲート電極と重なる部分の結晶性が他の部分の結晶性よりも高いものである。 （もっと読む）

【課題】高いバリア性を有するＣｕ−Ｍｎ合金膜を形成する。
【解決手段】半導体素子の配線の形成に用いられるＣｕ−Ｍｎ合金スパッタリングターゲット材１０であって、濃度が８原子％以上３０原子％以下のＭｎと、不可避的不純物とを含むＣｕ−Ｍｎ合金からなり、Ｃｕ−Ｍｎ合金の平均結晶粒径が１０μｍ以上５０μｍ以下である。 （もっと読む）

【課題】フォトダイオードとトランジスタとが絶縁膜を介して同一の半導体基板に形成された半導体装置の、フォトダイオードを形成する半導体層と絶縁膜との界面のリーク電流を小さくする。
【解決手段】一導電型の半導体層１１と、半導体層の主面１５１に設けられた反対導電型の半導体領域１８２と、半導体層１１の主面１５１に半導体領域１８２と離間して設けられた一導電型で半導体層１１より高不純物濃度の半導体領域１９１、１９２と、少なくとも半導体領域１８２と半導体領域と１９１、１９２の間の半導体層１１の主面１５１に設けられた一導電型で半導体層１１より高不純物濃度で半導体領域１９１、１９２よりも低不純物濃度の半導体領域９９と、を備えるフォトダイオード３０と、半導体層１１の主面１５１上に設けられた絶縁層１０と、絶縁層１０上に設けられ、トランジスタ素子４０が形成された半導体層９と、を備える。 （もっと読む）

【課題】プロセス条件の見直しを最小限に抑制しつつ電気的特性を向上させることができる半導体装置及びその製造方法を提供する。
【解決手段】半導体装置１は、半導体構造１１の上面領域に形成された島状の絶縁膜２０と、絶縁膜２０の上面領域に配列された複数の凸状絶縁部２３と、これら凸状絶縁部２３と絶縁膜２０とを被覆する層間絶縁膜２６とを備える。 （もっと読む）

【課題】トレンチ分離構造の上面の周縁部にディボットが形成されても、このディボットに起因するゲート絶縁膜の破壊を防止することができる半導体装置及びその製造方法を提供する。
【解決手段】半導体装置１は、トレンチ分離構造２０Ｂと、トレンチ分離構造２０Ｂで区画される活性領域上に形成されたゲート絶縁膜３０と、ゲート絶縁膜３０の上面からトレンチ分離構造２０Ｂの上面まで延在するゲート電極層３１と、ゲート電極層３１の両側に形成された第１及び第２の不純物拡散領域１３Ｄ，１３Ｓとを備える。ゲート電極層３１は、ゲート絶縁膜３０と第１の不純物拡散領域１３Ｄとの間の領域に貫通孔３１ｈを有し、貫通孔３１ｈは、トレンチ分離構造２０Ｂの上面の周縁部の直上に形成されている。 （もっと読む）

【課題】マイクロクリスタルシリコン薄膜と金属薄膜との過剰なシリサイド化反応を抑制して、マイクロクリスタルシリコン薄膜の膜剥れを防止する。
【解決手段】半導体装置２０の配線として備えられ、マイクロクリスタルシリコン薄膜８と該薄膜上に形成された金属薄膜９とから成る積層配線であって、マイクロクリスタルシリコン薄膜８の結晶組織を構成している結晶粒には、半導体装置の製造時の熱処理で生じた金属薄膜９とのシリサイド化反応に起因して膜厚方向に成長した柱状の結晶粒が含まれ、マイクロクリスタルシリコン薄膜８の膜厚方向の長さがマイクロクリスタルシリコン薄膜８の膜厚の６０％以上である柱状の結晶粒が、マイクロクリスタルシリコン薄膜８の結晶粒の全数の６％以上１５％以下となるように形成されている。 （もっと読む）

【課題】ＴＦＴの特性ばらつきに起因する、画素間における発光素子の輝度のばらつきを低減し、信頼性が高く、画質の優れた表示装置を提供することを目的とする。
【解決手段】発光素子に接続するＴＦＴを複数個、少なくとも２つ設け、それぞれのＴＦＴの活性層を形成する半導体領域の結晶性を異ならせるものである。
当該半導体領域は、非晶質半導体膜をレーザーアニールにより結晶化させたものが適用されるが、結晶性を異ならせるために、連続発振レーザービームの走査方向を変えて、結晶成長の方向を互いに異ならせる方法を適用する。或いは、連続発振レーザービームの走査方向は同じとしても、個々の半導体領域間でＴＦＴのチャネル長方向を変えて、結晶の成長方向と電流の流れる方向を異ならせる方法を適用する。 （もっと読む）

【課題】チャネル領域にシリコンを含まない材料を用いる半導体装置であって、微細化に伴いゲート絶縁層が薄膜化されても、ゲートリーク電流が抑制された半導体装置を提供する。
【解決手段】ゲート絶縁層として熱酸化シリコン層を用いる。熱酸化シリコン層を用いることで、ＣＶＤ法やスパッタリング法で形成された酸化シリコン層を用いる場合よりゲートリーク電流を抑制することができる。ゲート絶縁層に熱酸化シリコン層を用いるために、チャネル領域を含む半導体層を形成する基板とは別にシリコン基板を用意し、シリコン基板上に熱酸化シリコン層を形成する。そして熱酸化シリコン層を、チャネル領域を含む半導体層に貼り合わる。このようにして、半導体層の上に熱酸化シリコン層を形成し、熱酸化シリコン層をゲート絶縁層として用いたトランジスタを形成する。 （もっと読む）

【課題】半導体を基板とする液晶パネルは、ウェル領域があるため、漏れ光がトランジスタ部分のみでなくそこから離れた半導体基板を通過しただけで光リーク電流が流れることがある。この光リーク電流が、ガラス基板上にスイッチング素子としてのＴＦＴを配置した液晶パネルに比べて多くなるという欠点がある。
【解決手段】反射電極となる画素電極（１４）と、画素電極への電圧印加を制御するスイッチング素子とを有する画素単位が基板上にマトリックス状に配置されてなる液晶パネル用基板において、両素電極とスイッチング素子の端子電極を構成する導電層（６ａ）との間に、両者を接続するためのコンタクトホールを形成し、このコンタクトホールの形成箇所を囲む開口を有し、隣接する複数の画素電極の間の領域には開口を有さない遮光層を、画素電極と導電層との間に設けることにより、画素電極どうしの隙間から漏込む光による弊害を防ぐ。 （もっと読む）