【課題】チャネル領域にシリコンを含まない材料を用いる半導体装置であって、微細化に伴いゲート絶縁層が薄膜化されても、ゲートリーク電流が抑制された半導体装置を提供する。
【解決手段】ゲート絶縁層として熱酸化シリコン層を用いる。熱酸化シリコン層を用いることで、ＣＶＤ法やスパッタリング法で形成された酸化シリコン層を用いる場合よりゲートリーク電流を抑制することができる。ゲート絶縁層に熱酸化シリコン層を用いるために、チャネル領域を含む半導体層を形成する基板とは別にシリコン基板を用意し、シリコン基板上に熱酸化シリコン層を形成する。そして熱酸化シリコン層を、チャネル領域を含む半導体層に貼り合わる。このようにして、半導体層の上に熱酸化シリコン層を形成し、熱酸化シリコン層をゲート絶縁層として用いたトランジスタを形成する。 （もっと読む）

【課題】半導体を基板とする液晶パネルは、ウェル領域があるため、漏れ光がトランジスタ部分のみでなくそこから離れた半導体基板を通過しただけで光リーク電流が流れることがある。この光リーク電流が、ガラス基板上にスイッチング素子としてのＴＦＴを配置した液晶パネルに比べて多くなるという欠点がある。
【解決手段】反射電極となる画素電極（１４）と、画素電極への電圧印加を制御するスイッチング素子とを有する画素単位が基板上にマトリックス状に配置されてなる液晶パネル用基板において、両素電極とスイッチング素子の端子電極を構成する導電層（６ａ）との間に、両者を接続するためのコンタクトホールを形成し、このコンタクトホールの形成箇所を囲む開口を有し、隣接する複数の画素電極の間の領域には開口を有さない遮光層を、画素電極と導電層との間に設けることにより、画素電極どうしの隙間から漏込む光による弊害を防ぐ。 （もっと読む）

【課題】消費電力が小さく抑えられ、出力される電位の振幅が小さくなるのを防ぐことができる、単極性のトランジスタを用いた半導体装置。
【解決手段】第１電位を有する第１配線、第２電位を有する第２配線、及び第３電位を有する第３配線と、極性が同じである第１トランジスタ及び第２トランジスタと、第１トランジスタ及び第２トランジスタのゲートに第１電位を与えるか、第１トランジスタ及び第２トランジスタのゲートに第３電位を与えるかを選択し、なおかつ、第１トランジスタ及び第２トランジスタのドレイン端子に、１電位を与えるか否かを選択する複数の第３トランジスタと、を有し、第１トランジスタのソース端子は、第２配線に接続され、第２トランジスタのソース端子は、第３配線に接続されている半導体装置。 （もっと読む）

【課題】性能向上を容易に実現することが可能な薄膜トランジスタを提供する。
【解決手段】薄膜トランジスタは、ゲート電極と、そのゲート電極から分離絶縁層を介して離間された半導体層と、その半導体層に接続されると共に互いに離間されたソース電極およびドレイン電極とを備える。ソース電極とドレイン電極との間においてゲート電極とソース電極およびドレイン電極とが重ならない第１領域における分離絶縁層の厚さは、ゲート電極とソース電極およびドレイン電極のうちの少なくとも一方とが重なる第２領域における分離絶縁層の厚さよりも小さい。 （もっと読む）

【課題】一定のドレイン電圧及びゲート電圧に対して得られるドレイン電流を増大することの出来る半導体装置の製造方法を提供する。
【解決手段】チャンネル領域と、ソース領域及びドレイン領域と、前記ソース領域及びドレイン領域にそれぞれ電気的に接続する合計二つの第１の電極と、前記チャンネル領域上にゲート絶縁膜を介して設けられた第２の電極とを備えた半導体装置の製造に際し、前記ゲート絶縁膜を、酸素の含有量を１ｐｐｂ以下にした水素添加超純水にＩＰＡを添加した洗浄液を用いて、酸素含有量１ｐｐｂ以下の窒素雰囲気でしかも遮光した状態で表面の洗浄を行ない、かつ等方性酸化または窒化で形成することにより、前記チャンネル領域と前記ゲート絶縁膜との界面の平坦度を、前記ソース領域から前記ドレイン領域に向かう方向での長さ２ｎｍにおけるピーク・トゥ・バレイ値が０．３ｎｍ以下となるようにするとともに、前記第１の電極から前記チャンネル領域までの抵抗率を４Ω・μｍ以下とした。 （もっと読む）

【課題】不純物イオンの注入による悪影響を防止しつつ水平方向の耐圧を向上できる半導体装置およびその製造方法を提供する。
【解決手段】半導体装置は、素子を構成し、電流が流れる一対の不純物領域が、半導体基板の第１主面の表層に形成されたものであり、水平方向の耐圧を確保するため、フィールドプレート３３を有している。これに加えて、この半導体装置は、半導体基板の表面から、素子の電流経路となる第１不純物領域３７および第２不純物領域３８よりも深い所定の深さおいて、少なくとも第１不純物領域および第２不純物領域の間の領域に半導体基板と同一成分の非晶質層２４を有する。この非晶質層は、単結晶および多結晶よりも高抵抗の層であり、擬似的なフィールドプレートとして機能する。そして、この非晶質層は、不活性元素のイオン注入により形成される。 （もっと読む）

【課題】液晶等の電気光学素子若しくは発光素子等を表示媒体として用いる表示装置及びその駆動方法を提供する。
【解決手段】劣化しやすいトランジスタのゲート電極に、オンしたトランジスタを介して信号を入力することで、劣化しやすいトランジスタのしきい値電圧のシフト及びオンしたトランジスタのしきい値電圧のシフトを抑制する。すなわち、高電位（ＶＤＤ）がゲート電極に印加されているトランジスタを介して（若しくは抵抗成分を持つ素子を介して）、交流パルスを劣化しやすいトランジスタのゲート電極に加える構成を含んでいる。 （もっと読む）

【課題】表面のＰ−Ｖ値が小さく、かつ、高い結晶性を有する半導体薄膜層を備えたＳＯＩ基板の作製方法を提供する。
【解決手段】半導体薄膜層の結晶性を高く保つため、水素イオン添加処理中の半導体基板の温度を２００℃以下に抑制した。加えて、水素イオン添加処理後の半導体基板を１００℃以上４００℃以下に保持した状態で半導体基板に対してプラズマ処理を行うことにより、水素イオン添加処理により生じる、半導体薄膜層の分離に対して寄与度の高いＳｉ−Ｈ結合を残存させたまま、半導体薄膜層の分離に対して寄与度の低いＳｉ−Ｈ結合を低減した。 （もっと読む）

【課題】ＲＴＳノイズを低減することが可能な絶縁ゲート型半導体素子、絶縁ゲート型半導体集積回路を提供する。
【解決手段】チャネル領域として機能する第１導電型の半導体層１１、チャネル領域を囲み、半導体層１１に活性領域を定義する素子分離絶縁膜２１、活性領域の一方に設けられた第２導電型の第１主電極領域６２、活性領域の他方に設けられた第２導電型の第２主電極領域６３、活性領域の表面のゲート絶縁膜２２、多結晶シリコン層を含んで、ゲート絶縁膜２２の上に設けられたゲート電極５４を備える。多結晶シリコン層は、第１主電極領域６２，第２主電極領域６３に接する部分は第２導電型の第１多結晶シリコン領域５４_-2、チャネル領域と素子分離絶縁膜２１との境界領域の上部は第１導電型の第２多結晶シリコン領域５４_-1である。 （もっと読む）

【課題】可撓性を有する基板上に有機化合物を含む層を有する素子が設けられた半導体装
置を歩留まり高く作製することを課題とする。
【解決手段】基板上に剥離層を形成し、剥離層上に、無機化合物層、第１の導電層、及び
有機化合物を含む層を形成し、有機化合物を含む層及び無機化合物層に接する第２の導電
層を形成して素子形成層を形成し、第２の導電層上に第１の可撓性を有する基板を貼りあ
わせた後、剥離層と素子形成層とを剥す半導体装置の作製方法である。 （もっと読む）

【課題】製造コストの低減、およびプロセス時間の短縮を可能とするｆｉｎＦＥＴの製造方法を提供する。
【解決手段】ｆｉｎＦＥＴは、ソース領域、ドレイン領域、およびソース領域とドレイン領域との間のチャネル領域を有するフィンを備えるように形成される。上記フィンは、半導体ウエハ上でエッチングされる。ゲートスタックは、上記チャネル領域に直接接触する絶縁層と、上記絶縁層に直接接触する導電性のゲート材料とを有するように形成される。上記ソース領域および上記ドレイン領域は、上記フィンの第一領域を露出するためにエッチングされる。次に、上記第一領域の一部が、ドーパントでドーピングされる。 （もっと読む）

【課題】液晶表示装置または有機ＥＬ表示装置の画素ＴＦＴとしてアモルファスシリコンよりも電界効果移動度が大きい、アモルファスの金属酸化物系半導体或いは有機半導体を用いた場合の過剰充電効果の増大に起因する、フリッカーレベルの増大や画面輝度の均一性低下による表示品位の低下を抑制する。
【解決手段】フリッカーや焼き付等の視認性が高い中間調表示における突き抜け電圧と、過剰充電効果の指標となる対向電極電位の面内格差との関係式を新たに導出し、これに基いて新たに導出した対向電極電位の面内格差を許容限界値以下に低減するための条件を満たすように設計する。 （もっと読む）

【課題】可撓性を有する基板上に有機化合物を含む層を有する素子が設けられた半導体装置を歩留まり高く作製することを課題とする。
【解決手段】基板上に剥離層を形成し、剥離層上に、無機化合物層、第１の導電層、及び有機化合物を含む層を形成し、有機化合物を含む層及び無機化合物層に接する第２の導電層を形成して素子形成層を形成し、第２の導電層上に第１の可撓性を有する基板を貼りあわせた後、剥離層と素子形成層とを剥す半導体装置の作製方法である。 （もっと読む）

【課題】ＳＯＩ構造のフラッシュメモリーの提供
【解決手段】
半導体基板１上にシリコン窒化膜２及びシリコン酸化膜３が選択的に設けられ、シリコン酸化膜３上には、選択的に横（水平）方向エピタキシャルＳｉ層５が設けられ、Ｓｉ層５の両側面には、それぞれ側面を接して横（水平）方向エピタキシャルＳｉ層６が設けられた構造からなる半導体層が素子分離領域のシリコン窒化膜４により絶縁分離されている。Ｓｉ層６の残りの周囲には第１のゲート酸化膜１０を介して包囲型フローティングゲート電極１１が設けられ、包囲型フローティングゲート電極１１の周囲には第２のゲート酸化膜１２を介して包囲型コントロールゲート電極１３（ワード線）が設けられ、Ｓｉ層５には概略ソースドレイン領域９が設けられている２重包囲型ゲート電極を有するＭＩＳ電界効果トランジスタより構成したフラッシュメモリー。 （もっと読む）

【課題】微結晶シリコンを用いたボトムゲート型の薄膜トランジスタのオン電流に対するオフ電流の割合を減少させること。
【解決手段】表示装置に含まれる薄膜トランジスタは、ゲート電極が設けられた導電層と、前記導電層の上に設けられたゲート絶縁層と、前記ゲート絶縁層の上面に接するとともに前記ゲート電極の上方に設けられ、微結晶シリコンを含む第１の半導体膜と、前記第１の半導体膜の上面に接する第２の半導体膜と、前記第２の半導体膜に電気的に接続される第１の電極と、前記第２の半導体膜に電気的に接続される第２の電極と、を含む。前記第１の半導体膜における水素濃度は、前記ゲート絶縁層との界面と前記第２の半導体膜との界面との中間で最小となり、前記第１の半導体膜と前記第２の半導体膜との境界における酸素濃度は、前記第１の半導体膜の中央および前記第２の半導体膜の中央のうち少なくとも一方の酸素濃度以下である。 （もっと読む）

【課題】信頼性の高い半導体装置を歩留まり良く製造する技術を提供する。
【解決手段】基板上に設けられ、一対の不純物領域の間に設けられたチャネル形成領域を
含む島状の半導体層と、半導体層の側面に接して設けられた第１絶縁層と、チャネル形成
領域上に設けられ、半導体層を横断するように設けられたゲート電極と、チャネル形成領
域及びゲート電極の間に設けられた第２絶縁層と、半導体層及び前記ゲート電極上に形成
された第３絶縁層と、第３絶縁層を介して、不純物領域と電気的に接続される導電層と、
を有する。不純物領域はチャネル形成領域と比較して膜厚が大きい領域を有し、且つ該膜
厚が大きい領域で導電層が接続されている。第２絶縁層は、少なくともゲート電極が重畳
する領域の半導体層の側面に設けられた第１絶縁層を覆う。 （もっと読む）

【課題】消費電力が抑制された表示装置を提供する。
【解決手段】第１のトランジスタ、第２のトランジスタ、及び一対の電極を有する発光素
子を含む画素が複数設けられた画素部を有し、前記第１のトランジスタは、ゲートが走査
線に電気的に接続され、ソースまたはドレインの一方が信号線に電気的に接続され、ソー
スまたはドレインの他方が前記第２のトランジスタのゲートに電気的に接続され、前記第
２のトランジスタは、ソースまたはドレインの一方が電源線に電気的に接続され、ソース
またはドレインの他方が前記一対の電極の一方に電気的に接続され、前記第１のトランジ
スタは、水素濃度が５×１０^１９／ｃｍ^３以下である酸化物半導体層を有する。そして、
前記表示装置が静止画像を表示する期間の間に、前記画素部に含まれる全ての走査線に供
給される信号の出力が停止される期間を有する。 （もっと読む）

【課題】転写歩留まりを向上することが可能な電子デバイスの製造方法を提供することを目的とする。
【解決手段】薄膜トランジスタ（ＴＦＴ）１９の製造方法において、スタンプ５の半導体膜８および絶縁膜９が形成される側の面とは反対側の面５ａにガスバリア層７が形成されている。そのため、ガスバリア層７側からスタンプ５を空気で加圧する際に、スタンプ５の半導体膜８および絶縁膜９が形成される側の面とは反対側の面５ａから、半導体膜８および絶縁膜９が形成される面に、加圧した空気が抜けにくくなる。これにより、スタンプ５を基板１に押し付けることを持続することができるので、スタンプ５に形成された半導体膜８および絶縁膜９と基板１との密着性を増すことができる。したがって、基板１に転写されない半導体膜８および絶縁膜９が減少し、薄膜転写の歩留まりを向上させることができる。 （もっと読む）

【課題】半導体チップが薄くなっても、応力による特性変化の少ない半導体装置を提供する。
【解決手段】ＳＯＩ活性層のオリフラ方向の面方位を＜１００＞、半導体支持基板の面方位を＜１１０＞とし、ＳＯＩ活性層にはＰチャネルＭＯＳトランジスタ、半導体支持基板にはＮチャネルＭＯＳトランジスタを形成することで、ＮチャネルＭＯＳトランジスタとＰチャネルＭＯＳトランジスタのどちらもピエゾ抵抗効果の角度度依存を持たないように配置することが可能となり、結果としてペアトランジスタ間のシフト量がそろい、半導体装置の特性が安定することとなる。 （もっと読む）

【課題】通電領域表面の周辺の強電界の影響がナノワイヤに及び難くして、ホットキャリアの生成やオフリーク電流を低減する。半導体装置を高性能化する。
【解決手段】基板の表面よりも深い位置に配置され互いに対向する２つの側壁を有する導電膜と、導電膜の２つの側壁の側方に形成され互いに同じ導電型の半導体領域である第１及び第２の通電領域と、導電膜を貫通して２つの半導体領域どうしを接続し第１及び第２の通電領域の導電型とは逆導電型の半導体領域であるナノワイヤと、導電膜と前記ナノワイヤとの境界部に形成された絶縁膜と、を有することを特徴とする半導体装置。 （もっと読む）