【課題】 本発明は、MOSFETのチャネル領域に生じる歪み量を増加させ、歪みに基づく素子性能を向上させることを目的とする。
【解決手段】 本発明に係る半導体装置は、半導体基板１と、半導体基板１の上面に、第１の方向に延びて設けられた第１の絶縁膜２aと、第１の方向と垂直な第２の方向から第１の絶縁膜2aを挟んで設けられ、第１の絶縁膜2aに第２の方向の応力を与え、第１の方向の歪みを誘起させる第１の歪み誘起層3と、第１の絶縁膜2a上に設けられ、第１の絶縁膜2aからの応力を受けて第１の方向の歪みを有するチャネル領域4を含む第１の半導体層5aと、第１の方向からチャネル領域を挟んで設けられたソース領域9及びドレイン領域10と、第１の半導体層5aの第２の方向に対向する側面及び上面に設けられたゲート絶縁膜6と、ゲート絶縁膜6を介してチャネル領域4と対向して設けられたゲート電極7とを有する。 （もっと読む）

【課題】結晶粒界が大きく電気的特性の向上したＴＦＴを、コスト上昇を抑制しつつ形成する。
【解決手段】平坦な表面を有する基板１０の該表面上に、高熱伝導性を有する材料からなる熱伝導層３７を形成する第１の工程と、熱伝導層３７を、熱伝導層３７の少なくとも一部が表面に対して傾斜する傾斜部３８となるようにパターニングする第２の工程と、少なくとも傾斜部３８を覆うように、基板１０上に非晶質シリコン層３２を形成する第３の工程と、非晶質シリコン層３２をレーザーアニールにより結晶化して多結晶シリコン層３４を形成する第４の工程と、多結晶シリコン層３４上に、平面視で傾斜部３８と少なくとも一部が重なるようにゲート電極４２を形成する第５の工程と、を有することを特徴とする薄膜トランジスタの製造方法。 （もっと読む）

【課題】半導体素子の製造方法において、低抵抗状態の無機半導体膜を形成後、チャネル領域のみ高抵抗化する。
【解決手段】基板１０上に、ゲート電極２０、ゲート絶縁膜３０および無機酸化物膜４０を順次形成し、ソース電極６２およびドレイン電極６３を無機酸化物膜４０の一部を被覆するように形成し、電極に被覆されていない無機酸化物膜４０の領域の半導体素子のチャネル領域４４として用いる領域のキャリア濃度を、酸化処理によって低減させる。 （もっと読む）

【課題】チャネル領域における結晶粒のサイズを大きくし、エッチング工程時に半導体層のチャネル領域を効率的に保護することができ、工程コストを節減することのできる薄膜トランジスタを提供する。
【解決手段】本発明の薄膜トランジスタは、基板１００と、基板上に位置するゲート電極１２０と、ゲート電極上に位置するゲート絶縁膜１３０と、ゲート絶縁膜上に位置し、チャネル領域、ソース領域及びドレイン領域を含む半導体層パターン１６５と、半導体層パターンのチャネル領域上に位置し、２０ないし６０ｎｍの厚さを有するエッチング阻止層パターン１５０と、半導体層パターンのソース／ドレイン領域上に位置するソース／ドレイン電極１８１、１８２とを含むことを特徴とする。 （もっと読む）

【課題】微結晶半導体膜下部に微結晶を形成可能な半導体装置の製造方法を提供することを目的とする。
【解決手段】本発明に係る半導体装置は、（ａ）ガラス基板１０上にゲート電極２０を形成する工程と、（ｂ）ガラス基板１０上およびゲート電極２０上にゲート絶縁膜３０を形成する工程と、（ｃ）ゲート絶縁膜３０上に非晶質シリコン膜４０を成膜する工程とを備える。そして、（ｄ）非晶質シリコン膜４０にパルスレーザ光５０を照射し、当該非晶質シリコン膜４０を結晶化した微結晶シリコン膜４１を形成する工程と、（ｅ）ゲート電極２０上側の微結晶半導体膜４１以外の微結晶半導体膜４１を除去する工程とを備える。そして、（ｆ）工程（ｅ）の後、ゲート電極２０上側の微結晶半導体膜４１と電気的に接続するソース電極７１，ドレイン電極７２を形成する工程を備える。 （もっと読む）

【課題】 微細化に伴うコンタクト抵抗の増加を防止した、信頼性の高い素子特性を有する薄膜半導体装置を提供すること。
【解決手段】 透明絶縁性基板上に形成され、所定の間隔を隔てて第１導電型の不純物を含むソース領域及び第１導電型の不純物を含むドレイン領域を有する島状半導体層、前記ソース領域及びドレイン領域の間の島状半導体層上に形成されたゲート絶縁膜、前記ゲート絶縁膜上に形成されたゲート電極、前記島状半導体層及びゲート電極を覆う層間絶縁膜、及び前記ソース領域及びドレイン領域にそれぞれ接続する、前記層間絶縁膜に形成された第１及び第２のコンタクト孔内にそれぞれ埋め込まれた第１導電型の不純物を含む凸型ソース多結晶半導体層並びに第１導電型の不純物を含む凸型ドレイン多結晶半導体層を具備することを特徴とする。 （もっと読む）

【課題】低コストでかつ高品質、高性能な素子を提供することを目的とする。
【解決手段】ゲート電極１２、ドレイン電極１７及びソース電極１８を備えるトランジスタのチャネル層１３として利用される非晶質酸化物膜において、約５Å以上２２Å未満の距離に渡って、構造に秩序性があることを特徴とする。 （もっと読む）

【課題】ゲート電極の電極幅を広げることで寄生容量を増加させることなく、チャネル領域におけるチャネル長方向の結晶性が均一化された薄膜トランジスタを得ることが可能で、これにより薄膜トランジスタに接続された発光素子の輝度ムラが防止された表示特性の良好な表示装置の製造方法を提供する。
【解決手段】ガラス基板１上にゲート電極１４ａを形成する工程と、ゲート電極１４を覆う状態でガラス基板１上にゲート絶縁膜３１および非晶質の半導体薄膜３２をこの順に成膜する工程と、少なくともゲート電極１４ａ上方における半導体薄膜３２に対して、ゲート電極１４ａの延設方向にレーザ光Ｌｈを走査させながら照射することにより、半導体薄膜３２を結晶化させる工程とを含んでガラス基板１上に複数の薄膜トランジスタを形成し、さらにこのガラス基板１上に、各薄膜トランジスタに接続された複数の発光素子を形成する表示装置の製造方法。 （もっと読む）

【課題】ＮＦＥＴのチャネル領域に対して引っ張り応力を誘起することが可能な材料の組合せを提供する。
【解決手段】半導体装置は、半導体層および第１格子定数を有する第１材料上に形成された電界効果型トランジスタを具備する。電界効果型トランジスタは、第１材料上のゲート絶縁体と、ゲート絶縁体上に設けられた導電性のゲートと、ゲートの下方の第１材料内に配置されたチャネル領域と、ソース領域と、ドレイン領域とを有する。ソース領域およびドレイン領域は、実効的な格子定数が第１材料よりも小さい第２材料から少なくとも一部が形成され、半導体層内のチャネル領域の両側に配置され、第２材料はチャネル領域に引っ張り応力を誘起する。 （もっと読む）

【課題】ｐ型ＭＯＳＦＥＴ領域とｎ型ＭＯＳＦＥＴ領域とで、選択的にシリコン・ゲルマニウム層を形成する。
【解決手段】シリコン層のｐウェル上に第１導電層が形成され、シリコン層のｎウェル上に第２導電層が形成される。ｐウェルおよびｎウェルの両方にフッ素イオンが注入される。ｐウェルおよびｎウェルの両方が水酸化アンモニウムおよび過酸化物に晒される。シリコン層上にボロン添加されたシリコン・ゲルマニウム層をエピタキシャル成長させる。 （もっと読む）

【課題】ＳＯＩ層の膜厚が薄膜化してもＭＯＳトランジスタの駆動能力の向上を図ることができる半導体装置及びその製造方法を得る。
【解決手段】ＮＭＯＳ形成領域Ａ１に形成されるＮＭＯＳトランジスタＱ１１において、ソース・ドレイン領域１５は埋め込み酸化膜４を貫通して半導体基板１の閾値電圧制御拡散層１８に達して形成される。ＰＭＯＳ形成領域Ａ２に形成されるＰＭＯＳトランジスタＱ２１において、ソース・ドレイン領域２５は埋め込み酸化膜４を貫通して半導体基板１の閾値電圧制御拡散層２８に達して形成される。 （もっと読む）

【課題】高い動作性能と高い信頼性とを同時に実現しうる新しい構造の半導体装置を提供する。
【解決手段】結晶性半導体で構成されるソース領域１０１、ドレイン領域１０３に挟まれた活性領域１０２において、局所的にゲルマニウムを添加することでＳｉ_ｘＧｅ_１−ｘ領域１０５を形成する。このＳｉ_ｘＧｅ_１−ｘ領域１０５とゲルマニウムが添加されなかったＳｉ領域１０６とのバンド構造の差を利用して、ドレイン側からソース側に向かって広がる空乏層を効果的に抑止する。 （もっと読む）

【課題】高いｇｍ（高いオン電流）を発揮し、比較的簡素な構成で多結晶シリコンＴＦＴに匹敵する特性を有する半導体装置を製造するための半導体製造方法。
【解決手段】非晶質透明基板と、前記非晶質透明基板上に形成された動作半導体薄膜と、前記非晶質透明基板上において、動作半導体薄膜を化学気相成長方法あるいは物理蒸着成長方法において柱状構造を有する微結晶シリコンからなる半導体薄膜を成長する工程と、ソース・ドレイン領域が熱活性化あるいはエネルギービーム活性化により形成される工程と、かつ前記動作半導体薄膜の上下にそれぞれ絶縁膜を介して金属材料から形成されてなる上部ゲート電極及び下部ゲート電極とを形成する工程を含み、トップゲートをボトムゲートに自己整合的に形成させるために、裏面からボトムゲートをマスクとして露光することを特徴とする半導体製造方法。 （もっと読む）

【課題】本発明は薄膜トランジスタとその製造方法と、それを用いた電子機器に関するもので、薄膜トランジスタの生産性を向上することを目的とするものである。
【解決手段】そしてこの目的を達成するために本発明は、基板１と、この基板１上に所定間隔を置いて配置した複数のソース／ドレイン電極２と、これら複数のソース／ドレイン電極２を覆うごとく前記基板１上に設けた半導体層３と、この半導体層３を覆った絶縁層４と、この絶縁層４上で、前記半導体層３のチャネル領域対応部分に設けたゲート電極６とを備え、前記ソース／ドレイン電極２上面と、前記半導体層３のチャネル領域５両側のソース／ドレイン領域８との間には、結晶化誘導金属のシリサイド層９を介在させたものである。 （もっと読む）

【課題】 ボトムゲート型ＴＦＴにおいて、ゲート電極に電圧を印加するとゲート電極の上方にある半導体層にチャネルが形成される。しかし、ソース・ドレイン電極直下の半導体層の大部分にはチャネルが形成されず、寄生抵抗となるため、電流駆動能力が低下するという課題がある。
【解決手段】 基板上に、ゲート電極と、ゲート絶縁層と、アモルファス酸化物からなる半導体層と、ソース・ドレイン電極と、保護層と、を有するトランジスタであって、
前記半導体層は、
前記ソース・ドレイン電極が形成された領域に対応する第１の領域と、
前記ソース・ドレイン電極が形成された領域に対応しない第２の領域と、を含み、
少なくとも前記第１の領域が前記第２の領域のアモルファス酸化物とは組成の異なる結晶成分を含むことを特徴とする。 （もっと読む）

【課題】高いｇｍ（高いオン電流）を発揮し、比較的簡素な構成でＳｉ−ＭＯＳＦＥＴに匹敵する特性を有する半導体装置を実現する。
【解決手段】非晶質透明基板と、前記非晶質透明基板上に形成された動作半導体薄膜と、前記非晶質透明基板上において、前記動作半導体薄膜の上下にそれぞれ絶縁膜を介して同一の金属材料から形成されてなる上部ゲート電極及び下部ゲート電極とを含み、動作半導体薄膜のチャネル領域が微結晶シリコン半導体からなり、ソース・ドレイン領域が多結晶シリコンからなる半導体装置。 （もっと読む）

【課題】従来のＬＰＳ膜よりも平均結晶粒径が大きく、且つ、従来の固相結晶化膜（例えば、ＣＧＳシリコン膜）よりも平均結晶粒径が小さい結晶質半導体膜の製造方法を提供する。
【解決手段】本発明の結晶質半導体膜の製造方法は、第１および第２主面を有する透明な基板を用意する工程と、基板の第１主面上に所定のパターンの遮光層を形成する工程と、遮光層の少なくとも一部を覆う半導体膜であって、遮光層と重ならない第１領域と、遮光層と重なる第２領域とを有する非晶質状態の半導体膜を形成する工程と、第２主面側から半導体膜に光を照射し第１領域の半導体膜だけを選択的に結晶化することによって第１結晶領域を形成する工程と、その後に、第２領域の半導体膜を固相結晶化することによって第２結晶領域を形成する工程とを包含する。 （もっと読む）

【課題】チャネル領域の界面を保護しながら薄膜トランジスタを製造する半導体製造方法を提供すること。
【解決手段】コプレーナ型の薄膜トランジスタを製造する半導体製造方法であって、ガラス基板Ｓ上にチャネル領域となる微結晶膜１０を形成し、微結晶膜１０に犠牲シリコン酸化膜２０を形成し、微結晶膜１０の界面が犠牲シリコン酸化膜２０にて保護された状態にてソース領域および前記ドレイン領域となるドープドシリコン膜３０を積層する。ドープドシリコン膜３０上にフォトレジスト膜Ｒを塗布して平坦化し、所定の条件下、犠牲シリコン酸化膜２０が露出した状態にて微結晶膜１０とドープドシリコン膜３０とが概ね同一平面上になるまでエッチングする。 （もっと読む）

ｈｉｇｈ−ｋ金属ゲート構造（３１０Ｎ，３１０Ｂ，３１０Ｐ）によって従来のゲート電極構造（３１０）を置換するためのプロセスシーケンスにおいて、例えば、選択性の高いエッチングステップ（３２２，３２５，３２７，３３１）を使用することによって、追加のマスク形成ステップの数を少なく保つことができ、これにより、従来のＣＭＯＳ技術との高い互換性を保つことができる。更に、ここに開示の技術は、前工程（front-end）のプロセス技術および後工程（back-end）のプロセス技術との互換性を実現し、これにより、トランジスタレベルのほか、コンタクトレベルでも実績のある歪み発生機構を組み込むことが可能となる。
（もっと読む）

【課題】ＭＯＳトランジスタの製造方法、およびこれにより製造されたＭＯＳトランジスタを提供する。
【解決手段】半導体基板１００上にゲートパターン１２０を形成する工程と、前記ゲートパターンの側壁を覆うスペーサ１３４を形成する工程と、を含み、前記ゲートパターンを形成する工程は、順に積層されるゲート電極１１２ａ、キャッピング膜パターン１１８、を備えるように形成し、前記キャッピング膜パターンは、順に積層される下部キャッピング膜パターン１１４ｂ、上部キャッピング膜パターン１１６ａ、を備えるように形成し、前記下部キャッピング膜パターンは前記上部キャッピング膜パターンよりも小さい幅を有するように形成する、ことを含む。 （もっと読む）