【課題】大電力の制御を行う、高耐圧の半導体装置を提供する。
【解決手段】ゲート電極と、ゲート電極上のゲート絶縁層と、ゲート絶縁層上の、ゲート電極と重畳する酸化物半導体層と、酸化物半導体層と接し、端部をゲート電極と重畳するソース電極及びドレイン電極と、を有し、ゲート電極と酸化物半導体層が重畳する領域において、ゲート絶縁層は、ドレイン電極と端部を重畳する第１の領域と、前記第１の領域と隣接する第２の領域と、を有し、第１の領域の静電容量は第２の領域の静電容量より小さいトランジスタを提供すること。 （もっと読む）

【課題】本発明の一態様は、スパッタ法でトランジスタ、ダイオード等の半導体用途に好
適な材料を提供することを課題の一とする。
【解決手段】下地部材上に、第１の酸化物部材を形成し、第１の加熱処理を行って表面か
ら内部に向かって結晶成長し、下地部材に少なくとも一部接する第１の酸化物結晶部材を
形成し、第１の酸化物結晶部材上に第２の酸化物部材を形成し、第２の加熱処理を行って
第１の酸化物結晶部材を種として結晶成長させて第２の酸化物結晶部材を設ける積層酸化
物材料の作製方法である。 （もっと読む）

【課題】ＦＥＴのソース領域にショットキー電極を形成し、ゲート電極をソース電極の一部領域と窒化物半導体領域の一部に形成し、ドレイン電極と該ソース電極との間にフローティングガードリングを設けることによって、ノーマリ−オフで動作する半導体素子を提供する。
【解決手段】内部に２次元電子ガス（２ＤＥＧ）チャネルを形成する窒化物半導体層３０と、窒化物半導体層３０にオーミック接合されたドレイン電極５０と、ショットキー接合されたソース電極６０と、ドレイン電極５０とソース電極６０との間で窒化物半導体層３０にショットキー接合されたフローティングガードリング７５と、ドレイン電極５０とソース電極６０との間及びソース電極６０の少なくとも一部上にかけて形成された誘電層４０と、誘電層４０上に形成され、一部が、誘電層４０を挟んでソース電極６０のドレイン方向のエッジ部分上に形成されたゲート電極７０とを含む。 （もっと読む）

【課題】ＦＥＴのソース領域にショットキー電極を形成し、内部にオミックパターン電極を備え、ゲート電極をソース電極の一部領域と窒化物半導体領域の一部に形成することによって、ノーマリ−オフ動作すると共に高耐圧及び高電流で動作可能な、半導体素子及び製造方法を提供する。
【解決手段】内部に２次元電子ガス（２ＤＥＧ）チャネルを形成する窒化物半導体層３０と、窒化物半導体層３０にオーミック接合されたドレイン電極５０と、ドレイン電極５０と離間され、窒化物半導体層３０にショットキー接合されるソース電極６０と、ドレイン電極５０とソース電極６０との間の窒化物半導体層３０上及びソース電極６０の少なくとも一部上にかけて形成された誘電層４０と、ドレイン電極５０と離間されるように誘電層４０上に配設され、一部が誘電層４０を挟んでソース電極６０のドレイン方向のエッジ部分上部に形成されたゲート電極７０とを含む。 （もっと読む）

【課題】カラーフィルタに含まれる不純物による汚染の問題を解決する。
【解決手段】薄膜トランジスタと、薄膜トランジスタに電気的に接続されるソース電極及
びドレイン電極と、薄膜トランジスタ、ソース電極及びドレイン電極上の第１の絶縁膜と
、第１の絶縁膜上のカラーフィルタと、カラーフィルタ上の第２の絶縁膜と、第２の絶縁
膜上の画素電極とを有し、第１の絶縁膜は窒化シリコンを有し、カラーフィルタは第１の
開口部を有し、第２の絶縁膜は第２の開口部を有し、第２の開口部は第１の開口部の内側
に設けられ、画素電極は、第１の開口部及び第２の開口部を介してソース電極及びドレイ
ン電極の一方に電気的に接続され、カラーフィルタは、画素電極、ソース電極及びドレイ
ン電極に接触しない。 （もっと読む）

【課題】新たな構造の半導体装置を提供し、書き込み後の当該半導体装置のメモリセルのしきい値電圧のばらつきを小さくし、動作電圧を低減する、または記憶容量を増大する。
【解決手段】酸化物半導体を用いたトランジスタと、酸化物半導体以外の材料を用いたトランジスタとをそれぞれ有する複数のメモリセルと、複数のメモリセルを駆動する駆動回路と、駆動回路に供給する複数の電位を生成する電位生成回路と、複数のメモリセルへのデータの書き換えが終了したか否かを検知する書き込み終了検知回路と、を有し、駆動回路は、データバッファと、複数のメモリセルのそれぞれに複数の電位のうちいずれか一の電位をデータとして書き込む書き込み回路と、メモリセルに書き込まれたデータを読み出す読み出し回路と、読み出されたデータと、データバッファに保持されたデータとが一致するか否かをベリファイするベリファイ回路と、を有する。 （もっと読む）

【課題】隣接する画素の間に設ける絶縁膜は、バンク、隔壁、障壁、土手などとも呼ばれ
、薄膜トランジスタのソース配線や、薄膜トランジスタのドレイン配線や、電源供給線の
上方に設けられる。特に、異なる層に設けられたこれらの配線の交差部は、他の箇所に比
べて大きな段差が形成される。隣接する画素の間に設ける絶縁膜を塗布法で形成した場合
においても、この段差の影響を受けて、部分的に薄くなる箇所が形成され、その箇所の耐
圧が低下されるという問題がある。
【解決手段】段差が大きい凸部近傍、特に配線交差部周辺にダミー部材を配置し、その上
に形成される絶縁膜の凹凸形状を緩和する。また、上方配線の端部と下方配線の端部とが
一致しないように、上方配線と下方配線の位置をずらして配置する。 （もっと読む）

【課題】動作性能および信頼性の高い液晶表示装置を提供する。
【解決手段】トランジスタ上に第１の絶縁膜を有し、第１の絶縁膜上に第１及び第２の配線を有し、第１及び第２の配線上に第２の絶縁膜を有し、第２の絶縁膜上に電極を有し、電極上に第３の絶縁膜を有し、第３の絶縁膜上に画素電極を有し、画素電極は、電極と重なる第１の領域と、電極と重ならない第２の領域と、を有し、画素電極は、第１の配線に電気的に接続されており、第１の配線は、トランジスタのソース又はドレインの一方と電気的に接続されており、電極は、画素部の外側において前記第２の配線と電気的に接続されている。 （もっと読む）

【課題】被剥離層に損傷を与えない剥離方法を提供し、小さな面積を有する被剥離層の剥離だけでなく、大きな面積を有する被剥離層を全面に渡って歩留まりよく剥離することを可能とすることを目的としている。また、様々な基材に被剥離層を貼りつけ、軽量された半導体装置およびその作製方法を提供することを課題とする。特に、フレキシブルなフィルムにＴＦＴを代表とする様々な素子を貼りつけ、軽量された半導体装置およびその作製方法を提供する。
【解決手段】基板上に第１の材料層１１を設け、前記第１の材料層１１に接して第２の材料層１２を設け、さらに積層成膜または５００℃以上の熱処理やレーザー光の照射処理を行っても、剥離前の第１の材料層が引張応力を有し、且つ第２の材料層が圧縮応力であれば、物理的手段で容易に第２の材料層１２の層内または界面において、きれいに分離することができる。 （もっと読む）

【課題】アクティブマトリクス型基板において、薄膜トランジスタと、その端子接続部を
同時に作り込み、少ないマスク数で歩留まりの良い表示装置を提供する。
【解決手段】画素部および外部入力端子を有する表示装置であって、画素部は、ゲート電
極と、半導体膜と、ゲート電極上に形成された絶縁膜、および絶縁膜上に半導体膜と電気
的に接続された電極を有するＴＦＴを有し、外部入力端子は、ゲート電極と同じ層に形成
された第１の配線と、電極と同じ層に形成され、絶縁膜に形成されたコンタクトホールを
介し第１の配線と接続された第２の配線と、第２の配線に接続され、第２の配線上に形成
された透明導電膜と、第２の配線と透明導電膜が接続している位置で透明導電膜と電気的
に接続するフレキシブルプリント配線板を有する表示装置。 （もっと読む）

【課題】しきい値を電気的に調整可能な半導体装置を提供する。
【解決手段】半導体装置１０では、チャネル領域１４は対向する第１、第２の面１４ａ、１４ｂを有している。第１、第２不純物領域１５、１６が、チャネル領域１４の両側に配設されている。第１ゲート電極１８は、第１ゲート絶縁膜１９を介して第１の面１４ａに、第１ゲート電圧Ｖｇ１が印加されると生じる第１反転層２３の一側が第１不純物領域１５に接触し、他側が第２不純物領域１６から離間するように配設されている。第２ゲート電極２０は、第２ゲート絶縁膜２１を介して第２の面１４ｂに、第２ゲート電圧Ｖｇ２が印加されると生じる第２反転層２４の一側が第２不純物領域１６に接触し、他側が第１不純物領域１５から離間するように配設されている。第１、第２ゲート電圧Ｖｇ１、Ｖｇ２に応じて、第１、第２反転層２３、２４が接触し、第１、第２不純物領域１５、１６間が導通する。 （もっと読む）

【課題】同一の層間膜上に画素電極と、ゲート配線を形成した半導体装置において、マス
ク枚数を追加することなく、液晶の焼きつきや特性劣化を低減する。
【解決手段】ゲート配線上に絶縁膜を設けることで、ゲート配線が非選択の期間に液晶に
かかるゲート電圧の絶対値を減少させることができる。絶縁膜は遮光性樹脂膜、柱状スペ
ーサーで形成すると、マスク枚数の増加を抑えることができる。また、絶縁膜上に画素電
極を形成し、ゲート配線と画素電極が重なり合うようにすることで、画素電極の電界遮蔽
効果によって、液晶にかかるゲート電圧を減少させることができる。 （もっと読む）

【課題】簡素でかつ占有面積の小さな駆動回路を提供すること。
【解決手段】本発明のシフトレジスタ回路は、複数のレジスタ回路を有している。各レジスタ回路は、クロックドインバータ回路およびインバータ回路を有している。クロックドインバータ回路の出力信号がインバータ回路の入力信号となるよう両者が直列に接続されている。さらに、レジスタ回路は、インバータ回路の出力信号が伝達される信号線を有している。該信号線には接続されている素子が多く寄生容量が大きいため高負荷である。本発明のシフトレジスタ回路は、信号線の寄生容量が大きいために高負荷であることを用いている。 （もっと読む）

【課題】表示パネルに設けられるパッド部として適した構造を提供することを目的の一と
する。酸化物半導体の他、絶縁膜及び導電膜を積層して作製される各種用途の表示装置に
おいて、薄膜の剥がれに起因する不良を防止することを目的の一とする。
【解決手段】走査線と信号線が交差し、マトリクス状に配列する画素電極層と、該画素電
極層に対応して設けられた画素部を有し、該画素部に酸素の含有量が異なる少なくとも二
種類の酸化物半導体層とを組み合わせて構成される逆スタガ型薄膜トランジスタが設けら
れた表示装置である。この表示装置において画素部の外側領域には、走査線、信号線を構
成する同じ材質の導電層によって、画素電極層と対向する共通電極層と電気的に接続する
パッド部が設けられている。 （もっと読む）

【課題】動作性能および信頼性の高いＥＬ表示装置を提供する。
【解決手段】第１のチャネル形成領域と、第１のソース領域及び第１のドレイン領域と、ゲート絶縁膜と、第１のゲート電極とを備えた第１のＴＦＴと、第２のチャネル形成領域と、第２のソース領域及び第２のドレイン領域と、ゲート絶縁膜と、第２のゲート電極とを備えた第２のＴＦＴと、第１のＴＦＴ及び第２のＴＦＴ上に設けられた第１の絶縁膜と、第１のソース領域及び第１のドレイン領域の一方と接続されたソース配線と、第１のソース領域及び第１のドレイン領域の他方と接続し、且つ第２のゲート電極に接続された第１のドレイン配線と、第１の絶縁膜上に設けられ、第２のソース領域及び第２のドレイン領域の一方に接続された第２のドレイン配線と、第１の絶縁膜上に設けられ、第２のソース領域及び第２のドレイン領域の他方に接続された電流供給線と、を有する。 （もっと読む）

【課題】配線抵抗の上昇を防ぎつつ、配線間の寄生容量を低減できる表示装置を提供する。また、表示品質を向上させた表示装置を提供する。また、消費電力を低減できる表示装置を提供する。
【解決手段】液晶表示装置の画素において、信号線と、該信号線と交差する走査線と、信号線から突出する第１の電極と、該第１の電極と対向する第２の電極と、該第２の電極と接続する画素電極とを有する。また、走査線の一部はループ形状であり、第１の電極の一部は、走査線の開口部と重畳する領域に位置する。即ち、第１の電極の一部は、走査線と重畳しない。 （もっと読む）

【課題】大面積基板など、熱収縮による影響の大きい基板に形成された半導体素子であっても、その影響を受けずに動作するような半導体素子の提供すること。また、そのような半導体素子を搭載し、薄膜半導体回路及び薄膜半導体装置を提供すること。さらに、多少のマスクずれが生じたとしても、その影響を受けずに動作するような半導体素子を提供する。
【解決手段】ドレイン領域１１４、１１７側の半導体層の低濃度不純物領域と重なるように形成した複数のゲート電極１０２を有し、それぞれのゲート電極１０２が形成するチャネル領域１２２、１２３に流れる電流の向きが一方向と一方向と反対の方向となるようにそれぞれのゲート電極１０２に対応するソース領域１１５、１１６とドレイン領域１１４、１１７を形成し、一方向に電流が流れるチャネル領域１２２と一方向と反対の方向に電流が流れるチャネル領域１２３の数が等しい薄膜トランジスタ。 （もっと読む）

【課題】寄生容量を小さくでき、応答速度低下を抑制することが可能なＴＦＴを提供する。
【解決手段】基材１１０上に配設した有機半導体層１５０と、有機半導体層１５０と接触し、対向してチャネル領域を形成するソース電極１２０及びドレイン電極１３０と、有機半導体層１５０と絶縁層１６０を介して設けられるゲート電極１４０と、ソース電極１２０と導電接続するソース電極配線部１２５と、ドレイン電極１３０と導電接続するドレイン電極配線部１３５と、ゲート電極１４０と導電接続するゲート電極配線部１４５と、からなるＴＦＴ１００であって、積層方向からみて、有機半導体層１５０が、ゲート電極１４０を含み、ゲート電極１４０が、ソース電極１２０とドレイン電極１３０とチャネル領域とからなる領域を含み、有機半導体層１５０の周縁でソース電極配線部１２５とドレイン電極配線部１３５との間にはゲート電極配線部１４５が配される。 （もっと読む）

【課題】樹脂基板等の可撓性を有する基板を用いて、柔軟性を有する半導体装置を作製す
るための技術を提供する。
【解決手段】分離層を有する固定基板上に樹脂基板を形成する工程と、前記樹脂基板上に
少なくともＴＦＴ素子を形成する工程と、前記分離層にレーザー光を照射することにより
、前記分離層の層内または界面において前記固定基板から前記樹脂基板を剥離する工程と
を行い、前記樹脂基板を用いた柔軟性を有する表示装置を作製する。 （もっと読む）

【課題】半導体装置の作製工程におけるプラズマダメージの影響を低減し、しきい値電圧
のばらつきの抑制された均一な表示特性の半導体装置を提供する。
【解決手段】トランジスタ上の平坦化層と、該平坦化層の上面もしくは下面に設けられる
と共に前記平坦化層からの水分や脱ガス成分の拡散を抑制するバリア層を備えた半導体装
置であって、これら平坦化層及びバリア層の位置関係を工夫することにより平坦化層に及
ぶプラズマダメージを低減する上で有効なデバイス構成を用いる。また、画素電極の構造
として新規な構造との組み合わせにより、輝度の向上等の効果をも付与する。 （もっと読む）