【課題】管理コストを低減し、さらに、製造工程を削減して製造原価のコストダウンを図ることの可能な半導体デバイス及び薄膜トランジスタ、並びに、それらの製造方法の提案を目的とする。
【解決手段】所定の材料からなり、活性層４１となる半導体と、所定の材料と同じ組成の材料からなり、ソース電極５１、ドレイン電極５３及び画素電極５５の少なくとも一つとなる導電体とを備えた薄膜トランジスタ２の製造方法であって、非晶質の所定の材料からなる被処理体及び導電体（ソース電極５１、ソース配線５２、ドレイン電極５３、ドレイン配線５４及び画素電極５５）を一括成膜し、さらに一括形成する工程と、形成された被処理体を結晶化させて活性層４１とする工程とを有する方法としてある。 （もっと読む）

【課題】電源電圧の供給が停止した後もデータ保持可能な記憶回路の提供、消費電力の低減可能な信号処理回路を提供する。
【解決手段】記憶回路は、トランジスタと、容量素子と、第１の演算回路と、第２の演算回路と、第３の演算回路と、スイッチと、を有し、第１の演算回路の出力端子は、第２の演算回路の入力端子と電気的に接続され、第２の演算回路の入力端子は、スイッチを介して第３の演算回路の出力端子と電気的に接続され、第２の演算回路の出力端子は、第１の演算回路の入力端子と電気的に接続され、第１の演算回路の入力端子は、トランジスタのソース及びドレインの一方と電気的に接続され、トランジスタのソース及びドレインの他方は、容量素子の一対の電極のうちの一方、及び第３の演算回路の入力端子と電気的に接続され、トランジスタのチャネルは酸化物半導体層に形成される。 （もっと読む）

【課題】 可撓性を有するアクティブマトリクス型表示装置を実現する方法を提供することを課題とする。また、異なる層に形成された配線間の寄生容量を低減する方法を提供することを課題とする。
【解決手段】 第１の基板上に形成された薄膜デバイスと第２の基板とを接着して固定した後、第１の基板を取り除いて薄膜デバイスに配線等を形成する。その後、第２の基板も取り除き、可撓性を有するアクティブマトリクス型表示装置を形成する。また、第１の基板を取り除いた後、配線を活性層のゲート電極が形成されていない側に形成することにより、寄生容量を低減することができる。 （もっと読む）

【課題】ＮＡＮＤ型不揮発性メモリを提供する。
【解決手段】ビット線と、ソース線と、複数の不揮発性メモリが直列に接続されたＮＡＮＤ型セルと、選択トランジスタと、を有し、不揮発性メモリは、第１の絶縁膜を介した半導体上の電荷蓄積層と、第２の絶縁膜を介した電荷蓄積層上の制御ゲートと、を有し、ＮＡＮＤ型セルの一方の端子は、選択トランジスタを介して、ビット線に接続され、ＮＡＮＤ型セルの他方の端子は、ソース線に接続されたＮＡＮＤ型不揮発性メモリであって、第１の絶縁膜は、半導体に酸素雰囲気で高密度プラズマ処理を行った後、窒素雰囲気で高密度プラズマ処理を行うことで形成されるＮＡＮＤ型不揮発性メモリ。 （もっと読む）

【課題】薄膜フィルム試料を処理するシステム、並びに薄膜フィルム構造を提供する。
【解決手段】フィルム試料１７０の一区画の特定部分の第１部分を融解させるべく照射ビームパルスの第１パルスの第１小ビームで照射して、この第１部分が少なくとも部分的に融解して自ずと再凝固して結晶化し、それぞれの隣接する第１部分どうしの間に第１未照射部分が残る。特定部分の第１小ビームによる照射の後に、この特定部分を、この特定部分の第２部分を融解させるべく照射ビームパルスの第２パルスの第２小ビームで再び照射して、この第２部分が少なくとも部分的に融解して自ずと再凝固して結晶化し、それぞれの隣接する第２部分どうしの間に第２未照射部分が残る。再凝固して結晶化した第１部分及び前記第２部分は、フィルム試料の領域内で互いに間に入り合う。これに加えて、第１部分が第１画素に対応し、第２部分が第２画素に対応する。 （もっと読む）

【課題】テトラエトキシシラン等のシラン系有機材料を用いたプラズマＣＶＤ法によりシリケートガラスを形成した場合でも、シリケートガラスから半導体層へのフッ素の侵入を防止することのできる電気光学装置の製造方法を提供すること。
【解決手段】液晶装置の製造方法において、ゲート電極３ｃの形成工程、低濃度不純物導入工程、および高濃度不純物導入工程を行った後、シランガス等のシラン系無機原料を用いたＣＶＤ法により第１絶縁膜４１１を形成する。次に、第１アニール工程において第１絶縁膜４１１をアニールした後、テトラエトキシシラン等のシラン系有機原料を用いたプラズマＣＶＤ法によりシリケートガラスからなる第２絶縁膜４１２を形成する。 （もっと読む）

【課題】複雑な工程を経ることなく、通常の半導体製造装置を使用して、低コストで、半導体装置の、低電圧動作、高集積性を実現する。
【解決手段】次の工程（１）〜（５）で半導体装置を製造する。（１）シリコン結晶製の半導体支持基板の表面を洗浄し、酸化被膜を除去して、結晶面を露出させる工程、（２）該結晶面上に高誘電率非晶質薄膜を低温で堆積する工程、（３）該高誘電率非晶質薄膜の結晶化開始温度よりも低いプレアニール温度で該高誘電率非晶質薄膜をプレアニールする工程、（４）該半導体支持基板を選択的に急速加熱することにより該高誘電率非晶質薄膜内部に基板界面から該薄膜表面方向に向けて温度が低くなる急峻な温度勾配を形成することにより該高誘電率非晶質薄膜を結晶化して、エピタキシャル薄膜を形成する工程、（５）該エピタキシャル薄膜の上面に半導体結晶の配向膜を形成する工程を有する。 （もっと読む）

【課題】高性能でかつばらつきの少ないナノワイヤトランジスタを備えた半導体装置およびその製造方法を提供する。
【解決手段】半導体基板上に第１絶縁膜を形成する工程と、第１絶縁膜上に設けられ、第１領域と第１領域よりも幅の広い第２および第３領域とを有しこれらの第２および第３領域の少なくとも一方が第１領域に接続するように構成された第１半導体層と、第１半導体層の上面に設けられるマスクと、を形成する工程と、マスクを用いて、前記第１半導体層の第１領域の側面にイオン注入を行う第１イオン注入を行う工程と、イオン注入を行った後に、第１熱処理を行う工程と、マスクを除去した後、第１半導体層の前記第１領域の少なくとも側面にゲート絶縁膜を形成する工程と、ゲート絶縁膜上にゲート電極を形成する工程と、ゲート電極の、第２および第３領域側の側面に絶縁体のゲート側壁を形成する工程と、少なくとも第１半導体層の第２および第３領域に第２イオン注入を行う工程と、とを備えている。 （もっと読む）

【課題】駆動用トランジスタと、スイッチング用トランジスタを有する発光装置において、トランジスタのばらつきを低減する。
【解決手段】駆動用トランジスタと、スイッチング用トランジスタを有する発光装置において、駆動用トランジスタのチャネル幅をチャネル長よりも小さくする。その際、ゲート配線と平行にアノード側電源線を設けて、フルカラー表示を行う。 （もっと読む）

【課題】エッチング液や剥離液に対する耐性に優れているゲート絶縁層を形成することにより、このゲート絶縁層上にエッチング法により電極を形成させることができるようにすること。及び、その上に半導体材料を湿式塗布、結晶化処理しても溶出し難いゲート絶縁層を形成すること。すなわち、安価で高性能な上に、樹脂製のフレキシブル基板に適用可能な電界効果トランジスタを製造すること。
【解決手段】電界効果トランジスタのゲート絶縁層用組成物であって、重合性モノマー、重合開始剤及び架橋性基としてアリル基及び／又は（メタ）アクリロイル基を有する樹脂を含み、該重合性モノマーがエチレン性不飽和結合を２個以上有し、該架橋性基を有する樹脂の架橋性基当量が８００ｇ／ｅｑ以下であることを特徴とする電界効果トランジスタのゲート絶縁層用組成物。 （もっと読む）

【課題】大面積化しても低消費電力を実現した半導体装置の構造およびその作製方法を提供する。
【解決手段】画面で使われる画素の薄膜トランジスタを作製する。その薄膜トランジスタにおいて、ソース配線、ゲート電極を同一平面上に作製する。また、ソース配線と薄膜トランジスタをつなぐ配線と、画素電極と薄膜トランジスタをつなぐ配線を同一工程で作製する。 （もっと読む）

【課題】隣接する画素の間に設ける絶縁膜は、バンク、隔壁、障壁、土手などとも呼ばれ
、薄膜トランジスタのソース配線や、薄膜トランジスタのドレイン配線や、電源供給線の
上方に設けられる。特に、異なる層に設けられたこれらの配線の交差部は、他の箇所に比
べて大きな段差が形成される。隣接する画素の間に設ける絶縁膜を塗布法で形成した場合
においても、この段差の影響を受けて、部分的に薄くなる箇所が形成され、その箇所の耐
圧が低下されるという問題がある。
【解決手段】段差が大きい凸部近傍、特に配線交差部周辺にダミー部材を配置し、その上
に形成される絶縁膜の凹凸形状を緩和する。また、上方配線の端部と下方配線の端部とが
一致しないように、上方配線と下方配線の位置をずらして配置する。 （もっと読む）

【課題】スキャナ内のトランジスタの特性の差に起因するスジの発生を抑止することが可能な表示装置およびその製造方法を提供する。
【解決手段】アクティブマトリクス型有機ＥＬ表示装置のＥＬＡ結晶化工程においてエキシマレーザのスキャン方向と、垂直スキャナ内のバッファを形成するトランジスタ（ＴＦＴ）２１０のＬ長方向（電流が流れる方向）が直交する方向になるようにし、かつ、スキャナの画素配列に対応する各段バッファ群の各トランジスタが、チャネル長方向と同方向である駆動信号の出力線の配線方向と直交する方向において、列をなすように形成され、列をなすように形成された各段バッファ群の各トランジスタは、チャネル幅方向において大きい部分と小さい部分とが混在し、かつ、チャネル幅方向における同様の領域において粒径の大きい部分と小さい部分とが存在する。 （もっと読む）

【課題】工程を複雑にすることなく、多結晶シリコン膜に回路特性に適した複数の異なる
ゲート絶縁膜厚を有する薄膜トランジスタ（ＴＦＴ）を同一基板に形成することができる
薄膜半導体装置とその製造方法を提供。
【解決手段】ガラス基板上に形成した多結晶シリコン膜に駆動電圧が異なるＴＦＴを混載
する際に、低電圧駆動ＴＦＴではチャネル領域の不純物をアクセプタがより多くなるよう
にしあるいはドナーがより少なくなるようにし、高電圧駆動ＴＦＴではチャネル領域の不
純物をドナーがより多くなるようにしあるいはアクセプタがより少なくなるようにする。 （もっと読む）

【課題】チャネルドープを含む製造工程を簡略化できる半導体装置の製造方法、半導体装置、電気光学装置および電子機器を提供すること。
【解決手段】本適用例の半導体装置の製造方法は、基板に半導体膜としての多結晶半導体膜１４ａを形成する工程と、多結晶半導体膜１４ａ上に、少なくとも２つの異なる膜厚を有し、それぞれが孤立したレジストパターン１６，１７を形成するレジスト形成工程と、該レジストパターン１６，１７をマスクとして多結晶半導体膜１４ａに第一不純物の注入を行う第一不純物注入工程と、該レジストパターン１６，１７に沿って多結晶半導体膜１４ａをエッチングするエッチング工程と、該レジストパターン１６，１７を剥離する工程とを有し、第一不純物注入工程は、レジストパターン１６，１７の膜厚の差に基づいて、第一不純物の注入、非注入を制御することを特徴とする。 （もっと読む）

【課題】小型化、薄型化、軽量化を実現した半導体装置の提供を課題とする。また、作製時間を短縮し、歩留まりを向上することができる半導体装置の作製方法の提供を課題とする。
【解決手段】トランジスタと、トランジスタ上に設けられた絶縁層と、絶縁層に設けられた開口部を介して、トランジスタのソース領域又はドレイン領域に電気的に接続された第１の導電層（ソース配線又はドレイン配線に相当）と、絶縁層及び第１の導電層上に設けられた第１の樹脂層と、第１の樹脂層に設けられた開口部を介して、第１の導電層に電気的に接続された導電性粒子を含む層と、第２の樹脂層及びアンテナとして機能する第２の導電層が設けられた基板とを有する。上記構成の半導体装置において、第２の導電層は、導電性粒子を含む層を介して、第１の導電層に電気的に接続されている。また、第２の樹脂層は、第１の樹脂層上に設けられている。 （もっと読む）

【課題】動作性能および信頼性の高い液晶表示装置を提供する。
【解決手段】トランジスタ上に第１の絶縁膜を有し、第１の絶縁膜上に第１及び第２の配線を有し、第１及び第２の配線上に第２の絶縁膜を有し、第２の絶縁膜上に電極を有し、電極上に第３の絶縁膜を有し、第３の絶縁膜上に画素電極を有し、画素電極は、電極と重なる第１の領域と、電極と重ならない第２の領域と、を有し、画素電極は、第１の配線に電気的に接続されており、第１の配線は、トランジスタのソース又はドレインの一方と電気的に接続されており、電極は、画素部の外側において前記第２の配線と電気的に接続されている。 （もっと読む）

【課題】動作性能および信頼性の高いＥＬ表示装置を提供する。
【解決手段】第１のチャネル形成領域と、第１のソース領域及び第１のドレイン領域と、ゲート絶縁膜と、第１のゲート電極とを備えた第１のＴＦＴと、第２のチャネル形成領域と、第２のソース領域及び第２のドレイン領域と、ゲート絶縁膜と、第２のゲート電極とを備えた第２のＴＦＴと、第１のＴＦＴ及び第２のＴＦＴ上に設けられた第１の絶縁膜と、第１のソース領域及び第１のドレイン領域の一方と接続されたソース配線と、第１のソース領域及び第１のドレイン領域の他方と接続し、且つ第２のゲート電極に接続された第１のドレイン配線と、第１の絶縁膜上に設けられ、第２のソース領域及び第２のドレイン領域の一方に接続された第２のドレイン配線と、第１の絶縁膜上に設けられ、第２のソース領域及び第２のドレイン領域の他方に接続された電流供給線と、を有する。 （もっと読む）

【課題】配線層を低抵抗に保ち、かつ薄膜トランジスタにおける膜剥がれを防止した表示装置および電子機器を提供する。
【解決手段】基板１１上に薄膜トランジスタ１０および配線層２０を備える。薄膜トランジスタ１０は、基板１１側からゲート電極１２，ゲート絶縁膜１３および半導体層１４を有し、配線層２０は、配線層２０ａおよび配線層２０ｂにより構成されている。配線層２０ｂとゲート電極１２とは同一の膜厚および構成材料からなる。配線層２０とゲート電極１２との厚みは異なっている。具体的には、ゲート電極１２の厚みは配線層２０の厚みよりも薄く、ゲート電極１２の膜内応力が小さくなっている。 （もっと読む）

【課題】ＩＰＳにおける従来の技術は、工程数が多く、開口率が低いので、実用化できな
い。また、液晶層に最も近接している層に存在する配線及び電極が多く、画素表示部にお
ける個々の液晶にかかる電界が不均一であった。
【解決手段】本発明は、ゲイト線１０２、１０５とコモン線１０３、１０４を最初に同時
に形成し、層間膜形成後、画素電極１０８とコモン電極１１０、１１１とソ─ス線１０６
、１０７を同時に形成する。こうすることによって、電極パタ─ンを単純化でき、工程を
簡略化した。また、液晶層に最も近接している層に存在する配線及び電極を画素電極とコ
モン電極とソ─ス線とし、その形状を単純なものにした。 （もっと読む）