【課題】非感光性のシロキサン樹脂を用いて、ウェットエッチング法で所望の形状に形成された絶縁膜を形成することができる、絶縁膜の作製方法を提供する。
【解決手段】有機溶媒中にシロキサン樹脂またはシロキサン系材料を有する懸濁液を用いて薄膜を形成し、薄膜に第１の加熱処理を施し、第１の加熱処理後の薄膜上にマスクを形成し、有機溶媒を用いてウェットエッチングすることで、第１の加熱処理後の薄膜の形状を加工し、加工された薄膜に第２の加熱処理を施す。 （もっと読む）

歪みSiN膜及び該歪みSiN膜を含む半導体デバイスの作製方法。当該方法は、シリコン先駆体を含む気体に前記基板を曝露する工程、第1レベルのプラズマ出力のプラズマ源によって励起されて前記シリコン先駆体と第1反応特性で反応する窒素先駆体を含む気体に前記基板を曝露する工程、及び、前記第1レベルとは異なる第2レベルのプラズマ出力のプラズマ源によって励起されて前記シリコン先駆体と第2反応特性で反応する窒素先駆体を含む気体に前記基板を曝露することで、前記の基板上に作製されたシリコン窒化物膜の特性が前記歪みSiN膜を供するように変化する、工程を有する。
（もっと読む）

ゲート誘電層に近接する自己整合ソース及びドレイン張り出し部を有するトランジスタの作製方法は、基板上にゲート積層体を作製する工程、前記ゲート積層体に隣接する前記基板の領域へドーパントを注入する工程であって、前記ドーパントは前記基板のエッチング速度を増大させ、かつ前記ソース及びドレイン張り出し部の位置を画定する工程、前記基板のドーパントが注入された領域上に設けられた前記ゲート積層体の横方向で対向する面に一対のスペーサを形成する工程、前記基板のドーパントが注入された領域及び該領域の下に位置する前記基板の一部をエッチングする工程であって、前記ドーパントが注入された領域のエッチング速度は該領域の下に位置する前記基板の一部のエッチング速度よりも速い工程、並びに、前記の基板のエッチングされた部分中にシリコンベースの材料を堆積する工程、を有する。
（もっと読む）

【課題】トランジスタ及びその製造方法に関して、新たな構造のスピントランジスタ及びその製造方法を提案すること。
【解決手段】磁性体で形成された層を含んでいる第１のソースドレイン層と；前記第１のソースドレイン層上に形成されており、半導体で形成された層を含んでいる、チャネル層と、前記チャネル層上に形成されており、磁性体で形成された層を含んでいる、第２のソースドレイン層と、を含む突起構造と；前記チャネル層の側面に形成されたゲート絶縁膜と；前記ゲート絶縁膜の表面に形成されたゲート電極と；を具備することを特徴とする縦型スピントランジスタ。 （もっと読む）

【課題】パワーデバイスなどへの適用に適したIII族窒化物半導体を用いた窒化物半導体積層構造の形成方法、およびこの形成方法により形成される窒化物半導体積層構造部を有する窒化物半導体素子の製造方法を提供すること。
【解決手段】III族窒化物半導体からなる窒化物半導体積層構造の形成工程において、キャリヤガスをＨ_２とするＭＯＣＶＤ法によって、まず、ウエハの上にｎ型ＧａＮ層（第１層）およびＭｇを含むｐ型ＧａＮ層（第２層）が形成される。次いで、このｐ型ＧａＮ層（第２層）に対してｐ型化アニール処理をせずに、ｐ型ＧａＮ層（第２層）の上に、さらにｎ型ＧａＮ層（第３層）およびｐ型ＧａＮ層（第４層）が形成される。このように、ｎ型ＧａＮ層（第１層）およびｎ型ＧａＮ層（第３層）に挟まれたｐ型ＧａＮ層（第２層）に含まれるＭｇ濃度とＨ_２濃度とを比較すると、Ｍｇ濃度の方が大きい値となっている。 （もっと読む）

【課題】ゲート−ドレイン間のブレークダウン電圧を向上させることができ、パワーデバイスへの適用に適した窒化物半導体素子およびその製造方法を提供すること。
【解決手段】この電界効果トランジスタは、ｎ型ＧａＮ層２、ｐ型ＧａＮ層３およびｎ型ＧａＮ層４が、順に積層された窒化物半導体積層構造部１を備えている。窒化物半導体積層構造部１には、壁面７および引き出し部５が形成されている。壁面７および引き出し部５にはゲート絶縁膜８が形成され、このゲート絶縁膜８上にはゲート電極９が形成されている。また、引き出し部５にはドレイン電極６が形成され、ｎ型ＧａＮ層４にはソース電極１１が形成されている。そして、ゲート絶縁膜８は、ｎ型ＧａＮ層４の上面および引き出し部５の上面に形成された第２部分１４と、壁面７に形成された第１部分１５とに区別され、第２部分１４の厚みが第１部分１５の厚みより厚くなるように形成されている。 （もっと読む）

【課題】 均一な幅の短いフィンを有するＦｉｎＦＥＴを形成する改善された方法を提供すること。
【解決手段】 本発明の実施形態は、フィン型電界効果トランジスタ（ＦｉｎＦＥＴ）における比較的均一な幅のフィン、並びに、これを形成するための装置及び方法を提供するものである。フィン構造体は、該フィン構造体の側壁部分の表面が、第１の結晶方向に対して垂直になるように形成することができる。フィン構造体の端部のテーパ状領域は、第２の結晶方向に対して垂直であり得る。フィン構造体に結晶依存エッチングを行うことができる。結晶依存エッチングは、第２の結晶方向に対して垂直なフィンの部分から、相対的により速く材料を除去することができ、これにより、比較的均一な幅のフィン構造体がもたらされる。 （もっと読む）

【課題】本発明は、２つの仕事関数の半導体デバイスの製造方法を提供する。
【解決手段】製造方法は、基板の第１領域及び第２領域上にデバイスを設けることを備える。これは、基板の第１領域及び第２領域上に誘電性層を設けること、及び第１及び第２領域の両方の誘電性層の上部にゲート電極を設けることによってなされる。第１領域上のゲート電極及び第２領域上のゲート電極の両方は仕事関数を有する。上記方法は、さらに、誘電性層とゲート電極との間で第１領域上にキャッピング層を設けることで第１領域上のゲート電極の仕事関数を変更し、及び第２領域における誘電性層とゲート電極との間の界面でスピーシーズを導入するようにスピーシーズを埋め込むことにより第２領域上のゲート電極の仕事関数を変更することを備える。 （もっと読む）

【課題】ｐ型のIII族窒化物半導体層（チャネル層）に対してコンタクト電極を良好にオーミック接触させることができる窒化物半導体素子の製造方法を提供すること。
【解決手段】III族窒化物半導体からなる電界効果トランジスタの製造工程において、まず、基板１２の上にｎ型ＧａＮ層２およびｐ型ＧａＮ層３が形成される。次いで、このｐ型ＧａＮ層３の上に、コンタクト電極１５が形成される。コンタクト電極１５が形成された後には、ｐ型ＧａＮ層３からコンタクト電極１５上に至る領域にｎ型ＧａＮ層４が形成され、このｎ型ＧａＮ層４の表面からコンタクト電極１５に至るコンタクトホール１４が形成される。そして、このコンタクトホール１４にソース電極１１が埋め込まれる。 （もっと読む）

【課題】 横方向に可変の仕事関数を有するゲート電極を含む半導体構造体を提供する。
【解決手段】 ＣＭＯＳ構造体などの半導体構造体が、横方向に可変の仕事関数を有するゲート電極を含む。横方向に可変の仕事関数を有するゲート電極は、角度傾斜イオン注入法又は逐次積層法を用いて形成することができる。横方向に可変の仕事関数を有するゲート電極は、非ドープ・チャネルの電界効果トランジスタ・デバイスに向上した電気的性能をもたらす。 （もっと読む）

【課題】高耐圧性を確保するとともに、低いゲート閾値電圧を実現することができる窒化物半導体素子およびその製造方法を提供すること。
【解決手段】この電界効果トランジスタは、ｎ型ＧａＮ層２、ｐ型ＧａＮ層３およびｎ型ＧａＮ層４が、順に積層された窒化物半導体積層構造部１を備えている。窒化物半導体積層構造部１には、断面台形（メサ形状）となるようにエッチングされることにより、壁面７が形成されている。この壁面７の形成によって露出したｐ型ＧａＮ層３の半導体表面部には、ｐ型ＧａＮ層３とは異なる伝導特性を有する領域１０が形成され、領域１０に接するようにゲート絶縁膜８が形成されている。さらにこのゲート絶縁膜８を挟んで領域１０に対向するようにゲート電極９が形成されている。 （もっと読む）

【課題】微細化されても良好な品質を有するゲート絶縁膜を備え、信頼性が高く、高速に動作可能な半導体装置およびその製造方法を提供する。
【構成】半導体装置は、半導体基板１００１内に形成されたｐ型活性領域１００３およびｎ型活性領域１００４と、ｐ型活性領域１００３の上面に形成されたゲート絶縁膜１００６と、上部におけるＬａの濃度がその他の部分のＬａの濃度よりも大きい第１の電極形成膜１０１５を含む第１のゲート電極とを有するｐ型ＭＩＳＦＥＴとを備えている。さらに、ｎ型活性領域１００４の上面に形成されたゲート絶縁膜１００６と、上部におけるＡｌの濃度がその他の部分のＡｌの濃度よりも大きい第２の電極形成膜１０１４を含む第２のゲート電極とを有するｎ型ＭＩＳＦＥＴとを備えている。 （もっと読む）

【課題】半導体基板上の種々の酸化物を選択的に除去するための装置および方法を提供する。
【解決手段】エッチングガス混合物を使用して所望の除去レートで基板４０１上の酸化物４０２，４０３，４０４を選択的に除去するため、該エッチングガス混合物は第１のガスおよび第２のガスを備え、該第１のガスおよび第２のガスの比は該所望の除去レートによって決定される。例えば第１のガスがアンモニア（ＮＨ３）であり、前記第２のガスが三フッ化窒素（ＮＦ３）であり、又アンモニアおよび三フッ化窒素の比が約１０：１〜約２０：１である。 （もっと読む）

【課題】ゲートの誘電性スタックの制御された形成方法を提供する。
【解決手段】半導体基板に誘電性材料層を形成し、上記誘電性材料層上に希土類酸化物層を堆積し、上記希土類酸化物層上に金属ゲート電極材料を堆積した後、焼き鈍しを行い希土類ケイ酸塩層を形成する。ここで、金属ゲート電極材料を堆積する前に、焼き鈍し工程は行わない。 （もっと読む）

【課題】ピンチオフを抑制する構造を有することによって、駆動電流を向上させることのできる電界効果トランジスタを含む半導体装置を提供する。
【解決手段】ソース領域１１１およびドレイン領域１２１と、このソース領域１１１とドレイン領域１２１との間に存在し、相対する主面を有するチャネル領域１０１と、主面にゲート絶縁膜１０３、１０４を介して設けられた一対のゲート電極１０７、１０８を具備し、相対する主面の間隔が、ドレイン領域１２１側においてソース領域１１１側よりも大きい電界効果トランジスタを含むことを特徴とする半導体装置。 （もっと読む）

【課題】本発明の目的は、集積回路向けの高品質な高Ｋ誘電体を得ることである。
【解決手段】方法は、基板の上に材料を形成するステップと、この材料にパターンを形成して、材料の部分を除去し、その下の基板の部分を露出させるステップとを含む。この方法はさらに、酸化プロセスを実行して、基板の露出した部分の上および材料と基板の間の界面に酸化層を形成するステップを含む。回路は、非クリティカル・デバイスと、この非クリティカル・デバイスの部分として形成された酸化物とを含む。この回路内のクリティカル・デバイスの部分として、基板の上に高Ｋ誘電材料が形成される。この高Ｋ誘電材料とその下の基板の間に酸化物ベースの界面が提供される。第２の方法は、最初の材料として窒化物または酸窒化物を形成する。 （もっと読む）

【課題】チャネル領域に歪みを有するＭＩＳ型電界効果トランジスタに関し、低抵抗な接合界面を実現する半導体装置の製造方法および半導体装置を提供する。
【解決手段】半導体基板１００上にゲート絶縁膜１０１を介してゲート電極１０２を形成するステップと、ゲート電極１０２の両側の、半導体基板中または基板上に、不純物濃度が５×１０^１９ａｔｏｍｓ／ｃｍ^３以上１０^２１ａｔｏｍｓ／ｃｍ^３以下のｐ型の高濃度不純物層１０８を形成するステップと、高濃度不純物層１０８に圧縮歪みがかかっている状態で、高濃度不純物層１０８を金属と反応させシリサイド化するステップを有することを特徴とする半導体装置の製造方法およびその製造方法によって形成される半導体装置。 （もっと読む）

垂直アクセスデバイスを持つ半導体メモリデバイスが開示される。いくつかの実施形態では、デバイスの形成方法は、一対の対向側壁（73, 75）と、その対向側壁の間にのびる床（48）とを含む、凹部（50）を半導体基板（12）の中に提供するステップを含む。誘電体層（62）が、凹部の側壁および床上に配置され得る。導電性膜（64）は誘電体層上に形成され得、凹部の床から膜を選択的に除去するため、および対向側壁から導電性膜の少なくとも一部分を除去するために、処理される。
（もっと読む）

【課題】金属酸化物半導体電界効果トランジスタのような金属絶縁体デバイスおよび／または金属絶縁体金属キャパシタを提供する。
【解決手段】装置は、
炭化タンタル、炭窒化タンタル、炭化ハフニウム、および炭窒化ハフニウムからなる組から選択される金属化合物を含む電極と、
窒素とシリコンを含む酸化ハフニウムからなるｈｉｇｈ−ｋ誘電体層であって、少なくとも４．０のｋ値を有するｈｉｇｈ−ｋ誘電体層と、
電極とｈｉｇｈ−ｋ誘電体層との間に配置された窒素および／またはシリコンおよび／または炭素のバリア層とを含み、
窒素および／またはシリコンおよび／または炭素のバリア層は、１またはそれ以上の金属酸化物を含み、金属酸化物の金属はランタニド、アルミニウム、およびハフニウムからなる組から選択される。 （もっと読む）

【課題】逆方向リーク電流を小さくして耐圧を向上しつつオン電圧を低減させ得る整流素子を提供する。
【解決手段】整流素子は、半導体層（２）に接して形成されたアノード電極（５）およびカソード電極（６）と、半導体層上に絶縁膜（８）を介して形成されたゲート電極（７）とを含み、アノード電極とゲート電極とが互いに電気的に接続されていることを特徴としている。 （もっと読む）