【課題】チャネル長を、トランジスタごとに自由に設計が可能な半導体装置を提供する。
【解決手段】複数の半導体柱２が立設された半導体基板１と、半導体柱２の外周面に設けられたゲート絶縁膜７と、半導体柱２の外周面を覆うゲート電極８と、半導体柱２の上側に設けられた第１不純物拡散領域３と、半導体柱２の下側に設けられた第２不純物拡散領域４と、を備え、第１不純物拡散領域３の厚さが半導体柱２ごとに異なっていることを特徴とする半導体装置。 （もっと読む）

【課題】インパクトイオン化領域にてキャリアがゲート絶縁膜に入り込むことがない半導体装置とその製造方法を提供する。
【解決手段】トランジスタ部分２２と、ダイオード部分２３を具備し、トランジスタ部分２２は、第１導電型又は真性の半導体領域であるチャネル形成領域６と、チャネル形成領域６に接するゲート絶縁膜７と、チャネルを形成させるゲート電極８と、第２導電型あり、チャネル形成領域６に接し、ドレイン電圧が供給されるドレイン領域４と、第２導電型であり、チャネル形成領域６を介してドレイン領域４に対向し、チャネル形成領域６にチャネルが形成されたときにチャネル形成領域６を介してドレイン電圧が供給されるソース領域５とを含み、ダイオード部分２３は、ソース領域５に電気的に接続されており、ソース領域５にドレイン電圧が供給されたときに、ダイオード部分２３はインパクトイオン化現象が発生する領域を含む。 （もっと読む）

【課題】高温特性を改善した高集積、高速且つ高性能なＭＩＳＦＥＴを得ること。
【解決手段】半導体基板に絶縁膜を埋め込んだトレンチ素子分離領域を選択的に設け、この絶縁分離された半導体基板上に、半導体基板と同じ第１の半導体を、筒状構造を有して縦方向にエピタキシャル成長させ、この第１の半導体層に自己整合して、格子定数がやや大きい第２の半導体を内側面の横方向にエピタキシャル成長させることにより、第１の半導体層に歪みを加える。この第２の半導体層の上部内側面を除く内側面に接して絶縁膜を設け、この絶縁膜の側面間を空孔となし、この空孔に栓をするように、第２の半導体層の上部内側面間に導電膜を設ける。歪み半導体層の外側面にはゲート絶縁膜を介してゲート電極を設ける。歪み半導体層及び第２の半導体層の上部にはドレイン領域を設け、歪み半導体層及び第２の半導体層の下部且つ半導体基板の表面にはソース領域を設けておき、配線体をそれぞれの領域に接続した縦型のＭＩＳＦＥＴを構成すること。 （もっと読む）

【課題】 電界効果型半導体装置に関し、従来の作製方法を大幅に変更することなく、サブスレッショルド電流によるｏｆｆ時のリーク電流を抑制して、ｏｎ−ｏｆｆ比を高くする。
【解決手段】 ソース領域及び第１ドレイン領域の少なくとも一方が金属或いは多結晶半導体からなるとともに、前記金属或いは多結晶半導体と半導体チャネル層との間に形成されたトンネル絶縁膜を有する。 （もっと読む）

【課題】絶縁ゲート型半導体装置において、ゲートパッド部の下方に保護ダイオードが配置されるためトランジスタセルが配置できず、チップ上の無効領域となっていた。またソース電極層はゲートパッド部を除いて配置され、素子領域の端部のセルではソースパッド部からゲートパッド部を迂回するように電流経路が形成される領域があった。
【解決手段】電極構造を２層とし、ゲートパッド部の少なくとも一部に保護ダイオードとの非重畳領域を形成する。２層目のゲート電極層は一部が１層目のゲート電極層と重畳し、これを介して保護ダイオードおよびゲート電極と接続する。非重畳領域下方にセルおよび１層目のソース電極層を配置できるので、ゲートパッド部下方の無効領域を従来と比較して大幅に低減でき、ソース電極層内を基板の水平方向に流れる電流について、全てのセルがソースパッド部から最短距離の電流経路となる。 （もっと読む）

【課題】絶縁ゲート型半導体装置において、ゲートパッド部の下方に保護ダイオードが配置されるためトランジスタセルが配置できず、チップ上の無効領域となっていた。またソース電極層はゲートパッド部を除いて配置され、素子領域の端部のセルではソースパッド部からゲートパッド部を迂回するように電流経路が形成される領域があった。
【解決手段】電極構造を２層とし、ゲートパッド部の少なくとも一部に保護ダイオードとの非重畳領域を形成する。非重畳領域下方にセルおよび１層目のソース電極層を配置でき、ソース電極層内の抵抗の偏りを小さくできる。更に、ゲートパッド部から保護ダイオードまでの距離が、ソースパッド部から保護ダイオードまでの距離より小さくなる位置に保護ダイオードを配置する。これにより効率的にトランジスタ動作を行える素子領域を大きく確保でき、且つ配線部下方の第１ソース電極層抵抗を低減できる。 （もっと読む）

【課題】絶縁ゲート型半導体装置において、ゲートパッド部の下方にはトランジスタセルが配置できず、チップ上の無効領域となっていた。またソース電極層はゲートパッド部を除いて配置され、ソース電極層を基板水平方向に流れる電流の経路において、素子領域内で抵抗の偏りが発生する問題もあった。
【解決手段】電極構造を２層とし、２層目のゲート電極層（ゲートパッド部）の下方にトランジスタセルおよび１層目のソース電極層を配置する。２層目のゲート電極層は一部が１層目のゲート電極層と重畳し、これを介してゲート電極と接続する。ゲートパッド部下方にセルおよび１層目のソース電極層を配置できるので、ゲートパッド部下方の無効領域を従来と比較して大幅に低減できる。またソース電極層内を基板の水平方向に流れる電流について、全てのセルがソースパッド部から最短距離の電流経路となる。 （もっと読む）

【課題】ゲート絶縁膜破壊が抑制された半導体装置を提供する。
【解決手段】ゲート電極給電用シリコンピラー５の表面を覆うゲート電極８と重なる位置に設けられたコンタクトホール１３を備え、コンタクトホール１３には、コンタクトホール１３の底部から少なくともゲート電極８の上面よりも上方まで充填されたゲートリフトポリシリコン１４と、ゲートリフトポリシリコン１４上に配置されたゲートコンタクト１５とが設けられていることを特徴とする半導体装置を採用する。 （もっと読む）

【課題】製造が容易で、短チャネル効果を抑制したままで、オフ電流を増加することなく、オン電流を増大させることが可能な半導体装置（縦型ＳＧＴ）を提供する。
【解決手段】中空筒状に形成された半導体のボディ部４と、ボディ部４の下部に形成され、ソースおよびドレイン領域の一方となる第１の領域３と、ボディ部４の上部に形成され、ソースおよびドレイン領域の他方となる第２の領域５と、ボディ部４の前記ソース領域と前記ドレイン領域に挟まれた領域に形成されたチャネル領域４ａと、チャネル領域４ａの内周面および外周面をゲート絶縁膜を介して覆うように形成されたゲート電極７と、第１の領域に接するようにボディ部４の下方に形成され、第１の領域と同じ導電型の半導体層からなる第３の領域３ａとを、備えたことを特徴とする半導体装置を採用する。 （もっと読む）

【課題】洗浄工程で活性領域が倒れたり、変形したりするのを防いだ電界効果トランジスタを提供する。
【解決手段】半導体基板の表面に、ＦＥＴの動作時にチャネルが発生する部位を含む４つの柱状活性領域を有し、各々の柱状活性領域は梁フィールド酸化膜８により分離され、各々の柱状活性領域の側面に接するようにゲート絶縁膜１０を介してゲート電極１１ａおよび１１ｂが設けられ、柱状活性領域の上面にはドレイン電極に相当する上部拡散層１４ｄと、シリコン基板１の表面にソース電極に相当する下部拡散層９ａ、９ｂ、９ｃおよび９ｄとが設けられた構成である。 （もっと読む）

【課題】半導体層の中または半導体層に隣接した領域の間を接続するための構造を提供する。
【解決手段】半導体デバイス２０４は半導体材料の第１の層１１２と、第１の層の中に形成された第１のソース／ドレイン領域１１６を有する第１の電界効果トランジスタ１８０とを含み、チャネル領域１６０は第１の層の上に形成され、関連する第２のソース／ドレイン領域１６４はチャネル領域の上に形成される。このデバイスはまた、第１の層１１４の中に形成された第１のソース／ドレイン領域１１８を有する第２の電界効果トランジスタ１９０を含み、チャネル領域１６２は第１の層の上に形成され、関連する第２のソース／ドレイン領域１６６はチャネル領域の上に形成される。金属を含む導電層１２０は、各トランジスタの第１のソース／ドレイン領域の間に置かれて、１つの第１のソース／ドレイン領域から他の第１のソース／ドレイン領域に電流を導く。 （もっと読む）

【課題】ゲート長を決めるドライエッチングにおいてプラズマ発光をモニターすることによる終点検出方法を用いることにより半導体装置のゲート長を安定して製造する。
【解決手段】ソース拡散層、ドレイン拡散層及び柱状半導体層が基板上に垂直方向に階層的に配置され、柱状半導体層の側壁にゲートが配置される半導体装置の製造方法であって、柱状半導体層を埋め込むように第１の絶縁膜又は導電膜を成膜し、第１の絶縁膜又は導電膜を柱状半導体層上部に形成されたストッパーにより終点検出を行い平坦化し、第２の絶縁膜又は導電膜を成膜し、第２の絶縁膜又は導電膜のエッチングすると共にエッチング時のエッチングレートを算出し、第２の絶縁膜又は導電膜をエッチバックする際の第２の絶縁膜又は導電膜のエッチングレートを用いて第１の絶縁膜又は導電膜のエッチングの終点検出を行うことにより、第１の絶縁膜又は導電膜のエッチング量を制御する。 （もっと読む）

【課題】閾値電圧が制御されて、且つ特性のばらつきが抑制された半導体装置を提供する。
【解決手段】基板２と、ＳＴＩ素子分離領域３と、活性領域４と、活性領域４に形成された第１ゲートトレンチ５と、第１ゲートトレンチ５の底部に設けられた第２ゲートトレンチ６と、第１及び第２ゲートトレンチ５，６にゲート絶縁膜７を介して埋め込み形成されたゲート電極８と、第１ゲートトレンチ５の幅方向両側の活性領域４にイオンを注入することによって形成されたソース／ドレイン領域９とを備え、第２ゲートトレンチ６と第２ゲートトレンチ６の長手方向に位置するＳＴＩ素子分離領域３との間に、チャネルを構成するシリコン薄膜部１０が設けられていることを特徴とする半導体装置１。 （もっと読む）

【課題】 絶縁ゲート型半導体素子が形成されるウェル領域は拡散領域であり、その底部ほど不純物濃度が薄くなり、抵抗が増加する問題がある。このため特に、アップドレイン構造の絶縁ゲート型半導体素子ではオン抵抗が増加する問題があった。
【解決手段】 ｐ型ウェル領域を、２つのｐ型不純物領域を積層することにより構成する。それぞれのｐ型不純物領域は、ｐ型不純物を、異なる注入エネルギーでｎ型半導体層内部と表面に多段注入し、熱処理により同時に拡散してｐ型ウェル領域とする。これにより、表面からある程度の深さ（５μｍ程度）までの不純物プロファイルが略平坦なｐ型ウェル領域を得ることができ、その表面に形成されるチャネル層の特性変動も抑制できる。 （もっと読む）

【課題】拡散抵抗領域の抵抗値が不安定になることを防ぐことのできる半導体装置およびその製造方法を提供すること。
【解決手段】前記拡散抵抗領域３は第二トレンチ６および一導電型の不純物領域により電気的に分離される構成を有し、さらに、前記第二トレンチ６の側壁に絶縁膜７を介して設けられている導電性ポリシリコン５が、前記拡散抵抗領域３のいずれかの端部４ａと短絡接続されている半導体装置とする。 （もっと読む）

【課題】横型ＮＭＯＳＦＥＴとトレンチ型ＮＭＯＳＦＥＴを同一半導体基板の上に形成した場合でも、特性ばらつき、歩留まりの低下、信頼性劣化等の問題が生じない半導体装置の製造方法を提供することが課題となる。
【解決手段】本発明の半導体装置の製造方法によれば、横型ＮＭＯＳＦＥＴのソース層１８、ドレイン層１９をゲート電極１０ａの側壁に形成した絶縁膜からなるサイドウォール１５をマスクにして形成している。したがって、閾値電圧のバラツキが少ない等の優れた特性を実現することが出来る。この場合、サイドウォール１５形成時にトレンチ型ＮＭＯＳＦＥＴのトレンチゲート電極１０ｂの最上面に露出したゲート絶縁膜９やそれに続くトレンチゲート電極１０ｂとＰ型チャネル層７の間のゲート絶縁膜９がエッチングされるのを防止するためサイドウォール用絶縁膜１３の下にシリコン窒化膜１１ａ等のエッチングストッパ膜を設ける。 （もっと読む）

【課題】異なる特性を有するリセスチャネル型のトランジスタを同一工程で同時に形成する。
【解決手段】ハードマスク７１〜７３を用いて半導体基板２をエッチングし、ハードマスク７１〜７３の側面にサイドウォール絶縁膜３８を形成し、ハードマスク７１，７２の側面に形成されたサイドウォール絶縁膜３８を選択的に除去し、ハードマスク７１〜７３とサイドウォール絶縁膜３８を用いて半導体基板２をさらにエッチングし、ハードマスク７１〜７３に覆われていた半導体基板２の一部にそれぞれゲートトレンチ１２，２２，３２を同時に形成する工程と、ゲートトレンチ１２，２２，３２の内部にゲート電極１３，２３，３３を形成する工程と備える。これにより、フィン状領域２１ｆ，３１ｆの高さが異なる複数のリセスチャネル型トランジスタを同時に形成することができる。 （もっと読む）

【課題】 半導体装置に内在する寄生バイポーラトランジスタをオンし難くすることによって、半導体装置のＥＳＤ（Electro-Static Discharge）耐量を高くする技術を提供する。
【解決手段】 半導体装置１を半導体基板２の表面２ａに沿って伸びているトレンチゲート電極１２を横断する断面で観測すると、トレンチゲート電極１２とn⁺型ソース領域２０とp型ボディコンタクト領域３０と埋込絶縁体５０とn⁺型ドレイン領域６０がその順序で配置されている。ボディ領域４０は、前記の断面視した状態で、少なくともソース領域２０とボディコンタクト領域３０が配置されている範囲における半導体基板２の浅層に形成されている。ボディコンタクト領域３０は、ボディ領域４０の表面に露出しており、その不純物濃度がp型ボディ領域４０の不純物濃度よりも濃く、その最深部Ｌ１がソース領域２０の最深部Ｌ２よりも深い。 （もっと読む）

【課題】オン抵抗を低減することのできる安定したスレッショールド電圧の双方向スイッチ、及び半導体装置を提供すること
【解決手段】本発明にかかる双方向スイッチは、Ｐ半導体基板１上に形成され、第１及び第２ＭＯＳスイッチＭ１、Ｍ２のドレインとなるＮウェル領域２と、Ｎウェル領域２に設けられた第１トレンチ３内にゲート絶縁膜６を介して形成された第１ゲート電極７１ａと、Ｎウェル領域２に第１トレンチ３と離間して設けられた第２トレンチ３内にゲート絶縁膜６を介して形成された第２ゲート電極７２ａと、第１トレンチ３の側壁においてＮウェル領域２の表面にＰオフセット領域５を介して形成された第１Ｎ＋ソース領域９と、第２トレンチ３の側壁においてＮウェル領域２の表面にＰオフセット領域５を介して形成された第２Ｎ＋ソース領域１０と、を備え、第１トレンチ３と第２トレンチ３との間の領域には、Ｎウェル領域２が形成されているものである。 （もっと読む）

【課題】ＳＯＩ構造を有するＲＣ型トランジスタにおいて、しきい値電圧の低下を防止でき、さらに、しきい値電圧の制御や調整が容易にできる。
【解決手段】電界効果トランジスタを備えた半導体装置であって、電界効果トランジスタは、半導体基板１に形成された素子分離領域３によって仕切られた拡散層領域と、
その拡散層領域と交差するように設けられ、少なくとも一部が半導体基板１に形成されたゲート溝内に埋め込まれたゲート電極５と、拡散層領域内において、一方の側面がゲート電極５のうちゲート溝内に埋め込まれた部分と対向し、他方の側面が素子分離領域３の側面と接触するように形成されたＳＯＩ構造のチャネル層４とを有し、ソース・ドレイン領域として機能する不純物拡散層５がチャネル層４よりも上部に配置され、不純物拡散層５とチャネル層４とが離間して形成されている。 （もっと読む）