【課題】ゲート−ドレイン間容量を小さくしてスイッチング特性を向上できる半導体装置を提供する。
【解決手段】トレンチ６、７側壁に形成したゲート電極１０とトレンチ６、７内のドレインプラグ１５間に、低誘電率層間絶縁膜であるＬｏｗ−ｋ膜１２を形成することで、ゲート−ドレイン間容量を低減してスイッチング特性を向上させることができる。Ｌｏｗ−ｋ膜１２はＳｉＯＣ膜、又はＮＣＳ膜である。Ｓｉ基板と直接接触する部分に酸化膜などの絶縁膜を被覆し、その上にＬｏｗ−ｋ膜を形成することで、信頼性とスイッチング特性の改善を両立させることができる。 （もっと読む）

【課題】ゲートオーバーラップ容量を少なくすることができる半導体装置及びその製造方法を提供することを目的とする。
【解決手段】半導体基板１上に形成された柱状体３と、前記柱状体３の先端側３ｂに形成された先端側不純物拡散領域５と、前記柱状体３の基端側３ａに形成された基端側不純物拡散領域４と、前記柱状体３の外周面３ｃに形成されたゲート絶縁膜７と、前記先端側不純物拡散領域５を覆うように外周面３ｃに形成された先端側絶縁層１０と、前記基端側不純物拡散領域４を覆うように外周面３ｃに形成された基端側絶縁層９と、前記先端側絶縁層１０および前記基端側絶縁層９の間に配置されたゲート電極８と、を具備することを特徴とする半導体装置２１を用いることにより、上記課題を解決できる。 （もっと読む）

【課題】ＳＴＩ領域で囲まれた部分のシリコン基板をエッチングすることによりシリコン柱を形成して、シリコン柱をゲート絶縁膜およびゲート電極で覆いチャネル部とし、チャネル部の上下にソース・ドレインとなる拡散層を有した縦型ＭＯＳトランジスタにおいて、ＳＴＩ絶縁膜側壁に残ったゲート電極材による寄生ＭＯＳ動作を解消する。
【解決手段】ＳＴＩ絶縁膜２の側壁に形成されるゲート電極材８に、該ゲート電極材の電位を制御する電極１４を形成する。 （もっと読む）

【課題】 双方向スイッチが記載される。
【解決手段】 双方向スイッチは、第１及び第２III・Ｎベース高電子移動度トランジスタを有している。幾つかの実施例においては、該第１トランジスタのソースは該第２トランジスタのソースと電気的に接触している。幾つかの実施例においては、該第１トランジスタのドレインは該第２トランジスタのドレインと電気的に接触している。幾つかの実施例においては、該２個のトランジスタはドリフト領域を共用し、且つ該スイッチは該２個のトランジスタ間にはドレインコンタクトが無い。該双方向スイッチからマトリックスコンバータを形成することが可能である。 （もっと読む）

【課題】HEMTの漏れ電流を低減すること及び集積度を高めることが困難であった。
【解決手段】HEMT又はこれに類似の電界効果半導体装置は、第１の半導体層（３）と、第１の半導体層（３）に２次元電子ガス層を生じさせるために第１の半導体層（３）の一部上に配置された第２の半導体層（４）と、第１の半導体層（３）の主面（１４）上に配置された第３の半導体層（５）と、第３の半導体層（５）の上に配置され且つ第３の半導体層（５）よりも低い抵抗率を有している第４の半導体層（６）と、第２の半導体層（４）の上に配置された第１の主電極（７）と、第４の半導体層（６）の上に配置された第２の主電極（８）と、第３の半導体層（５）の側面を被覆している絶縁膜（９）と、絶縁膜（９）を介して第３の半導体層（５）に対向配置されたゲート電極（１０）とを備えている。 （もっと読む）

【課題】超短チャネル長化でき、Ｓｉ層厚一定によって閾値を変化させずにＯＮ電流を増加でき、さらにバックゲートにより閾値も動的に変更できる縦型トランジスタ構造を備えた半導体装置および半導体装置の製造方法を提供することを目的とする。
【解決手段】基板２上に、中心軸Ｍが基板２面と垂直方向に形成されてなる筒型の基柱３と、基柱３の上部と下部に、中心軸Ｍを中心とする同心形状に形成された第１導電型からなるソース・ドレイン拡散層４ａ，４ｂと、ソース・ドレイン拡散層４ａ，４ｂに挟まれた基柱３の中間部に形成された第１導電型からなるボディ層と、基柱３の側面にゲート絶縁膜６を介して形成されたフロントゲート電極７とを備えたことを特徴とする。また、第２導電型からなるバックゲート電極８が、基柱３の内側に上部から下部まで貫通する柱状に形成されてなることとする。 （もっと読む）

【課題】Ｆｉｎの高さを必要以上に高くすることなく、実質的なチャネル幅を増大し得るＦｉｎ−ＦＥＴの構造及びその製造方法を提供する。
【解決手段】半導体基板１１をＦｉｎ状に加工して形成されたチャネル形成用半導体層１１ａの上面、左右両側面及び底面にゲート電極２２が形成され、ゲート電極２２により４面を囲まれるチャネル領域を有することを特徴とする。 （もっと読む）

【課題】最も外側の溝部の下端部の外側部分近傍に電界集中が発生するのを抑制することが可能な半導体装置を提供する。
【解決手段】このパワーＭＯＳＦＥＴ（半導体装置）１００は、ドレイン領域２と、ドレインドリフト領域３と、ドレイン領域２の引き出し部１５と、ドレインドリフト領域３上に形成されたベース領域９と、ベース領域９上に形成されたソース領域１０と、ソース領域１０およびベース領域９と一方側面６１ａが隣接するように形成された溝部６ａ内に、ゲート絶縁膜７を介して形成されたゲート電極８と、溝部６ａと引き出し部１５との間において、溝部６ａの他方側面６２ａと隣接するように形成されるとともに、溝部６ａの下端部６３ａよりも下方に延びるように形成された不純物領域１１とを備えている。 （もっと読む）

【課題】 ＭＯＳトランジスタの閾値電圧を基板濃度に依ることなく制御でき、チャネル長が極微細化した場合のショートチャネル効果の抑制が容易となる基板構造を提供する。
【解決手段】 シリコン基板２００の表面のシリコン酸化膜２００Ａの上に、同一粒径のナノシリコン粒よりなる第１のナノシリコン膜２０１を形成する。さらに、この上に窒化シリコン膜２０１Ａを形成した後、平均粒径が第１のナノシリコン膜２０１とは異なる第２のナノシリコン膜２０２を形成する。このようにして作製したナノシリコン半導体基板上に半導体回路素子を形成する。 （もっと読む）

【課題】超短チャネル化が実現可能であり、閾値を変化させずにＯＮ電流を増加させることが可能な半導体装置及びその製造方法を提供する。
【解決手段】半導体基板１０と、線状半導体層１２が略渦巻き状に成形されてなる渦巻き体１３と、線状半導体層１２を構成する一対の側壁面部１２ａに少なくとも形成されてなるゲート絶縁膜１４と、ゲート絶縁膜１４を介して一対の側壁面部１２ａに隣接するゲート電極１５と、を具備してなり、線状半導体層１２に、チャネル領域を含むボディ領域１２ｃと一方のソース・ドレイン領域１２ｄとが設けられるとともに、線状半導体層１２のボディ領域１２ｃの下側または線状半導体層１２の周囲の半導体基板１０に、他方のソース・ドレイン領域１２ｅが設けられ、ボディ領域１２ｃとゲート電極１５との間にゲート絶縁膜１４が配置されていることを特徴とする半導体装置１１を採用する。 （もっと読む）

【課題】オフリーク電流を低減することができる、III族窒化物半導体を用いた窒化物半導体素子およびその製造方法を提供すること。
【解決手段】この電界効果トランジスタは、ｎ型ＧａＮ層３、ｐ型ＧａＮ層４およびｎ型ＧａＮ層５が、順に積層された窒化物半導体積層構造部２を備えている。窒化物半導体積層構造部２には、ドレイントレンチ６およびゲートトレンチ７が形成されている。ドレイントレンチ６の壁面８および底面の全域を覆い、ｎ型ＧａＮ層５の頂面においてソース電極１８に至る領域には、表面絶縁膜９が形成されている。表面絶縁膜９は、ＳｉＮからなる下層膜１０とＳｉＯ_２からなる上層膜１１とが積層された積層膜で形成されている。 （もっと読む）

【課題】 動作時のオン抵抗を充分に小さくすることが可能な高耐圧のＦＥＴ及びその製造方法を提供することを目的とする。
【解決手段】 ｐ型ＧａＮチャネル層１６がその上下をｎ型ＧａＮソース層１８及びｎ型ＧａＮドレイン層１４によって挟まれた積層構造をメサ形状に加工してその側面に傾斜面を形成し、この傾斜面におけるｐ型ＧａＮチャネル層１６の傾斜した側面上にＳｉＯ_２ ゲート絶縁膜２４を介してゲート電極４０Ｇａ、４０Ｇｂを設けている。即ち、ｐ型ＧａＮチャネル層１６の傾斜した側面をチャネル領域としている。このため、そのチャネル長をｐ型ＧａＮチャネル層１６の厚さによって制御することが可能となり、容易かつ高精度に短チャネル長化を達成することができる。 （もっと読む）

【課題】 ｎ型ＦＥＴ及びｐ型ＦＥＴのドレイン電流の増加（電流駆動能力の向上）を図る。
【解決手段】 半導体基板に形成されたｎ型及びｐ型ＦＥＴを有する半導体装置の製造であって、前記ｐ型ＦＥＴのゲート電極と前記半導体基板の素子分離領域との間の半導体領域を絶縁膜で覆った状態で、前記ｎ型及びｐ型ＦＥＴ上にこれらのゲート電極を覆うようにして、前記ｎ型ＦＥＴのチャネル形成領域に引っ張り応力を発生させる第１の絶縁膜を形成する（ａ）工程と、エッチング処理を施して、前記ｐ型ＦＥＴ上の前記第１の絶縁膜を選択的に除去する（ｂ）工程と、前記ｎ型及びｐ型ＦＥＴ上にこれらのゲート電極を覆うようにして、前記ｐ型ＦＥＴのチャネル形成領域に圧縮応力を発生させる第２の絶縁膜を形成する（ｃ）工程と、前記ｎ型ＦＥＴ上の前記第２の絶縁膜を選択的に除去する（ｄ）工程とを有する。 （もっと読む）

【課題】シリコンピラーを用いた縦型トランジスタの特性を安定させるとともに、信頼性を高める。
【解決手段】シリコンピラー１５Ａと、ゲート絶縁膜１９Ａを介してシリコンピラー１５Ａの側面を覆うゲート電極２０Ａと、シリコンピラー１５Ａの上部に配置された拡散層２６と、拡散層２６とゲート電極２０Ａとを絶縁する筒状のサイドウォール絶縁膜２５とを備える。本発明によれば、シリコンピラー１５Ａの実質的に全側面がゲート電極１５Ａによって覆われることから、チャネル長がシリコンピラー１５Ａの高さとほぼ一致する。これにより、安定したトランジスタ特性を得ることができる。しかも、ゲート電極２０Ａと拡散層２６との絶縁が確実に確保されることから、これらがショートする危険性も少ない。 （もっと読む）

【課題】トランジスタ、集積回路、および、集積回路形成方法を提供する。
【解決手段】半導体基板１内に形成されたゲート溝２７内にゲート誘電体２４を介してゲート電極２３が配置された構成を有する。該ゲート電極２３は、導電性炭素材を有している。 （もっと読む）

【課題】立体構造のゲート電極をフォトリソグラフィで加工することなく、ゲートコンタクトとゲート電極との接続を確保する。
【解決手段】半導体装置１０は縦型トランジスタであり、第１及び第２のシリコンピラー１５Ａ、１５Ｂと、第１のゲート絶縁膜１９Ａを介してシリコンピラー１５Ａの側面を覆う第１のゲート電極２０Ａと、第２のゲート絶縁膜１９Ｂを介してシリコンピラー１５Ｂの側面を覆う第２のゲート電極２０Ｂと、シリコンピラー１５Ａ、１５Ｂの下部に設けられた第１の拡散層１８と、第１のシリコンピラー１５Ｂの上部に設けられた第２の拡散層２６とを備えている。第２の拡散層２６は、シリコンピラー１５Ａの形成に用いたハードマスクを除去することによって形成されたスルーホール内に設けられている。第１のゲート電極２０Ａは、第２のゲート電極２０Ｂを介してゲートコンタクト２９ｃに接続されている。 （もっと読む）

【課題】従来の耐圧８０Ｖ用のトレンチ横型パワーＭＯＳＦＥＴよりも簡素なプロセス工程で製造でき、かつ従来の８０Ｖよりも低い耐圧用の横型パワーＭＯＳＦＥＴよりもデバイスピッチが小さくて単位面積当たりのオン抵抗が小さいこと。
【解決手段】基板５０に浅く幅の狭いトレンチ５１を小さいピッチで形成し、トレンチ５１の周囲にドリフト領域となるｎ拡散領域６０を形成する。トレンチ５１の内側には厚さが０．０５μｍの均一な厚さのゲート酸化膜５９を形成し、その内側にゲートポリシリコン５２を形成する。基板５０の表面領域にベース領域６２およびソース領域となるｎ⁺拡散領域６１を形成すると共にトレンチ５１の底部にドレイン領域となるｎ⁺拡散領域５８を形成する。ゲートポリシリコン５２の内側に層間絶縁膜６５を設け、その内側をドレイン領域に電気的に接続するポリシリコン６３で埋める。 （もっと読む）

【課題】表面ドレイン電極型の縦型ＭＯＳＦＥＴを有する半導体装置のオン抵抗を小さくすることは容易でなかった。
【解決手段】Ｎ^＋型のシリコン基板１およびＮ型のせり上がり層２９にてドレイン領域が形成され、その上にＮ⁻型のドリフト領域２１が形成されている。ドリフト領域２１の一部にドレインコンタクトトレンチ３０を形成し、その中にドレイン電極１５を埋め込み、ドレインコンタクトトレンチ３０とドレイン領域との間にドリフト領域２１よりも高い不純物濃度を有するドレインコンタクト領域２５、２６を形成することで、オン抵抗を小さくできる。 （もっと読む）

【課題】半導体素子及びその製造方法を提供する。
【解決手段】実施の形態の半導体素子は、半導体基板１０上に形成された第１導電型ウェル１５と、前記第１導電型ウェル１５上に形成された第２導電型ウェル１７と、前記第２導電型ウェル１７及び第１導電型ウェル１５の一部が除去されて形成されたトレンチと、前記トレンチにゲート絶縁膜を介在して形成されたゲートと、前記第２導電型ウェル１７上に形成され、前記ゲートの側面を取り囲むように形成された第１導電型ソース領域及び第２導電型ボディー領域７０と、前記ゲートの間に位置し、前記第１導電型ウェル１５に接触される共通ドレイン３５と、を備える。 （もっと読む）

【課題】ゲート電極が形成される壁面が複数形成されている場合、各ゲート電極での電流特性が大きく変動しないようにしたＧａＮ系半導体素子を提供する。
【解決手段】サファイア基板１上にＧａＮバッファ層２、アンドープＧａＮ層３、ｎ型ＧａＮドレイン層４、ｐ型ＧａＮチャネル層５が積層されており、ｐ型ＧａＮチャネル層５の上には、ｎ型ＧａＮソース層６が形成されている。リッジ部１１側面には、絶縁膜７、ゲート電極８が形成されている。リッジ部１１の形状によって、リッジ部１１が有する壁面の個数は変わるが、リッジ部１１の壁面がいくつであっても、少なくとも２つ以上の壁面が同一の面方位に形成される。 （もっと読む）