【課題】 成膜後に膜中の物質が半導体装置内に拡散し、半導体装置の特性に悪影響を与えることを防止し、信頼性の高い半導体装置及びその製造方法を提供することにある。
【解決手段】 ＣＭＯＳ型素子１２を含む半導体基板１０と、半導体基板１０の上に形成された層間絶縁層２６と、層間絶縁層２６の一部を貫通して形成された複数のコンタクトプラグ３４と、を有し、層間絶縁層２６は、水素バリア層３０を含み、水素バリア層３０は、コンタクトプラグ３４に接触しないように、層間絶縁層２６の中間層に形成してなる。 （もっと読む）

【課題】消費電力を低減することのできる半導体装置およびその製造方法を提供する。
【解決手段】ＭＩＳＦＥＴ１０は、不純物濃度Ｃのチャネル領域２０を有するｐ型の基板１と、チャネル領域２０上に形成された、ＳｉＯ₂よりなる絶縁膜１１と、絶縁膜１１上に形成されたＨｆＳｉＯＮよりなる絶縁膜１２とを備えている。不純物濃度Ｃのチャネル領域を有し、基板１と同一の材質よりなる基板と、チャネル領域上に形成されたＳｉＯＮのみよりなる絶縁膜とを備える別のＭＩＳＦＥＴを想定し、チャネル領域における電子の移動度の最大値よりもチャネル領域２０における電子の移動度の最大値が高くなるように、チャネル領域２０の不純物濃度Ｃが設定されている。 （もっと読む）

【課題】 従来の半導体装置の製造方法では、ゲート酸化膜を薄くし、ドレイン領域をＤＤＤ構造で形成する場合、ドレイン領域での電界緩和が図り難いという問題があった。
【解決手段】 本発明の半導体装置の製造方法では、バックゲート領域として用いるＰ型の拡散層７、１７を形成する際に、それぞれの不純物濃度のピークをずらして形成する。そして、バックゲート領域では、Ｎ型の拡散層２５が形成される領域の濃度プロファイルを緩やかに形成する。そして、Ｎ型の拡散層２５を形成する不純物をイオン注入した後、熱処理により、Ｎ型の拡散層２５をゲート電極２２下方で、γ形状に拡散する。この製造方法により、ドレイン領域での電界緩和を実現できる。 （もっと読む）

【課題】ＧａＮ系化合物半導体等のワイドバンドギャップ半導体を用いたＭＩＳ型のパワー半導体装置において、高耐圧で高速スイッチングを可能とすること。
【解決手段】ｐ−Ｓｉ層２の一部をＭＩＳ領域とし、そこに通常のシリコンプロセスによりＭＯＳＦＥＴを作製する。また、ｐ−Ｓｉ層２の他の一部の上に絶縁層９を積層し、その表面にｎ−ＧａＮ層１０とｐ−ＧａＮ層１１を順次、成長させてＧａＮのｐｎダイオードを作製し、そこをバルク領域とする。そして、ＭＩＳ領域のＭＯＳＦＥＴのドレインとなるｎ⁺拡散領域７と、バルク領域のｐｎダイオードのｐ−ＧａＮ層１１を、短絡電極８を介して電気的に接続する。ｎ−ＧａＮ層１０にドレイン電極１３を接続する。 （もっと読む）

【課題】 従来の半導体装置では、ゲート酸化膜が薄く、ドレイン領域がＤＤＤ構造で形成されている場合、ドレイン領域での電界緩和が図り難いという問題があった。
【解決手段】 本発明の半導体装置では、Ｐ型の拡散層５上面には薄いゲート酸化膜１２が形成されている。ゲート酸化膜１２上面にはゲート電極９が形成されている。Ｐ型の拡散層５には、Ｎ型の拡散層７、８が形成され、Ｎ型の拡散層８はドレイン領域として用いられる。Ｎ型の拡散層８は、少なくともゲート電極９下方で、γ形状に拡散している。この構造により、エピタキシャル層４表面近傍では、Ｎ型の拡散層８の拡散領域は広がり、低濃度領域となる。そして、ゲート電極からの電界、ソース−ドレイン間の電界を緩和することができる。 （もっと読む）

【課題】 従来の半導体装置では、Ｎチャネル型ＭＯＳトランジスタのドレイン構造により、ＯＮ抵抗値と増大するという問題があった。
【解決手段】 本発明の半導体装置では、Ｐ型の基板１上にＮ型のエピタキシャル層２が堆積されている。エピタキシャル層２には、バックゲート領域として用いられるＰ型の拡散層５が形成されている。ドレイン領域として用いられるＮ型の拡散層８が、Ｐ型の拡散層５の周囲を囲むように形成されている。そして、Ｐ型の拡散層５とＮ型の拡散層８とが、その一部の領域を重畳させている。この構造により、ドレイン−ソース間の離間距離を短縮させ、ＯＮ抵抗値を低減できる。また、ドレイン領域に濃度勾配を形成できるので、素子形成領域を縮小しつつ、耐圧特性を維持することができる。 （もっと読む）

【課題】 誘電率が非常に低く且つエッチング耐性が十分に大きな不純物含有シリコン窒化膜を形成することが可能な成膜方法を提供する。
【解決手段】 真空引き可能になされた処理容器４内に、シラン系ガスと窒化ガスと不純物含有ガスとを供給して被処理体Ｗの表面に不純物含有シリコン窒化膜よりなる薄膜を形成する成膜方法において、前記シラン系ガスと前記窒化ガスとを交互に供給すると共に、前記不純物含有ガスを前記シリコン系ガスと同時に供給し、前記窒化ガスはプラズマにより活性化される。これにより、誘電率が非常に低く、且つエッチング耐性が十分に大きな不純物含有シリコン窒化膜を形成する。 （もっと読む）

【課題】 動作（駆動）中の半導体デバイスの動作状況を測定して、上記半導体デバイスをより正確に価できる評価用半導体デバイス、評価用半導体デバイスの作製方法、半導体デバイスの評価方法を実現する。
【解決手段】 半導体基板２上に設けられた任意の半導体デバイスの、ドレイン、ソース、ゲートの各電極３ａ、４ａ、５と、各電極３ａ、４ａ、５間に形成されたキャリアの分布状態が制御されるアクティブ領域２ａとを設ける。各電極３ａ、４ａ、５上を覆う絶縁膜７を設ける。観察すべきアクティブ領域２ａを露出させた露出面１ａを形成する。各電極３ａ、４ａ、５を外部と接続させるために、絶縁膜７中に配線部３ｂ、４ｂ、５ａをそれぞれ設ける。 （もっと読む）

【課題】大きなディボットやコンタクト接続不良の発生を回避しつ半導体基板にストレスをかけることにより、キャリアの移動度を向上させた半導体装置およびその製造方法を提供する。
【解決手段】半導体基板１上に、ゲート絶縁膜３を介してゲート電極４が形成されている。ゲート電極４の両側における半導体基板１には、ソース・ドレイン領域８が形成されている。素子分離用溝２の内壁から、ソース・ドレイン領域８上およびゲート電極４上まで連続してライナー膜１１が形成されている。ひとつなぎにしたライナー膜１１により、半導体基板１にストレスをかけて、キャリアの移動度を向上させる。ライナー膜１１は、コンタクト１３の形成のためのエッチングストッパとしての役割ももつ。 （もっと読む）

【課題】低い製造コストで、耐圧変動の防止を図ることができる半導体装置を提供すること。
【解決手段】パッシベーション膜である層間絶縁膜１４とモールド樹脂である封止用樹脂層１６の間にカーボン不連続薄膜１５を挿入することで、封止用樹脂層１６と層間絶縁膜１４の界面に蓄積する可動イオンをカーボン不連続薄膜１５を介して中性化し、この可動イオンによる耐圧変動を防止する。 （もっと読む）

【課題】所望の比誘電率を有し、機械的強度に優れる絶縁膜、この絶縁膜を容易に形成し得る絶縁膜の形成方法、この絶縁膜を備える半導体素子、電子デバイスおよび電子機器を提供すること。
【解決手段】本発明の絶縁膜は、導電体同士を絶縁するものであって、絶縁性基材４２中に、当該絶縁膜の膜強度を向上させる絶縁性粒子４１を含有してなるものである。この絶縁膜は、絶縁性粒子４１として、絶縁性基材４２の比誘電率と異なる比誘電率の粒子を用いることにより、その比誘電率を調整したものである。例えば、絶縁性粒子４１として、絶縁性基材４２の比誘電率より低い比誘電率の粒子を用いることにより、絶縁膜全体の比誘電率を調整（低下）することができ、かかる絶縁膜は、層間絶縁膜に好適に適用される。 （もっと読む）

【課題】 ＣＭＯＳＦＥＴ内の歪みを最適化するための構造体及び方法を提供すること。
【解決手段】 ＭＯＳＦＥＴ内の歪みを最適化し、より具体的には、１つの種類（Ｐ又はＮ）のＭＯＳＦＥＴ内の歪みを最大にし、かつ、別の種類（Ｎ又はＰ）のＭＯＳＦＥＴ内の歪みを最小にし緩和する、ＰＭＯＳＦＥＴ及びＮＭＯＳＦＥＴの両方を含む歪みＭＯＳＦＥＴの半導体構造体、及び歪みＭＯＳＦＥＴを製造する方法が開示される。元の完全な厚さを有する歪み誘起ＣＡ窒化物コーティングが、ＰＭＯＳＦＥＴ及びＮＭＯＳＦＥＴの両方の上に形成され、この歪み誘起コーティングは、１つの種類の半導体デバイス内に最適化された十分な歪みをもたらし、別の種類の半導体デバイスの性能を劣化させる。歪み誘起ＣＡ窒化物コーティングは、別の種類の半導体デバイスの上で減少した厚さまでエッチングされ、減少した厚さの歪み誘起コーティングは、他方のＭＯＳＦＥＴ内でより少ない歪みを緩和し、他方のＭＯＳＦＥＴ内により少ない歪みをもたらす。 （もっと読む）

【課題】材料の利用効率を向上させ、作製工程を簡略化した半導体装置の作製技術を提供することを目的とする。また、それらの半導体装置を構成する配線等のパターンを、所望の形状で密着性よく形成できる技術を提供することも目的とする。
【解決手段】第１の導電層上に第１の絶縁層を形成し、第１の絶縁層上に第２の絶縁層を形成し、第２の絶縁層上に第１の開口を有する第１のマスク層を形成し、第１の絶縁層及び第２の絶縁層をエッチングすることにより、第１の導電層に達する第１の開口部を形成し、第１のマスク層除去後、第１の開口よりも開口面積が広い第２の開口を有し、且つ、導電性材料を含む組成物に対してぬれ性の低い第２のマスク層を第２の絶縁層上に形成し、第１の絶縁層上面の一部が露出するように第２の絶縁層をエッチングし、第２の開口部を形成し、第１の開口部及び第２の開口部に導電性材料を含む組成物を充填し、第２の導電層を形成する。 （もっと読む）

集積回路（ＩＣ）を製造するための方法であり、シャロートレンチ絶縁（ＳＴＩ）技術を利用する。このシャロートレンチ絶縁技術は歪みシリコン（ＳＭＯＳ）プロセスにおいて利用される。トレンチに関するライナーがゲルマニウムのガス放出を削減する低温プロセスでデポジットされた層から形成される。この低温プロセスはＬＰＣＶＤであってよい。アニールステップでライナーが形成可能である。
（もっと読む）

【課題】 応力蓄積絶縁膜の製造方法及び半導体装置に関し、高圧縮応力蓄積絶縁膜の剥がれに対する耐性を高める。
【解決手段】 少なくともＳｉを主成分とする半導体基板１上にＳｉソースガスとして、Ｓｉ原子１個当たりのＳｉ−Ｈ結合の数が１以下のアルキルシラン、アルコキシシラン、或いはアルキルシロキサンのいずれかを用いて、圧縮応力５が１ＧＰａ以上になるＳｉソースガス分圧及び印加電力の条件下で応力蓄積絶縁膜４を成膜する。 （もっと読む）

【課題】 半導体措置で発生した熱を放熱しやすくすることによってＥＳＤ耐圧に優れた半導体装置およびその製造方法を提供する。
【解決手段】 拡散層領域３に形成されたチャネル１１の上には、ゲート絶縁膜７を介してゲート電極８が設けられている。また、ゲート電極８の側壁部には、サイドウォール９が形成されている。そして、ゲート電極８上とソース・ドレイン領域５上の一部とに、ゲート電極８およびサイドウォール９を被覆するようにしてシリサイドプロテクション膜１０が形成されている。シリサイドプロテクション膜１０が設けられていないソース・ドレイン領域の上には、シリサイドプロテクション膜１０に隣接して金属シリサイド膜６が形成されている。ここで、シリサイドプロテクション膜１０は、ＳｉＣ膜およびＳｉＯＣ膜の少なくとも一方からなるものとする。 （もっと読む）

【課題】 後続するコンタクト・ホール工程で使用される層間絶縁（ILD）エッチング停止層を有する高電圧用トランジスタ・デバイスを提供する。
【解決手段】 エッチング停止層は、１０Ω−ｃｍより大きい抵抗を有する高抵抗膜である。この結果、ゲート部において５Vより大きい高電圧を駆動する場合のリークを防止し、破壊電圧は向上する。高電圧用デバイスの製造方法は、現在の低電圧デバイスの製造工程と中電圧デバイスの製造工程と混載可能である。 （もっと読む）

【課題】 ダミーゲートパターン形成工程において、低コストであり、かつ、パターン形成工程を簡略化した半導体装置の製造方法を提供する。
【解決手段】 半導体装置の製造方法であって、基板１０上にマスク材１６を塗布するマスク材塗布工程と、前記マスク材１６を所定形状にパターニングし、前記マスク材１６に凹部Ｈ１を形成する凹部形成工程と、前記凹部Ｈ１に機能液を配置する配置工程と、前記凹部に配置した前記機能液を乾燥する乾燥工程と、前記乾燥工程により形成された機能膜の焼成工程と、前記マスク材１６を除去して前記機能液の構成材料からなるダミーゲートパターン２０を形成するパターン形成工程と、を有することを特徴とする。 （もっと読む）

【課題】 高誘電体材料からなるゲート絶縁膜上に金属材料からなるゲート電極を形成するｎチャネル型ＭＩＳトランジスタおよびｐチャネル型ＭＩＳトランジスタによってＣＭＯＳ回路を構成する半導体装置の製造工程を簡略化する。
【解決手段】 酸化ハフニウム膜からなるゲート絶縁膜上に堆積したプラチナ膜をパターニングすることによって、ｎチャネル型ＭＩＳトランジスタおよびｐチャネル型ＭＩＳトランジスタのゲート電極を同時に形成した後、プラチナ膜の還元触媒効果を利用してｎチャネル型ＭＩＳトランジスタ側のゲート絶縁膜のみを選択的に還元することにより、ｎチャネル型ＭＩＳトランジスタのゲート電極の仕事関数を変動させる。 （もっと読む）

【課題】 従来の半導体装置の製造方法では、オフセット領域にドレイン拡散層を位置精度良く形成し難いという問題があった。
【解決手段】 本発明の半導体装置の製造方法では、エピタキシャル層５上面にシリコン酸化膜１２、ポリシリコン膜１３及びシリコン窒化膜１４を堆積する。ポリシリコン膜１３及びシリコン窒化膜１４にＬＯＣＯＳ酸化膜２２を形成するための開口部２１を形成する。そして、該開口部２１を用いて、自己整合技術によりＰ型の拡散層１８をイオン注入により形成する。その後、開口部２１にＬＯＣＯＳ酸化膜２２を形成する。この製造方法により、オフセット領域にドレイン領域として用いるＰ型の拡散層を位置精度良く形成できる。 （もっと読む）