【課題】半導体装置の動作不良を防止し、半導体装置の製造工程を簡略化する。
【解決手段】本発明の例に関わる半導体装置は、半導体基板１と、半導体基板１内に設けられる一対の不純物拡散層２Ａ，２Ｂと、不純物拡散層２Ａ，２Ｂ間の半導体基板上に設けられるゲート絶縁膜３と、ゲート絶縁膜３上に設けられるゲート電極４と、一対の不純物拡散層２Ａ，２Ｂ上にそれぞれ設けられる２つのコンタクト５Ａ，５Ｂとを具備し、ゲート電極４とコンタクト５Ａ，５Ｂは、同じ材料から構成され、ゲート電極４上端およびコンタクト５Ａ，５Ｂ上端は、半導体基板１表面からの高さが一致する。 （もっと読む）

【課題】 本発明は、MOSFETのチャネル領域に生じる歪み量を増加させ、歪みに基づく素子性能を向上させることを目的とする。
【解決手段】 本発明に係る半導体装置は、半導体基板１と、半導体基板１の上面に、第１の方向に延びて設けられた第１の絶縁膜２aと、第１の方向と垂直な第２の方向から第１の絶縁膜2aを挟んで設けられ、第１の絶縁膜2aに第２の方向の応力を与え、第１の方向の歪みを誘起させる第１の歪み誘起層3と、第１の絶縁膜2a上に設けられ、第１の絶縁膜2aからの応力を受けて第１の方向の歪みを有するチャネル領域4を含む第１の半導体層5aと、第１の方向からチャネル領域を挟んで設けられたソース領域9及びドレイン領域10と、第１の半導体層5aの第２の方向に対向する側面及び上面に設けられたゲート絶縁膜6と、ゲート絶縁膜6を介してチャネル領域4と対向して設けられたゲート電極7とを有する。 （もっと読む）

【課題】急峻な不純物分布のｈａｌｏ層を備える半導体素子及び半導体素子の製造方法を提供する。
【解決手段】本発明の一態様に係る半導体素子１は、半導体基板１０と、半導体基板１０に設けられる凸領域１２と、凸領域１２上に設けられるゲート絶縁膜１００と、ゲート絶縁膜１００の下の凸領域１２内に位置するチャネル領域１０１と、凸領域１２の両側に設けられ、チャネル領域１０１の両側にエクステンション１１５ａを有するソースドレイン領域１１５と、凸領域１２とソースドレイン領域１１５との間に設けられ、凸領域１２と接触する部分に境界を有して設けられるｈａｌｏ層１１０とを備える。 （もっと読む）

【解決手段】 パターニングされた金属フィーチャの上方に誘電体エッチストップ層を選択的に形成する方法を開示する。実施形態には、当該方法に従って形成されたエッチストップ層をゲート電極の上方に設けているトランジスタが含まれる。本発明の特定の実施形態によると、ゲート電極の表面上に金属を選択的に形成して、当該金属をケイ化物またはゲルマニウム化物に変換する。他の実施形態によると、ゲート電極の表面上に選択的に形成された金属によって、ゲート電極の上方にシリコンまたはゲルマニウムのメサを触媒成長させる。ケイ化物、ゲルマニウム化物、シリコンメサ、またはゲルマニウムメサの少なくとも一部を酸化、窒化、または炭化して、ゲート電極の上方にのみ誘電体エッチストップ層を形成する。 （もっと読む）

【解決手段】
凹状のドレイン及びソース構造のトランジスタ（１５０）における非共形的金属シリサイド層（１５６）は、歪誘起メカニズム、ドレイン／ソース抵抗等に関して高い性能を提供することができる。このために場合によっては、シリサイド化プロセスに先立ちアモルファス化注入プロセスが実行されてよい一方で、他の場合には高融点金属（１５６）の異方的な堆積が用いられてよい。 （もっと読む）

【課題】メモリセルに対して設けられる選択ゲートについて、この選択ゲートのゲート長を長くすることなく、選択ゲートの制御性を向上させる。
【解決手段】本発明の一態様において、メモリセルＡ１に対して設けられる選択ゲートＳ１を含む半導体装置は、選択ゲートＳ１のチャネル上に形成されているゲート絶縁膜９の上面が、選択ゲートＳ１の素子分離領域１０の上面の一部又は全部よりも高く、Tri-gate構造を持つ。 （もっと読む）

【課題】高誘電率ゲート誘電膜を用いるｐチャネルFETをゲート先作りプロセスにより形成すると閾値が大きくなる。
【解決手段】High-Kゲート誘電膜104の側面と接触するようにHigh-K誘電膜102を形成した後、酸素雰囲気中でアニールする。 （もっと読む）

【課題】「ひずみシリコン」技術を用いて形成された半導体装置において、ＮＭＯＳトランジスタの電流駆動能力の向上を達成できるとともに、ＰＭＯＳトランジスタの電流駆動能力の低下を抑制した半導体装置およびその製造方法を提供する。
【解決手段】シリコン基板１の全面に、例えばＰＥＣＶＤ法（プラズマ化学気相成長法）を用いて、厚さ２０〜８０ｎｍのシリコン窒化膜を形成してライナー膜１８とする。なお、ライナー膜１８の成膜条件としては、成膜温度４００℃以下で、Tensileストレスが０〜８００ＭＰａとなるように条件を設定する。そして、紫外線照射およびまたは３００〜５００℃の熱処理を行うことにより膜収縮させ、ＰＭＯＳ領域におけるライナー膜１８では、ゲート電極４のサイドウォール窒化膜１４の側面外方において、サイドウォール窒化膜１４に沿って連続的、あるいは断続的にクラックＣＲを発生させる。 （もっと読む）

【課題】本発明は、ゲート構造の劣化を抑制した半導体装置の製造方法および半導体装置を提供することを目的とする。
【解決手段】本発明の一実施形態による半導体装置の製造方法は、Ｓｉ基板１上にゲート絶縁膜３およびＳｉＮ４を積層して仮ゲートパターンを形成し、Ｓｉ基板１に一部が埋め込まれたソース５およびドレイン５を仮ゲートパターンを挟んで離間して形成し、ソース５、ドレイン５、およびＳｉＮ４上にＳｉＯ₂４を形成し、ＳｉＯ₂４を平坦化しＳｉＮ４を除去して形成されたゲート開口部の側面にＳｉＮ８を形成し、ゲート開口部にゲート電極材料９を埋め込むことを特徴とする。 （もっと読む）

【課題】半導体装置表面に堆積された犠牲層を短時間に除去することができ、製造歩留りの向上する半導体装置およびその製造方法を提供する。
【解決手段】半導体基板上に形成されたゲート電極１、ドレイン電極２およびソース電極３を有する電界効果トランジスタ４と、ゲート電極１、ドレイン電極２およびソース電極３を被覆し、半導体基板４Ａ上に設けられた中空保護膜５とを備え、中空保護膜５は、第１のキャップ層７と、第１のキャップ層７上に配置された第２のキャップ層１０と、ドレイン電極２およびソース電極３の上方の第１のキャップ層７の位置に形成された複数の開口部１２と、開口部１２を第２のキャップ層１０により封止する封止部１２Ａとを有し、開口部１２を介して酸素プラズマを供給して犠牲層６をアッシング除去する半導体装置およびその製造方法。 （もっと読む）

【課題】ドナー元素を含む半導体層を備えた半導体素子を形成する場合に、このドナー元素が上層に拡散することを抑制することができる半導体素子を提供する。
【解決手段】ＺｎＯ基板上にＧａドープＭｇＺｎＯ層、アンドープＭｇＺｎＯ層、窒素ドープＭｇＺｎＯ層、アンドープ活性層、窒素ドープＭｇＺｎＯ層と積層した積層体でＧａの拡散を分析した。アンドープＭｇＺｎＯ層の次の窒素ドープＭｇＺｎＯ層で、拡散してきたＧａの濃度が表面側になるにつれて、急激に減少しており、この窒素ドープＭｇＺｎＯ層の上層にＧａは拡散していない。このように、ドナー元素を含む同一組成のドナー含有半導体層の一部に、アクセプタ元素を含み前記ドナー含有半導体層と同一組成のアクセプタ含有半導体層を形成することで、ドナー元素の拡散を防止できる。 （もっと読む）

【課題】保護膜の機械的強度を強め、かつ電気的な信頼性の高いウェーハレベルのパッケージングされた半導体装置およびその製造方法を提供する。
【解決手段】半導体基板４Ａと、半導体基板４Ａ上に形成されたゲート電極１、ドレイン電極２およびソース電極３を有する電界効果トランジスタ４と、電界効果トランジスタ４のドレイン電極２およびソース電極３の一方若しくは両方の上面に、内面が密着するように半導体基板４Ａ上に設けられた中空保護膜５とを備え、中空保護膜５は、ドレイン電極およびソース電極の一方若しくは両方の上面に接する第１のキャップ層７と、第１のキャップ層７上に配置された第２のキャップ層１０とを備える半導体装置およびその製造方法。 （もっと読む）

【課題】貼り合わせSOI基板を使用せずに容易な製造プロセスにより、微細で、高速且つ高性能なMIS電界効果トランジスタを提供する。
【解決手段】半導体基板1上に酸化膜2を介して、横方向エピタキシャル半導体層3が設けられ、素子分離領域形成用の埋め込み絶縁膜4及び酸化膜2により島状に絶縁分離されている。絶縁分離された横方向エピタキシャル半導体層3上に選択的に縦方向エピタキシャル半導体層7が設けられ、上部には高濃度ドレイン領域10及び低濃度ドレイン領域9が設けられ、下部には高濃度ソース領域8が設けられ、側面にはゲート酸化膜11を介してゲート電極12が設けられている。高濃度ドレイン領域10、高濃度ソース領域8及びゲート電極12には、それぞれバリアメタル18を有する導電プラグ19を介してバリアメタル21を有するCu配線22が接続されている。 （もっと読む）

【課題】ゲート酸化膜の信頼性を阻害せずに、ゲート電極の低抵抗化を実現可能な半導体装置およびその製造方法を提供することを目的とする。
【解決手段】本発明に係る半導体装置は、炭化珪素からなり、表面にエピタキシャル結晶成長層２が形成された半導体基板１と、エピタキシャル結晶成長層２上部に選択的に形成されたウェル領域３とを備える。そして、ウェル領域３上部に選択的に形成されたソース領域４と、ソース領域４とエピタキシャル結晶成長層２とに挟まれたウェル領域３の表面を覆うゲート絶縁膜６上に形成されたゲート電極７とを備える。ゲート電極７は、珪素層７ａと、炭化珪素層７ｂとの積層構造からなり、ゲート電極７上部に形成されたシリサイド層７ｃをさらに備える。 （もっと読む）

【課題】ゲートの漏れ電流を低減させる。
【解決手段】電子トラップ及びゲート電流の漏れを減少させる窒化物系ＦＥＴデバイス１０である。該デバイスは、デバイスの加工に起因するトラップを減少させるため比較的厚い不動態化層２０と、ゲート電流の漏れを減少させるためゲート端子３８の下方の薄い不動態化層１６、１８とを含む。デバイスは、基板１２上に堆積させた半導体デバイス層１４を含む。複数の不動態化層が半導体デバイス層１４上に堆積され、少なくとも２つの層はエッチストップを提供し得るよう異なる誘電性材料にて出来ている。層の間の境界面をエッチストップとして使用することにより１つ又はより多くの不動態化層１８、２０を除去し、ゲート端子３８と半導体デバイス層１４間の距離を正確に制御することができるようにし、この距離はデバイスの性能を向上させ且つゲート電流の漏れを減少させるよう極めて短くすることができる。 （もっと読む）

【課題】本発明は、NiSi(ニッケルシリサイド)を有する半導体デバイスの製造プロセスにおいて、ドライプロセス後の残渣を効果的に除去することが可能な残渣除去液を提供する。
【解決手段】ニッケルシリサイド（NiSi）を含む半導体基板をドライエッチング及び／又はアッシングした後に存在する残渣の除去液であって、（ａ）pKaが10以上のアミンのフッ化物塩、及びフッ化テトラアルキルアンモニウムを含むテトラアルキルアンモニウム塩からなる群より選ばれる少なくとも1種、（ｂ）酸、及び（ｃ）水を含み、該（ａ）の濃度が１５重量％以上であり、ｐＨが６〜９である残渣除去液に関する。 （もっと読む）

【課題】本発明は、コンタクトプラグの高抵抗化を抑制することができ、また当該コンタクトプラグの構成材料のソース・ドレイン領域への拡散が起こらず、かつ簡略な製造プロセスにより作製可能な半導体装置を提供する。
【解決手段】本発明に係る半導体装置は、ゲート電極４、第一の層間絶縁膜７、第一のコンタクトプラグ８、第二の層間絶縁膜９および第二のコンタクトプラグ１０を有する。第一の層間絶縁膜７の上面は、ゲート電極４の上面と同じ高さ位置である。第一のコンタクトプラグ８は、第一の層間絶縁膜７の膜厚方向に貫通して形成され、下面においてソース・ドレイン領域５と電気的に接続され、第一の電気抵抗率を有する。第二のコンタクトプラグ１０は、第二の層間絶縁膜９の膜厚方向に貫通して形成され、下面において第一のコンタクトプラグ８の上面と電気的に接続され、第一の電気抵抗率より低い第二の電気抵抗率を有する。 （もっと読む）

【課題】垂直型トランジスタの形成時に、ビットライントレンチの形成工程をを単純化することができる半導体素子及びその製造方法を提供する。
【解決手段】垂直型トランジスタの形成のため、ソース/ドレーン領域に用いられる第1垂直型ピラー120と、チャンネルに用いられる第3垂直型ピラー125と、第1ビットラインインプラント領域140と、第3垂直型ピラー125の側壁を取り囲むサラウンドゲート130とで垂直型トランジスタ150を形成した後、ビットライントレンチの形成のためギャップフィル特性に優れたSOC(Spin On Carbon)膜160を形成する。SOC膜160は低温処理が可能であり、垂直型トランジスタ150に加えるストレスを最小化して倒れ問題を防止することができ、高温アニーリング工程で発生する表面の粗化現象がないので、CMP工程を省略することができる。 （もっと読む）

【課題】高誘電率ゲート誘電体を有するＭＯＳＦＥＴトランジスタの製造方法の提供。
【解決手段】デュアル仕事関数半導体デバイスの製造方法であって、第１領域と第２領域とを有する基板を提供する工程と、第１領域と第２領域とを覆うようにゲート誘電体２を形成する工程と、該ゲート誘電体２を覆うように金属ゲート層３を形成する工程であって、歪を導入することにより変調可能な（堆積したままの）第１仕事関数を有する金属ゲート層３を形成する工程と、第１領域の上の金属ゲート層３の（堆積したままの）第１仕事関数に、第１の予め決められた仕事関数シフト（ΔＷＦ１）を導入するように第１歪を選択し、第１領域の上の金属ゲート層３を覆うように第１歪導電層４を選択的に形成して、第１歪導電層が金属ゲート層に選択された第１歪を働かせる工程とを含む方法を提供する。この方法により得られるデュアル仕事関数半導体デバイスも記載される。 （もっと読む）

【課題】エッチングされた所望のアスペクト比の提供。
【解決手段】構造を形成するための方法が、基板の表面にわたって少なくとも１つの特徴部を形成するステップを含む。少なくとも１つの特徴部の上には窒素含有誘電体層を形成する。少なくとも１つの特徴部の少なくとも１つの側壁上の窒素含有層の第１の部分を、第１の速度で取り除き、少なくとも１つの特徴部の底部領域に隣接する基板の上の窒素含有層の第２の部分を、第２の速度で取り除く。第１の速度は第２の速度よりも大きい。窒素含有誘電体層の上に誘電体層を形成する。 （もっと読む）