【課題】絶縁耐圧の良好な絶縁層を製造する技術を提供することを目的とする。また、絶縁耐圧の良好な絶縁層を有する半導体装置を製造する技術を提供することを目的とする。
【解決手段】シリコンを主成分とする半導体層若しくは半導体基板に対して高密度プラズマ処理を行うことにより、半導体層の表面若しくは半導体基板の上面に絶縁層を形成する。このとき、供給ガスを希ガス、酸素及び水素を含むガスから希ガス及び酸素を含むガスに途中で切り替えて高密度プラズマ処理を行う。 （もっと読む）

【課題】従来の半導体装置、例えば、オフセットゲート構造を有するＭＯＳトランジスタでは、デバイスサイズが縮小し難いという問題がった。
【解決手段】本発明の半導体装置、例えば、オフセットゲート構造を有するＰチャネル型ＭＯＳトランジスタ１では、Ｎ型のエピタキシャル層３には、ソース領域とドレイン領域との間にＬＯＣＯＳ酸化膜２０、２１が形成されている。ゲート電極１４、１５は、ＬＯＣＯＳ酸化膜２０、２１上に位置配置されるように形成されている。そして、ドレイン領域としてのＰ型の拡散層６、７及びソース領域としてのＰ型の拡散層１２、１３が、ゲート電極１４、１５に対して位置精度よく形成されている。この構造により、ＭＯＳトランジスタ１のデバイスサイズを縮小することができる。 （もっと読む）

【課題】短チャネル効果を抑制できる構造であり、しきい値電圧を制御でき、電流駆動力に優れ、高速動作が可能なマルチフィンＦＥＴを有する半導体装置を提供することである。
【解決手段】上記の課題を解決した半導体装置の１態様は、半導体基板上に設けられたソース領域及びドレイン領域と、前記ソース領域及びドレイン領域を接続する複数のフィンと、前記半導体基板の上方に設けられ、前記各フィンを覆って設けられたゲート電極と、前記ソース領域若しくはドレイン領域から前記ゲート電極に向けて張り出し、隣接するフィンに接続して形成された張出し領域と、前記ゲート電極に接続する複数のパッド電極と、前記複数のパッド電極を接続する配線とを具備する。 （もっと読む）

エピタキシャル層を含まない基板においてさまざまな半導体装置を製造するために全低温プロセスが用いられる。装置は分離されていないラテラルＤＭＯＳ、分離されていない拡張されたドレインまたはドリフトされたＭＯＳ装置、ラテラルトレンチＤＭＯＳ、分離されたラテラルＤＭＯＳ、ＪＦＥＴおよび空乏モード装置、ならびにＰ−Ｎダイオードクランプおよびレクチファイヤおよび接合端子を含む。プロセスが高温処理の必要をなくし、「注入されたままの」ドーパントプロファイルを使用するので、残りの装置を生成するのに使用されるプロセスを変更する必要なしに、装置がＩＣに加えられたり省略されたりすることを可能にするモジュール式アーキテクチャを構成する。
（もっと読む）

【課題】 高温で長時間の活性化熱処理を行うことなく、パターンエッジ部周辺に発生す
る応力を軽減することにより高濃度不純物領域の活性化熱処理で発生する転位の拡張を抑
制する。
【解決手段】 ＬＤＤ構造を有するＭＯＳトランジスタのソース・ドレイン領域の形成に
おいて、Ｐ型シリコン基板１０１上にゲート絶縁膜１０２を介して、ゲート電極１０３を
形成後、ゲート電極１０３等をイオン注入マスクとして、イオン注入を行い、さらに熱処
理によって、ｎ−低濃度不純物領域１０６を形成する。さらにゲート電極に隣接するゲー
ト電極側壁１０４を形成する。このゲート電極側壁１０４等をイオン注入マスクとして、
ｎ＋高濃度不純物領域１０７をイオン注入で形成し、ソース・ドレイン領域１０８を形成
する。
さらに第１のゲート電極側壁１０４に隣接して、ＳｉＮ膜１０９を形成する。その後、
ソース・ドレイン領域１０８の活性化熱処理を行う。 （もっと読む）

半導体デバイスを形成する方法が、半導体基板上に半導体層を形成することによって提供される。マスクが、半導体層上に形成される。半導体層上に複数のイオン注入領域を形成するために、第１の伝導型を有するイオンがマスクによって半導体層中へ注入される。マスクによってイオン注入領域上に金属層が形成される。複数のイオン注入領域に注入されたイオンをそれぞれ活性化し、かつ複数のイオン注入領域上にオーミックコンタクトを設けるために、複数のイオン注入領域および金属層が単一工程でアニールされる。関連するデバイスも提供される。
（もっと読む）

【課題】応力の制御性を向上できる半導体装置およびその製造方法を提供する。
【解決手段】半導体装置は、半導体基板の主表面上に設けられたゲート絶縁膜と、前記ゲート絶縁膜上に設けられたゲート電極と、前記ゲート電極を挟むように前記半導体基板中に隔離して設けられたソースおよびドレインとを備えた絶縁ゲート型電界効果トランジスタＰ１と、前記ソース上に設けられた第１コンタクト配線２６と、前記ドレイン上に設けられた第２コンタクト配線２７と、前記ゲート電極上を覆うように設けられ、一端および他端が前記第１、第２コンタクト配線間に接続された圧電層２２とを具備する。 （もっと読む）

【課題】従来の半導体装置では、電極パッドに過電圧が印加された際に、チップ内の回路素子が破壊されるという問題があった。
【解決手段】本発明の半導体装置では、Ｎ型のエピタキシャル層３は分離領域４、５により複数の素子形成領域に区画されている。素子形成領域の１つにＭＯＳトランジスタ１が形成されている。ＭＯＳトランジスタ１の周囲には、ＰＮ接合領域３４、３５を有する保護素子が形成されている。ＰＮ接合領域３４、３５は、ＭＯＳトランジスタ１のＰＮ接合領域３２、３３より接合耐圧が低い。この構造により、ソース電極用のパッドに負のＥＳＤサージが印加された際、ＰＮ接合領域３４、３５がブレークダウンし、ＭＯＳトランジスタ１を保護することができる。 （もっと読む）

【課題】ネガティブバイアス温度不安定性（ＮＢＴＩ）劣化を抑制することのできるトランジスタ構造を有する半導体装置を提供する。
【解決手段】シリコン基板のｎ型領域上１１に、窒素を含む酸化シリコンを用いてゲート絶縁膜１３を形成し、ホウ素を含むシリコンを用いてゲート電極１４を形成する。ｐ型ソース／ドレイン領域１８を形成し、酸化シリコンを用いてサイドウォールスペーサ１７を形成する。平坦化された表面を有する層間絶縁膜２１、２４、２５を形成する。層間絶縁膜の表面に凹部を形成し，凹部をバリア層２６と銅配線２７で埋め、銅配線の上に、シランとアンモニアを含むソースガスを用い、ソースガスのアンモニアに対するシランの流量比を６％以下としたＣＶＤ法により拡散防止膜としての窒化シリコン層２９を形成する。 （もっと読む）

【課題】膜厚の小さい障壁層を用いながらも、高いチャネル電子濃度を得ることを可能とする、窒化物半導体を用いたヘテロ構造電界効果トランジスタを実現すること。
【解決手段】チャネル層(ＧａＮ層)４上に、順次、基本障壁層(Ａｌ_ＸＧａ_１−ＸＮ層)３、上層障壁層(Ａｌ_ＹＧａ_１−ＹＮ層)２、絶縁膜１が積層されてなる構造に、ソース電極５、ゲート電極６ドレイン電極７が設けられている、窒化物半導体を用いたヘテロ構造電界効果トランジスタにおいて、Ｘ＜Ｙであり、ゲート電極６下の絶縁膜１の膜厚は、１ｎｍ以上１０ｎｍ以下であり、上層障壁層(Ａｌ_ＹＧａ_１−ＹＮ層)２の厚さは１ｎｍ以上５ｎｍ以下であることを特徴とする、窒化物半導体を用いたヘテロ構造電界効果トランジスタを構成する。 （もっと読む）

【課題】絶縁膜を改質可能な半導体製造装置を提供する。
【解決手段】照射装置に、絶縁膜に対して第１の波長の光を照射する第１照射手段と、前記絶縁膜に対して第２の波長の光を照射する第２照射手段と、を備える。 （もっと読む）

【目的】低抵抗なコンタクトを歩留まり良く形成することができる半導体装置及びその製造方法を提供する。
【解決手段】ニッケルシリサイド層７が十分な膜厚を有する領域にコンタクトホール１１を形成するとともに、金属シリサイド層７のエッチングを行い金属シリサイド層７に凹部を形成する。次いで、コンタクトホール１１を所望のコンタクト径まで拡大する。これにより、コンタクトホールの底部を占めるシリサイド面積率を下げることなく、所望のコンタクトホール１１のボトム面積を確保することができ、コンタクト抵抗上昇に起因する製造歩留まり低下を抑制することができる。 （もっと読む）

【課題】応力印加膜の膜厚の増大が容易な半導体装置および半導体装置の製造方法を提供する。
【解決手段】半導体装置が，半導体基板，ゲート絶縁膜，ゲート電極，ゲート側壁絶縁膜，層間絶縁膜，配線層，層間接続部，応力印加膜と，を具備する。この応力印加膜は，半導体基板と層間絶縁膜との間に配置される第１の部分と，ゲート電極と層間絶縁膜との間に配置される第２の部分と，ゲート側壁絶縁膜と層間絶縁膜との間に配置される第３の部分と，貫通孔の内面と層間接続部との間に配置される第４の部分と，を有し，かつ半導体基板に応力を印加する。 （もっと読む）

【課題】チャネル領域に印加される応力を強め、ドライブ電流を向上する。
【解決手段】シリコン基板１上にゲート電極１５、２５とサイドウォール１６、２６とを形成し、ゲート電極１５、２５の上面およびサイドウォール１６、２６の上面の一部を被覆するようにダミーゲートパターン６、７を形成し、その表面を被覆する応力制御絶縁膜８を形成する。応力制御絶縁膜８の応力がダミーゲートパターン６、７の上からかかることによって、ゲート電極１５、２５を高くした場合と同様に応力を強めることができる。 （もっと読む）

【課題】 ＮＢＴＩ劣化を抑制することのできるトランジスタ構造を有する半導体装置を提供する。
【解決手段】 半導体装置の製造方法は、ｎ型領域を有するシリコン基板の上に、窒素を含む酸化シリコンを用いたゲート絶縁膜と、ホウ素を含むシリコンを用いたゲート電極とを形成する工程と、ゲート電極両側の前記シリコン基板内にｐ型ソース／ドレイン領域を形成する工程と、ゲート電極の側壁上に酸化シリコンを用いてサイドウォールスペーサを形成する工程と、ゲート電極、サイドウォールスペーサを覆い、平坦化された表面を有する層間絶縁膜を形成する工程と、層間絶縁膜の平坦化された表面から内部に向って凹部を形成し，該凹部内に下地のバリア層とその上の銅領域を含む銅配線とを埋め込む工程と、銅配線の上に炭化シリコン層を形成する工程と、 前記炭化シリコン層の上方に絶縁層をＣＶＤで形成する工程と、を含むことを特徴とする。 （もっと読む）

【課題】 同じ基板上に同じ導電型の低性能及び高性能デバイスを有する半導体デバイス構造体を提供すること。
【解決方法】 半導体デバイス構造体を製造する方法は、基板（１０）を準備するステップと、第１スペーサ（ＳＰ）を備える第１ゲート（Ｇ１）、第２スペーサ（ＳＰ）を備える第２ゲート（Ｇ２）、第１ゲート及び第２ゲートに隣接する、同じ導電型のそれぞれのソース（Ｓ）／ドレイン（Ｄ）領域、第１ゲートと第２ゲートとの中間に配置された分離領域（ＳＴＩ）、及び第１ゲート、第２ゲート、並びにそれぞれのソース及びドレイン領域の上にあるシリサイドを基板上に形成するステップと、中間構造体を製造するために第１スペーサ上に付加的なスペーサ（ＲＳＰＳ）を形成し、次いで、中間構造体全体の上に応力層を配置するステップと、を含む。 （もっと読む）

【課題】電極間の耐圧を向上できる半導体装置を提供する。
【解決手段】この半導体装置は、ショットキー電極であるゲート電極１はオーミック電極であるドレイン電極２側の第１の角３の内角θ１が９０°を超えている。これにより、ゲート電極１とドレイン電極２との間の電界がゲート電極１の第１の角３に集中することを抑制できる。また、ゲート電極１の断面の多角形Ｓ１の第２の角５は内角θ２が鋭角であるが、内角θ２の２等分線の外向きの延長線Ｌ２がドレイン電極２および半導体層１００と交差しないので、この第２の角５にはゲート電極１とドレイン電極２との間の電界が集中し難い。 （もっと読む）

【課題】シリサイド層を有するトランジスタにおいて、オン電流の高いトランジスタを得ることを課題とする。さらに、加熱処理等の工程を増やさずにオン電流の高いトランジスタを得ることを課題とする。
【解決手段】チャネル形成領域、不純物領域及びシリサイド層を有するシリコン膜と、ゲート絶縁膜と、ゲート電極と、不純物領域にシリサイド層を介して電気的に接続する配線とを有し、シリサイド層断面は、チャネル形成領域側の端点から膜厚が増加している第１領域と、第１領域と比べて膜厚が一定である第２領域とを有する半導体装置において、第１領域と第２領域は、シリサイド層断面の端点を通り、水平線とθ（０°＜θ＜４５°）の角度をなす直線がシリサイド層と不純物領域の界面と交わる点を通り、且つ水平線に対し垂直な線で分けられ、シリコン膜の膜厚に対する第２領域の膜厚比は０．６以上である。 （もっと読む）

【課題】本発明の目的は、オン抵抗（Ｒ_ＯＮ）が低く、オフ耐圧の高い半導体装置を提供することである。
【解決手段】ソース電極−ゲート電極間に形成される絶縁膜にしきい値電圧を低くするような歪み特性を持たせ、ドレイン電極−ゲート電極間に形成される絶縁膜７にきい値電圧を高くするような歪み特性を持たせることで、素子のオン抵抗（Ｒ_ＯＮ）を小さく、耐圧を高く保つ。 （もっと読む）

本発明は、リソグラフィ工程を経たフォトレジストの特性を変化させてダミー構造物を形成し、これをゲート電極形成工程に適用した半導体素子の製造方法に関することで、半導体基板上の最上部にバッファー層を形成するステップと、前記バッファー層の上部に無機物フォトレジストを塗布してリソグラフィを通じてフォトレジストパターンを形成するステップと、前記形成されたパターンに特定ガスを使用して熱処理を行うステップと、前記熱処理された構造物の上部に均一な厚さの絶縁膜を蒸着した後に前記パターンが露出されるように前記蒸着された膜をエッチングするステップと、前記工程を経た構造物に絶縁膜を蒸着し、前記パターンが露出されるように前記絶縁膜をエッチングするステップと、前記露出されたパターンを除去するステップと、前記パターンが除去された位置にゲート酸化膜を形成するステップと、前記形成されたゲート酸化膜の上部にゲート電極を形成するステップと、を含む。本発明によれば、ナノ素子を製作するための構造を形成する時、リソグラフィを通じて形成された膜の特性が後続熱処理を通じて改善されるので、多様な素子を製作するための構造を容易に形成することができる。
（もっと読む）