基板ウェーハの裏側及び縁部断面をシールするためのシステム及び方法である。第１の方法の実施例によれば、第１導電型のシリコンウェーハにアクセスする。第１導電型のエピタキシャル層をシリコンウェーハの前面上で成長する。エピタキシャル層をインプラントし、逆の導電型の領域を形成する。成長及びインプラントを繰り返し、逆の導電型の垂直カラムを形成する。ウェーハに更にインプラントを行い、垂直カラムと垂直方向で整合した逆の導電型の領域を形成する。
（もっと読む）

【課題】成長温度が1050℃以下のAlGaNやGaNやGaInNだけでなく、成長温度が高い高Al組成のAl_xGa_1-xNにおいても結晶性の良いIII族窒化物半導体エピタキシャル基板、III族窒化物半導体素子、III族窒化物半導体自立基板およびこれらを製造するためのIII族窒化物半導体成長用基板、ならびに、これらを効率よく製造する方法を提供する。
【解決手段】少なくとも表面部分がAlを含むIII族窒化物半導体からなる結晶成長基板と、前記表面部分上に形成されたスカンジウム窒化物膜とを具えることを特徴とする。 （もっと読む）

【課題】バッファ層を介した電極間のリーク電流を抑制した半導体素子を提供する。
【解決手段】本半導体素子は、基板１０に形成された第１のＡｌ_ＸＧａ_１−ＸＮ層１４ａ及び第１のＡｌ_ＸＧａ_１−ＸＮ層１４ａよりＡｌ組成Ｘの大きい第２のＡｌ_ＸＧａ_１−ＸＮ層１４ｂが交互に積層して形成された超格子バッファ層１４を有する。そして、第１のＡｌ_ＸＧａ_１−ＸＮ層１４ａ及び第２のＡｌ_ＸＧａ_１−ＸＮ層１４ｂのＡｌ組成Ｘは共に０．３より大きく、かつ第１のＡｌ_ＸＧａ_１−ＸＮ層１４ａ及び第２のＡｌ_ＸＧａ_１−ＸＮ層１４ｂのＡｌ組成Ｘの差は０より大きく０．６より小さい。この構成によれば、バッファ層を介したリーク電流を低減することができる。 （もっと読む）

改良された特性を備えた半導体材料、基板、およびデバイスの製造方法および構造が開示される。歪みが低減された構造を形成するための構造および方法が、複数の実質的に歪み緩和されたアイランド構造を形成し、半導体材料の歪み緩和された実質的に連続した層を引き続きさらに成長するために、このようなアイランド構造を利用することを含む。 （もっと読む）

【課題】半導体層に形成したリセスにモフォロジの良好な別の半導体層をエピタキシャル成長させる。
【解決手段】Ｓｉ基板上にゲート絶縁膜、ゲート電極及びサイドウォールスペーサを形成した後（ステップＳ１，Ｓ２）、そのＳｉ基板のソース・ドレイン領域を形成する部分に、ドライエッチングで第１リセスを形成する（ステップＳ３）。そして、ドライエッチングによってエッチングダメージが生じた第１リセスの表層部をウェットエッチングで除去することによって第２リセスを形成した後（ステップＳ４）、第２リセスにＳｉＧｅ層をエピタキシャル成長させる（ステップＳ５，Ｓ６）。これにより、Ｓｉ基板に形成したリセスに、モフォロジの良好なＳｉＧｅ層を形成することが可能になる。 （もっと読む）

【課題】寄生抵抗の低減に対して有利な半導体装置およびその製造方法を提供する。
【解決手段】半導体装置は、半導体基板１１と、前記半導体基板上にゲート絶縁膜１２を介して設けられるゲート電極１３と、前記半導体基板中に前記ゲート電極を挟むように隔離して設けられるエクステンション領域ＬＤＤと、前記エクステンション領域の両側を挟むように前記半導体基板中に設けられ、前記半導体基板とは異なる格子定数有し、前記半導体基板に歪みを付与する歪み付与層２２と、前記エクステンション領域の両側の前記半導体基板中に前記ゲート電極を挟むように隔離して設けられるソース／ドレインＳ／Ｄと、前記ソース／ドレイン上に設けられるシリサイド層ＳＳ／Ｄとを具備し、前記歪み付与層と前記半導体基板との界面Si-Siは、少なくとも前記シリサイド層の底面の一部に一致する。 （もっと読む）

【課題】極浅接合の深さが精密制御された半導体装置およびその製造方法を提供する。
【解決手段】主面が第１面方位である第１導電型の第１半導体層１１と、第１半導体層１１上に直接接合され、主面が第１面方位と異なる第２面方位である第１導電型の第２半導体層１２と、第２半導体層１２に連接して第１半導体層１１上に形成され、主面が第１面方位である第３半導体層１３ａ、１３ｂと、第２半導体層１２上にゲート絶縁膜を介して形成されたゲート電極１５と、ゲート電極１５をゲート長方向に挟むように第２半導体層１２に形成され、第１半導体層１１と第２半導体層１２との接合面１６に至る第２導電型の第１不純物拡散領域１７ａ、１７ｂと、第１不純物拡散領域１７ａ、１７ｂをゲート長方向に挟むように第３半導体層１３ａ、１３ｂから第１半導体層１１の上部にかけて形成された第２導電型の第２不純物拡散領域１８ａ、１８ｂと、を具備する。 （もっと読む）

【課題】Ｓｉ基板とその上に形成される窒化物半導体単結晶層との間に、ＳｉＮ_x層を生成することなく、低抵抗であり、窒化物半導体単結晶層の結晶性に優れた窒化物半導体基板およびその製造方法を提供する。
【解決手段】Ｓｉ（１１１）基板１上に、ＴｉおよびＶのいずれか１種以上からなる金属膜を形成する工程と、前記金属膜を窒化して、ＴｉＮ、ＶＮおよび両者の化合物のいずれか１種以上からなる窒化物中間層２を形成する工程と、前記窒化物中間層上に、ＧａＮ（０００１）、ＡｌＮ（０００１）およびＩｎＮ（０００１）のうちの少なくともいずれか１種以上からなる窒化物半導体単結晶層３を形成する工程とを経て、窒化物半導体基板を作製する。 （もっと読む）

半導体構造または半導体デバイスを製造する方法は、ある温度で半導体材料の層をもう１つの材料にボンディングすること、および半導体材料の層の温度をその後で変化させることを含む。もう１つの材料を、ある熱膨張係数を示すように選択することができ、半導体材料の層の温度が変化するときに、制御した格子定数および／または選択した格子定数が半導体材料の層に与えられるまたはその中に保持される。ある実施形態では、半導体材料の層は、例えば、窒化インジウムガリウムなどのＩＩＩ−Ｖ型半導体材料を含むことができる。新規な中間構造が、かかる方法の間に形成される。エンジニアド基板は、高温で前に得た半導体材料の層の平均格子定数に近い室温における平均格子定数を有する半導体材料の層を含む。
（もっと読む）

【課題】 歪み材料層を緩和する方法を提供する。
【解決手段】 歪み材料層と、歪み材料層の第１の面上に形成された低粘度層とを準備するステップと、該第１の面と反対側の該歪み材料層の第２の面の少なくとも一部分上に硬化層を形成し、それによって多層スタックを形成するステップと、該多層スタックを加熱処理し、それによって該歪み材料層を少なくとも部分的に緩和させるステップと、を含む。 （もっと読む）

本発明は、ターゲット基板上に少なくとも部分的に弛緩された歪み物質を形成するための方法において、中間基板上の歪み物質層からアイランドを形成し、第１の熱処理により前記歪み物質アイランドを少なくとも部分的に弛緩し、前記少なくとも部分的に弛緩された歪み物質アイランドを前記ターゲット基板へと転写する、という順次行われるステップを含む方法に関する。 （もっと読む）

【課題】ＭＩＳトランジスタを備える半導体装置の性能を向上させる。
【解決手段】シリコン基板１の主面ｓ１上のうち、ｎＭＩＳ領域ＲｎにｎＭＩＳ用ゲート電極ＧＥｎを形成し、ｐＭＩＳ領域ＲｐにｐＭＩＳ用ゲート電極ＧＥｐを形成し、それらの側方下部に、それぞれ、ｎ型ソース・ドレイン領域ｓｄｎおよびｐ型ソース・ドレイン領域ｓｄｐを形成する。続いて、シリコン基板１の主面ｓ１と両ゲート電極ＧＥｎ，ＧＥｐとを覆うようにして、引張応力を持つ第１応力膜Ｎ１ａを形成する。その後、ｐＭＩＳ領域Ｒｐの第１応力膜Ｎ１ａにイオン注入３００を施すことで応力を緩和させる。その後、熱処理を施すことで両ゲート電極ＧＥｎ，ＧＥｐを結晶化してから、第１応力膜Ｎ１ａを除去する。両ゲート電極ＧＥｎ，ＧＥｐを結晶化する工程では、第１応力膜Ｎ１ａの引張応力をｎＭＩＳ用ゲート電極ＧＥｎに記憶させる。 （もっと読む）

【課題】ガラス基板などの低価で且つ用意し易い基板上に高品質のｐｎ接合を形成することができ、ｐｎ接合を大面積化することができるマイクロヒーターアレイ及びｐｎ接合の形成方法を提供する。
【解決手段】本発明による一実施の形態によるマイクロヒーターアレイは、基板上に互いに交差して設けられる、または互いに並設される第１及び第２マイクロヒーターを含む。また、一実施の形態によるｐｎ接合の形成方法は、上記マイクロヒーターアレイに電圧を印加し第１及び第２加熱部からの発熱を利用して第１及び第２加熱部の間にｐｎ接合を形成する。このようにマイクロヒーターを利用してｐｎ接合を形成する場合、ガラス基板上の大面積にわたって高品質のｐｎ接合を形成することができる。 （もっと読む）

【課題】格子定数が異なる複数種類の半導体素子を同一の基板上に混載することが可能な半導体装置とその製造方法。
【解決手段】少なくとも第１、第２のＳｉ_1-ｘＧｅ_ｘ（０≦ｘ≦１）層１４ａ，１４ｂ，１４ｃが絶縁膜１３上に形成されている。第１、第２のＳｉ_1-ｘＧｅ_ｘ（０≦ｘ≦１）層上に対応して少なくとも第１、第２の材料層１５，１６，１７が形成されている。第１、第２のＳｉ_1-ｘＧｅ_ｘ（０≦ｘ≦１）層層１４ａ，１４ｂ，１４ｃの格子定数はその上の第１、第２の材料層１５，１６，１７の格子定数に整合されている。 （もっと読む）

【課題】キャリア密度の高い化合物半導体膜を製造する方法を提供する。
【解決手段】第１及び第２のドーパント１７ａ、１９ａと、III族窒化物半導体４７の構成元素の原料とを供給して第1半導体層４７ｂを形成する工程Ｓ１０３と、第２半導体層４７ａを形成する工程Ｓ１０１と、第１半導体層４７ｂと、第２半導体層４７ａの形成を繰り返す工程Ｓ１０７とを備え、第２のドーパント１９ａは、第１のドーパント１７ａと同一の導電型のドーパントとして働き、第２半導体層４７ａは、アンドープ層、又は、低ドープ層であり、低ドープ層は、第１及び第２のドーパント１７ａ、１９ａが第１半導体層４７ｂにおける濃度よりも低濃度にドープされ、第１半導体層４７ｂにおいて置換される構成元素の原子半径は、第１のドーパント１７ａの原子半径よりも大きく、第２のドーパント１９ａの原子半径よりも小さいことを特徴とする。 （もっと読む）

【課題】複数の窒化物半導体層を含む発光素子構造を成長させるために望ましい窒化物半導体厚膜基板を提供し、ひいてはその基板を用いて優れた特性を有する窒化物半導体発光装置を提供する。
【解決手段】複数の窒化物半導体層を含む発光素子構造を成長させるための窒化物半導体厚膜基板であって、基板は対向する第１と第２の主面を有し、基板の第１主面は３×１０¹⁸ｃｍ^-3以上１×１０¹⁹ｃｍ^-3以下の高不純物濃度の第１の層領域で形成されており、基板は３×１０¹⁸ｃｍ^-3以下１×１０¹⁷ｃｍ^-3以上でかつ第１層領域より低い低不純物濃度の第２の層領域をも少なくとも含み、基板の第１主面はその上に前記発光素子構造を成長させるための面であり、発光素子構造の形成後に第１主面の側で部分的に露出される基板の領域が電極を形成するための領域として使用されることを特徴とする。 （もっと読む）

【課題】放熱性が極めて良好で、かつ、結晶性が良好なＧａＮ系材料を用いたデバイス、および、その製造方法を提供する。
【解決手段】窒化物半導体装置の製造方法であって、シリコン基板６０の表面にダイヤモンド層６１を気相成長させるステップと、ダイヤモンド層６１の表面にＳＯＩ基板６２を圧着するステップと、ＳＯＩ基板６２を薄層化する薄層化ステップと、薄層化されたＳＯＩ基板６２上に、ＧａＮ層をエピタキシャル成長させるステップと、シリコン基板６０を除去するステップと、シリコン基板６０より熱伝導率の大きい材料をダイヤモンド層６１の裏面に圧着するステップとを含み、ＳＯＩ基板６２は、最表面層６２１とシリコン酸化層６２２とを有し、前記薄層化ステップにおいて、選択的にシリコン酸化層６２２までを除去し最表面層６２１のみを残してＳＯＩ基板６２を薄層化する。 （もっと読む）

【課題】キャリア密度を向上可能な、半導体膜を製造する方法を提供することを目的とする。
【解決手段】２種以上の同極のドーパントを添加しながら分子線エピタキシ装置１３を用いて半導体膜１５を基板１１上に成長する。分子線エピタキシ装置１３において、Ｇａセル、Ｍｇセル、ＢｅセルおよびＲＦ−Ｎラジカルガンのシャッタを開き、半導体膜１５としてＧａＮ膜を基板１１上に成長する。ＧａＮ膜は、ｐ型ドーパントＭｇおよびＢｅを含む。Ｂｅドーパントは半導体の構成元素のうちのＧａと置換され、Ｇａ元素の原子半径Ｒ２１は、Ｂｅドーパント１７ａの原子半径Ｒ１７よりも大きいと共に、Ｍｇドーパント１９ａの原子半径Ｒ１９よりも小さいので、ＧａＮホスト半導体において局所歪みの影響を低減可能である。 （もっと読む）

【課題】大型で高品質なＡｌＮ結晶基板を製造することができるＡｌＮ結晶基板の製造方法、大型で高品質なＡｌＮ結晶を成長させることができるＡｌＮ結晶の成長方法およびその成長方法により成長したＡｌＮ結晶からなるＡｌＮ結晶基板を提供する。
【解決手段】異種基板１上に異種基板１の口径ｒに対して０．４ｒ以上の厚さにＡｌＮ結晶２を昇華法により成長させる工程と、異種基板１から２００μｍ以上離れたＡｌＮ結晶２の領域からＡｌＮ結晶基板３を形成する工程と、を含む、ＡｌＮ結晶基板３の製造方法である。また、その製造方法により製造されたＡｌＮ結晶基板３上にＡｌＮ結晶２を昇華法により成長させるＡｌＮ結晶２の成長方法とその成長方法より成長したＡｌＮ結晶２からなるＡｌＮ結晶基板３である。 （もっと読む）

【課題】特定の結晶面を備えていて高品質で表面が均一な窒化物半導体結晶を製造すること。
【解決手段】表面に少なくともＣ面を備え、かつ、該Ｃ面と直接隣接する面がＭ面でもＡ面でもないことを特徴とする六方晶系の種結晶を用いて結晶成長することにより窒化物半導体結晶を製造する。 （もっと読む）