半導体デバイス形成方法
基板ウェーハの裏側及び縁部断面をシールするためのシステム及び方法である。第１の方法の実施例によれば、第１導電型のシリコンウェーハにアクセスする。第１導電型のエピタキシャル層をシリコンウェーハの前面上で成長する。エピタキシャル層をインプラントし、逆の導電型の領域を形成する。成長及びインプラントを繰り返し、逆の導電型の垂直カラムを形成する。ウェーハに更にインプラントを行い、垂直カラムと垂直方向で整合した逆の導電型の領域を形成する。
【発明の詳細な説明】
【技術分野】
【０００１】
本願は、２００９年９月３日にルー等が出願した「基板ウェーハの裏側及び縁部断面をシールするためのシステム及び方法」という表題の米国仮特許出願第６１／２３９，７２９号（代理人の事件番号：ＶＩＳＨ−８７８１．ＰＲＯ）の優先権を主張するものである。出典を明示することにより、この出願に開示された全ての内容は本明細書の開示の一部とされる。
【０００２】
本発明の実施例は、半導体の設計及び製造の分野に関し、更に詳細には、基板ウェーハの裏側及び縁部断面をシールするためのシステム及び方法に関する。
【背景技術】
【０００３】
エピタキシーは、例えば単結晶シリコンを単結晶基板上で成長する、又は基板上に付着するプロセスである。例示のプロセスには、化学気相成長法（ＣＶＤ）が含まれ、この方法では、水素キャリアガス中の四塩化シリコン（ＳｉＣｌ４）、三塩化シラン（ＳｉＨＣｌ３）、二塩化シラン（ＳｉＨ２Ｃｌ２）、及び／又はシラン（ＳｉＨ２）等の気相のシリコン源を、例えば約７００℃乃至１２００℃の高温でシリコン基板上に通し、エピタキシャル成長プロセスを行う。エピタキシャルプロセスは、非シリコン材料の成長も行うということは理解されよう。
【０００４】
エピタキシーは、半導体の成長における重要なプロセスであり、多くの場合、シリコンウェーハを加工して半導体デバイスにする前にシリコンウェーハの研磨した平らな表面上にプレドープシリコンの層を成長するのに使用される。エピタキシーは、コンピュータの電源、ペースメーカー、自動販売機の制御装置、自動車用コンピュータ、等のパワー半導体デバイスの製造で一般的に使用されている。
【０００５】
図１Ａ（従来技術）は、「オートドーピング」として知られている、エピタキシャル成長の一つの周知の有害な副作用を示す。オートドーピングは、基板１１０から発生したドーパントがエピタキシャル層に入り込み、エピタキシャル層のドーピングプロファイルを有害に変化するプロセスである。ドーパントの移動は、例えばプロセスガス中への遊離を含む、基板からエピタキシャル層までの様々な経路をとる。一般的には、オートドーピングは、例えば、エピタキシャル層の降伏電流の低下を含む多くの有害作用をもたらす。更に、オートドーピングプロセスは、一般的には、制御も予測もできない。かくして、オートドーピングは多くの有害な効果をもたらす。
【０００６】
ウェーハの裏側に随意の酸化物シール１２５を形成してもよい。酸化物シール１２５は、一般的には、、オートドーピングを減少しようとするものである。しかしながら、酸化物シール１２５は、多数のエピタキシャル層成長プロセス間の多数のクリーニングプロセス中に腐蝕し、「ピンホール」欠陥が生じる場合がある。酸化物シール１２５がこのように腐蝕すると、酸化物シール１２５はオートドーピングを防ぐことができない。
【０００７】
ウェーハの裏側で望ましからぬエピタキシャル成長が生じた場合、エピタキシャルプロセスに追加の問題点が生じる。図面１Ｂ（従来技術）は、プロセスガスに露呈されることによってウェーハ１１０／酸化物シール１２５の裏側即ち反対側に形成された不規則なシリコンの「瘤」即ちノジュール１３０を示す。このようなノジュールが形成される主な場所は酸化物シール１２５のピンホール欠陥であるが、このようなノジュールは、酸化物シール１２５がない場所を含むこの他の位置にも形成される。このような瘤は、代表的には、均等ではない。例えば、このような偶然の裏側のエピタキシャル成長は統一的で滑らかな層を形成せず、複数の不規則な瘤を形成する。このようなノジュールによりウェーハの裏側が不均等になり、続いて行われる半導体加工工程の邪魔になる。これは、これらのノジュールのため、ウェーハを加工機械と正確に整合することができないためである。例えば、図面１Ｂに示すように、ノジュール１３０のためウェーハ１１０を平らに置くことはできない。
【０００８】
オートドーピング及び不時の裏側のエピタキシャル成長の両方を低減するための、これらの効果を受け入れることを含む多くのシステム及び方法があるが、こうした従来技術の方法は、全ての環境で受け入れられるものではない。更に、多数のエピタキシャル層を使用することは周知である。このような場合には、多数のエピタキシャル成長プロセスによるオートドーピング及び／又は裏側ノジュールの蓄積により、従来の低減技術は何の役にも立たず、即ち満足のいくものではなかった。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】米国仮特許出願第６１／２３９，７２９号
【発明の概要】
【発明が解決しようとする課題】
【００１０】
概括的に述べると、本明細書中、基板ウェーハの裏側及び縁部断面をシールするためのシステム及び方法を開示する。基板ウェーハの裏側及び縁部断面をシールするためのシステム及び方法が望ましい。更に、有害な副作用を蓄積することなく、多数のエピタキシャル層を形成するシステム及び方法が望ましい。更に、垂直トレンチ及び／又は垂直ドープカラムを持つ多数のエピタキシャル層を形成するシステム及び方法が望ましい。更に、基板ウェーハの裏側及び縁部断面をシールするための、従来のウェーハ加工システムと互換性があり且つ補完的なシステム及び方法が望ましい。本発明による実施例は、こうした必要を満たすものである。
【課題を解決するための手段】
【００１１】
基板ウェーハの裏側及び縁部断面をシールするためのシステム及び方法を開示する。第１の方法の実施例によれば、第１導電型のシリコンウェーハにアクセスする。第１導電型のエピタキシャル層をシリコンウェーハの前面上で成長する。エピタキシャル層をインプラントし、逆の導電型の領域を形成する。成長及びインプラントを繰り返し、逆の導電型の垂直カラムを形成する。ウェーハに更にインプラントを行い、垂直カラムと垂直方向で整合した逆の導電型の領域を形成する。
【００１２】
第２の方法の実施例によれば、シリコン酸化物層を前記シリコンウェーハの全ての表面及び縁部に付着する。シリコン酸化物をシリコンウェーハの前面から除去する。ポリシリコン層をシリコンウェーハの裏面にシリコン酸化物に重ねて付着する。エピタキシャルシリコン層をシリコンウェーハの前側上で成長する。エピタキシャルシリコン層のオートドーピングを、シリコン酸化物層がないウェーハ上でのエピタキシャルシリコンの成長中に生じるオートドーピングよりも減少する。
【００１３】
本発明の別の実施例によれば、半導体デバイスは、バルクシリコンを含むシリコン基板と、基板の前側に付着した複数の積み重ねられたエピタキシャルシリコン層とを含む。複数のエピタキシャルシリコン層の各々は、集合して、半導体デバイスに垂直ドープカラムを形成するドープ領域を含む。
【図面の簡単な説明】
【００１４】
【図１Ａ】図１Ａ（従来技術）は、「オートドーピング」として周知のエピタキシャル成長の一つの有害な副作用を示す図である。
【図１Ｂ】図１Ｂは、（従来技術）は、プロセスガスに露呈されることによりウェーハの裏側又は反対側に形成される不規則なシリコンの「瘤」即ちノジュールを示す図である。
【図２】図２Ａ、図２Ｂ、及び図２Ｃは、オートドーピング及び／又は裏側でのノジュールの成長を阻止するため、本発明の実施例によるウェーハ基板のシールプロセスを示す図である。
【図３Ａ】図３Ａは、本発明の実施例による、シールドウェーハ上でのエピタキシャル成長を示す図である。
【図３Ｂ】図３Ｂは、本発明の実施例による、エピタキシャル層の前面／上面上での不均等な、例えばエピタキシャル層の選択的エピタキシャル成長を示す図である。
【図３Ｃ】図３Ｃは、本発明の実施例による、複数のエピタキシャル層の繰り返しドーピングを示す図である。
【図４】図４は、本発明の実施例により、更に加工を行った後の最終的な半導体ウェーハ基板を示す図である。
【発明を実施するための形態】
【００１５】
次に、添付図面を参照して本発明の様々な実施例を以下に詳細に説明する。本発明をこれらの実施例と関連して説明するが、これは、本発明をこれらの実施例に限定しようとするものではないということは理解されよう。それとは逆に、本発明は、添付の特許請求の範囲に定義された本発明の精神及び範囲に含まれる変形、変更、及び等価物を含もうとするものである。更に、本発明の以下の詳細な説明において、本発明の完全な理解を提供するため、多くの特定の詳細が記載されている。しかしながら、本発明は、これらの特定の詳細なしで実施してもよいということは当業者には理解されよう。その他の点に関し、周知の方法、手順、構成要素、及び回路は詳細には説明していない。これは、本発明の態様を不必要に不明瞭にしないようにするためである。
【００１６】
図２Ａ乃至図２Ｃは、オートドーピング及び／又は裏面ノジュール成長が生じないようにする、本発明の実施例によるウェーハ基板のシールプロセスを示す。図２Ａでは、シリコン基板２１０は、厚さが約８００Å乃至１２００Å、例えば約１０００Åのシリコン酸化物２２０によって均等にコーティングされている。アイテム２１０は、更に、一実施例では、酸化物シール、例えば図１Ａの酸化物シール１２５をその裏面に備えている。例えば、シリコン酸化物２２０は、ウェーハ２１０の前面、裏面、及び縁部に付着している。
【００１７】
図２Ｂでは、シリコン酸化物コーティング２２０の上部分、例えばウェーハ２１０の上部又は前面の上方のシリコン酸化物２２０の部分が、例えば研磨によって除去してある。ウェーハ２１０の上側の僅かな量が除去してあってもよいということは理解されよう。
【００１８】
図２Ｃではポリシリコン層２３０がウェーハ２１０の裏側にシリコン酸化物２２０に被せて付着してある。例えば、シリコン酸化物２２０はウェーハ２１０にぴったりと付着しており、ポリシリコン２３０はシリコン酸化物２２０にぴったりと付着している。ポリシリコン２３０の厚さは、約８０００Å乃至９０００Åであり、例えば約８５００Åである。ポリシリコン２３０の付着は、一実施例では、ウェーハの裏側だけに付着するように行われる。一つの適当なプロセスは、シールドウェーハ環境中での化学気相成長法によるシリコンカーバイドサセプタ上への付着である。
【００１９】
図２Ｂ及び図２Ｃに示すプロセス運転は、図示されたのと異なる順番で行われてもよいということは理解されよう。例えば、ポリシリコンをウェーハの全ての面に付着した後、本発明の実施例に従ってシリコン酸化物コーティング２２０の上部分の除去と関連して前側から除去してもよい。
【００２０】
本発明の実施例によれば、シリコン酸化物コーティング２２０は、エピタキシャル成長中にオートドーピングが生じないようにする。例えば、シリコン酸化物コーティング２２０は、ウェーハ２１０から、エピタキシャル層の形成に使用されるプロセスガス混合物にドーパントが移動しないようにする。更に、本発明の実施例によれば、ポリシリコン２３０は、ウェーハ２１０の裏側に不均等なノジュールが成長しないようにする。例えば、ポリシリコン２３０は、エピタキシャルシリコン成長に対して均等な核形成を提供する。かくして、この場合でもエピタキシャル材料がウェーハ２１０の裏側で成長するが、このような成長は、コーティングが施されていないウェーハの後側に直接的に形成される従来技術で生じる図１Ｂに示す有害な不均等なノジュールでなく、実質的に均等であり、例えば滑らかな層を形成する。
【００２１】
図３Ａは、本発明の実施例によるシールドウェーハ上でのエピタキシャル成長を示す。ウェーハ２１０は、底部及び縁部がシリコン酸化物２２０でコーティングされている。ウェーハ２１０の底部は、シリコン酸化物２２０の一部に被せて付着したポリシリコン２３０でコーティングされている。
【００２２】
エピタキシャル層３１０がウェーハ２１０の前面／上面で成長してある。随意であるが、エピタキシャル層３２０がエピタキシャル層３１０の上面で成長されている。エピタキシャル層３２０は、厚さ及びドーピング組成がエピタキシャル層３１０と異なるということは理解されよう。シリコン酸化物２２０のシール効果により、エピタキシャル成長プロセス中に有害なオートドーピングが生じず、エピタキシャル層３１０、３２０は、有利なことに、所望のドーピング特性を有する。
【００２３】
図３Ａは、更に、ウェーハ２１０の底側の実質的に均等なエピタキシー層３３０を示す。層３３０は、層３１０及び／又は３２０の成長中に形成される。層３３０は、例えば図１Ｂにノジュール１３０によって示すような不均等なシリコンノジュールの有害な取り扱い効果をウェーハ２１０に及ぼさない。
【００２４】
本発明の実施例によれば、ウェーハ２１０の前面／上面でのエピタキシャル成長は、均等である必要がない。図３Ｂは、本発明の実施例による、エピタキシャル層３１０の前面／上面上での不均等なエピタキシャル成長、例えばエピタキシャル層３２１の選択的エピタキシャル成長を示す。例えば、一領域でのエピタキシャル成長の欠如がトレンチ３２５を形成する。層３２１の形成は、選択的エピタキシャル成長を行うための様々な周知のプロセスにも適している。例えば、下側の領域、例えばエピタキシャル層３１０又は基板２１０の一領域を、トレンチ３２５の領域で、エピタキシャル成長前に例えば二酸化シリコン又はシリコンナイトライド等の誘電体フィルムでマスクしてもよい。
【００２５】
同様に、複数のエピタキシャル層が、層３１０及び３２０で示すように均等に、又は層３２１及び３２２で示すように不均等に成長してもよい。トレンチ３２５等の有利な結果即ち特徴を、こうした特徴を材料の除去によって形成するプロセスとは対照的に、材料の形成の欠如によって形成できる。各エピタキシャル層のドーパント濃度は、所望のドーピングプロファイルが形成されるように、異なっていてもよい。更に、様々な厚さ及び／又はドーピング特性を持つ多くのエピタキシャル層を成長でき、例えばトレンチ３２５等の特徴が所望の深さを備えていてもよいということは理解されよう。勿論、トレンチ３２５は、基板で、例えば基板２２０で終端してもよいし、又は例えば３１０、３２１、３２２等の複数のエピタキシャル層のうちの一つの内部で終端してもよい。
【００２６】
更に、本発明による実施例は、他のトレンチ形成方法、例えば材料を除去することによって基板内で終端するトレンチを例えば基板２２０内に形成する方法と組み合わせてもよい。
【００２７】
図３Ｃは、本発明の実施例による、複数のエピタキシャル層の繰り返しドーピングを示す。例えば、エピタキシャル層３４１を、層３２０によって示す（図３Ａ参照）のと同様の方法で成長する。層３４１の形成後、層３４１の一部、例えば領域３４５を周知のプロセスでドーピングする。次いで、エピタキシャル層３４２を層３４１上で成長し、層３４２の一部、例えば領域３４５を周知のプロセスでドーピングする。
【００２８】
例えば、基板２１０をｎ型ドーパントでドーピングした場合、エピタキシャル層３１０、３４１、３４２はｎ型エピタキシャル層であってもよい。領域３４５をｐ型ドーパントでドーピングしてもよい。この新規な方法では、所定のドーパント型、例えばｐ型ドーパントの垂直カラム即ちウェルが形成される。各層が個々に成長し、ドーピングがなされるため、層厚、ドーピング深さ、ドーピング濃度、ドーピング種等が各層の成長及びドーピングプロセスによって異なる。このようなカラム又はウェルは、他のドーピング方法、例えば表面の上方からの従来のウェルインプランテーション(well implantation) では得るのが困難であるか或いは不可能な特性、例えば深さ及び／又はドーピングレベル及び／又はドーピングプロファイルを備えているということは理解されるべきである。
【００２９】
図４は、本発明の実施例に従って更にプロセスを加えた後の最終的な半導体ウェーハ基板を示す。図４に示すように、ウェーハ２１０が所望の厚さを持つように、ウェーハ２１０の裏側の付着物、例えばエピタキシー３３０、ポリシリコン２３０、及びシリコン酸化物２２０の裏側部分を、例えば研削、又は裏側ラップ仕上げ、又は他の周知のプロセスによって除去してもよい。シリコン酸化物２２０の側部／縁部もまた、除去してもよい。しかしながら、ウェーハの縁部は、一般的には、最終的な半導体デバイスには使用されず、及びかくしてシリコン酸化物２２０のこうした縁部を除去する必要はないということは理解されるべきである。
【００３０】
図４は、更に、複数のエピタキシャル層、例えばエピタキシャル層３６０、３７０に隙間によって形成された随意の垂直トレンチ３２５を示す。更に、図４は、エピタキシャル材料層を成長した後、こうした層にドーピングを行うサイクルを繰り返すことによって形成された随意のドープカラム３４５を示す。
【００３１】
本発明による実施例は、多数のエピタキシャル層を使用する半導体デバイスの形成に適している。例えば、周知のトレンチ半導体、例えば金属−半導体酸化物−半導体電界効果トランジスタ（ＭＯＳＦＥＴ）で使用されているトレンチは、多数の、例えば２層乃至２０層の選択的に成長したエピタキシャル層から形成される。本発明による実施例は、このような多数のエピタキシャル成長の、従来技術で発生していたような多くの有害な効果をなくし、減少し、低減する。
【００３２】
本発明による実施例は、更に、シリコン基板上での非シリコン材料のエピタキシャル成長にも適している。非シリコン材料層には、例えば、ガリウムナイトライド（ＧａＮ）、シリコンカーバイド（ＳｉＣ）、サファイヤ、ゲルマニウム（Ｇｅ）、ガリウム砒素（ＧａＡｓ）、インジウムアンチモニド（ＩｎＳｂ）、鉛硫黄（ＰｂＳ）、鉛セレナイド（ＰｂＳｅ）、等が含まれる。このような非シリコン材料をシリコン基板上で成長するため、一般的には、先ず最初に一つ又はそれ以上のバッファ層をシリコン基板上部で成長し、シリコン基板と非シリコンエピタキシャル層との間にバッファを形成する。このようなバッファ層は、一般的には、シード添加、格子不整合、応力除去、亀裂がない等のシリコン基板と非シリコンエピタキシャル層との間の問題点を低減しようとするものである。例示のバッファ層は、アルミニウムナイトライド（ＡｌＮ）、パターンドサファイヤ、ハフニウムナイトライド（ＨｆＮ）、バリウムフルオライド（ＢａＦ２）、等で形成されている。
【００３３】
これらのバッファ層を成長し、非シリコン単晶エピタキシャル層の高品質の層を提供するため、一般的には、高温（８００℃乃至１２５０℃）でのプロセス運転が必要とされる。この高温範囲（８００℃乃至１２５０℃）において、シリコン基板は、一般的には、バッファ層の成長中、基板の裏側及び縁部からガス状のシリコン及び／又は砒素を放出する（図１Ａ参照）。こうした遊離したガスは、有害なことに、バッファ層に組み込まれ（オートドーピング）、低品質の汚染されたバッファ層が形成される。バッファ層が汚染されてしまうと、このような汚染されたバッファ層上に低品質のエピタキシャル層が付着する。
【００３４】
本発明による実施例は、バッファ層の成長中に基板の裏面及び縁部からのこのようなガスの放出を低減及び／又は阻止するためのシールを形成することである。この新規な方法において、高品質のバッファ層が得られ、有利なことにシリコン基板上で高品質の非シリコンエピタキシャル層を成長できる。
【００３５】
要するに、本発明の実施例は、基板ウェーハの裏側及び縁部断面をシールするためのシステム及び方法を提供する。更に、有害な副作用を重ねることなく、多数のエピタキシャル層を形成するシステム及び方法を提供する。更に、垂直トレンチ及び／又は垂直ドープカラムを持つ多数のエピタキシャル層を形成するシステム及び方法を提供する。更に、本発明による実施例は、基板ウェーハの裏側及び縁部断面をシールするための、従来のウェーハ加工システムと互換性があり且つ補完的なシステム及び方法を提供する。
【００３６】
かくして、本技術による実施例を説明した。本技術を特定の実施例で説明したが、本発明は、これらの実施例によって限定されるものと解釈されるべきではなく、添付の特許請求の範囲に従って解釈されるべきであるということは理解されるべきである。当業者には明らかであるが、好ましくは、本明細書中に説明した全てのエレメント、部品、及び工程が含まれる。これらのエレメント、部品、及び工程は、他のエレメント、部品、及び工程に代えてもよいし、なくしてもよいということは理解されるべきである。
【００３７】
要約すると、以上の記載は、少なくとも以下の広範な概念を開示したものである。
【００３８】
概念１
半導体形成方法において、
第１導電型のシリコンウェーハにアクセスする工程と、
前記第１導電型のエピタキシャル層を前記シリコンウェーハの前面上で成長する工程と、
前記エピタキシャル層をインプラントし、逆の導電型の領域を形成する工程と、
前記成長及びインプラントを繰り返し、前記逆の導電型の垂直カラムを形成する工程とを含む、方法。
【００３９】
概念２
概念１に記載の方法において、更に、
前記シリコンウェーハにインプラントを行い、前記垂直カラムと垂直方向で整合した前記逆の導電型の領域を形成する工程を含む、方法。
【００４０】
概念３
概念１に記載の方法において、更に、
シリコン酸化物層を前記シリコンウェーハの全ての表面に付着する工程を含む、方法。
【００４１】
概念４
概念３に記載の方法において、
前記シリコン酸化物を付着する前記工程は、前記成長工程の前に行われる、方法。
【００４２】
概念５
概念４に記載の方法において、更に、
前記シリコン酸化物を前記シリコンウェーハの前面から除去する工程を含む、方法。
【００４３】
概念６
概念５に記載の方法において、
前記除去工程は、前記成長工程の前に行われる、方法。
【００４４】
概念７
概念４に記載の方法において、更に、
ポリシリコン層を前記シリコンウェーハの裏面に前記シリコン酸化物に重ねて付着する工程を含む、方法。
【００４５】
概念８
概念７に記載の方法において、
前記ポリシリコン層を付着する前記工程は、前記成長工程前に行われる、方法。
【００４６】
概念９
概念１に記載の方法において、更に、
少なくとも６層の前記エピタキシャル層を成長する工程を含む、方法。
【００４７】
概念１０
シリコンウェーハ上にエピタキシャルシリコンを成長する方法において、
前記シリコンウェーハの全ての表面及び縁部にシリコン酸化物層を付着する工程と、
前記シリコンウェーハの前面から前記シリコン酸化物を除去する工程と、
ポリシリコン層を前記シリコンウェーハの裏面に前記シリコン酸化物に重ねて付着する工程と、
前記シリコンウェーハの前記前側上でエピタキシャルシリコン層を成長する工程とを含む、方法。
【００４８】
概念１１
概念１０に記載の方法において、
前記エピタキシャルシリコン層のオートドーピングを、前記シリコン酸化物層がないウェーハ上でのエピタキシャルシリコンの成長中のオートドーピングと比較して減少する、方法。
【００４９】
概念１２
概念１０に記載の方法において、更に、
前記エピタキシャルシリコン層上に別のエピタキシャルシリコン層を成長する工程を含む、方法。
【００５０】
概念１３
概念１２に記載の方法において、更に、
前記別のエピタキシャルシリコン層の成長前に前記エピタキシャルシリコン層の一領域をドーピングする工程を含む、方法。
【００５１】
概念１４
概念１２に記載の方法において、
前記別のエピタキシャルシリコン層は、エピタキシャルシリコンがないことを特徴とする隙間を含む、方法。
【００５２】
概念１５
概念１０に記載の方法において、
前記ポリシリコン層上で成長する任意のエピタキシャルシリコンは、前記ポリシリコン層がないウェーハの裏側で成長したエピタキシャルシリコンよりも滑らかであることを特徴とする、方法。
【００５３】
概念１６
半導体デバイスにおいて、
バルクシリコンを含むシリコン基板と、
前記基板の前側に付着した複数の積み重ねられたエピタキシャルシリコン層とを含み、
前記複数のエピタキシャルシリコン層の各々が、集合して、前記半導体デバイスに垂直ドープカラムを形成するドープ領域を含む、半導体デバイス。
【００５４】
概念１７
概念１６に記載の半導体デバイスにおいて、
少なくとも６つの積み重ねられたエピタキシャル層を含む、半導体デバイス。
【００５５】
概念１８
概念１６に記載の半導体デバイスにおいて、
前記垂直ドープカラムは、表面インプランテーションにより得ることができる深さよりも大きい深さを持つことを特徴とする、半導体デバイス。
【００５６】
概念１９
シリコンウェーハにおいて、
バルクシリコンと、
前記バルクシリコンの少なくとも一つの平らな表面及び縁部上のシリコン酸化物コーティングと、
前記バルクシリコンの前記平らな表面上の前記シリコン酸化物コーティング上に配置されたポリシリコン層とを含む、シリコンウェーハ。
【００５７】
概念２１
方法において、
前記シリコンウェーハの全ての表面及び縁部にシリコン酸化物層を付着する工程と、
前記シリコンウェーハの前面から前記シリコン酸化物を除去する工程と、
前記シリコンウェーハの裏面に前記シリコン酸化物に重ねてポリシリコン層を付着する工程と、
前記シリコンウェーハの前記前面にバッファ層を付着する工程と、
非シリコンエピタキシー層を前記シリコンウェーハの前側の前記バッファ層上で成長する工程とを含む、方法。
【符号の説明】
【００５８】
１３０ ノジュール
１２５ 酸化物シール
２１０ シリコン基板
２２０ シリコン酸化物
２３０ ポリシリコン層
３１０ エピタキシャル層
３２０ エピタキシャル層
３２５ トレンチ
３３０ エピタキシー層
【技術分野】
【０００１】
本願は、２００９年９月３日にルー等が出願した「基板ウェーハの裏側及び縁部断面をシールするためのシステム及び方法」という表題の米国仮特許出願第６１／２３９，７２９号（代理人の事件番号：ＶＩＳＨ−８７８１．ＰＲＯ）の優先権を主張するものである。出典を明示することにより、この出願に開示された全ての内容は本明細書の開示の一部とされる。
【０００２】
本発明の実施例は、半導体の設計及び製造の分野に関し、更に詳細には、基板ウェーハの裏側及び縁部断面をシールするためのシステム及び方法に関する。
【背景技術】
【０００３】
エピタキシーは、例えば単結晶シリコンを単結晶基板上で成長する、又は基板上に付着するプロセスである。例示のプロセスには、化学気相成長法（ＣＶＤ）が含まれ、この方法では、水素キャリアガス中の四塩化シリコン（ＳｉＣｌ４）、三塩化シラン（ＳｉＨＣｌ３）、二塩化シラン（ＳｉＨ２Ｃｌ２）、及び／又はシラン（ＳｉＨ２）等の気相のシリコン源を、例えば約７００℃乃至１２００℃の高温でシリコン基板上に通し、エピタキシャル成長プロセスを行う。エピタキシャルプロセスは、非シリコン材料の成長も行うということは理解されよう。
【０００４】
エピタキシーは、半導体の成長における重要なプロセスであり、多くの場合、シリコンウェーハを加工して半導体デバイスにする前にシリコンウェーハの研磨した平らな表面上にプレドープシリコンの層を成長するのに使用される。エピタキシーは、コンピュータの電源、ペースメーカー、自動販売機の制御装置、自動車用コンピュータ、等のパワー半導体デバイスの製造で一般的に使用されている。
【０００５】
図１Ａ（従来技術）は、「オートドーピング」として知られている、エピタキシャル成長の一つの周知の有害な副作用を示す。オートドーピングは、基板１１０から発生したドーパントがエピタキシャル層に入り込み、エピタキシャル層のドーピングプロファイルを有害に変化するプロセスである。ドーパントの移動は、例えばプロセスガス中への遊離を含む、基板からエピタキシャル層までの様々な経路をとる。一般的には、オートドーピングは、例えば、エピタキシャル層の降伏電流の低下を含む多くの有害作用をもたらす。更に、オートドーピングプロセスは、一般的には、制御も予測もできない。かくして、オートドーピングは多くの有害な効果をもたらす。
【０００６】
ウェーハの裏側に随意の酸化物シール１２５を形成してもよい。酸化物シール１２５は、一般的には、、オートドーピングを減少しようとするものである。しかしながら、酸化物シール１２５は、多数のエピタキシャル層成長プロセス間の多数のクリーニングプロセス中に腐蝕し、「ピンホール」欠陥が生じる場合がある。酸化物シール１２５がこのように腐蝕すると、酸化物シール１２５はオートドーピングを防ぐことができない。
【０００７】
ウェーハの裏側で望ましからぬエピタキシャル成長が生じた場合、エピタキシャルプロセスに追加の問題点が生じる。図面１Ｂ（従来技術）は、プロセスガスに露呈されることによってウェーハ１１０／酸化物シール１２５の裏側即ち反対側に形成された不規則なシリコンの「瘤」即ちノジュール１３０を示す。このようなノジュールが形成される主な場所は酸化物シール１２５のピンホール欠陥であるが、このようなノジュールは、酸化物シール１２５がない場所を含むこの他の位置にも形成される。このような瘤は、代表的には、均等ではない。例えば、このような偶然の裏側のエピタキシャル成長は統一的で滑らかな層を形成せず、複数の不規則な瘤を形成する。このようなノジュールによりウェーハの裏側が不均等になり、続いて行われる半導体加工工程の邪魔になる。これは、これらのノジュールのため、ウェーハを加工機械と正確に整合することができないためである。例えば、図面１Ｂに示すように、ノジュール１３０のためウェーハ１１０を平らに置くことはできない。
【０００８】
オートドーピング及び不時の裏側のエピタキシャル成長の両方を低減するための、これらの効果を受け入れることを含む多くのシステム及び方法があるが、こうした従来技術の方法は、全ての環境で受け入れられるものではない。更に、多数のエピタキシャル層を使用することは周知である。このような場合には、多数のエピタキシャル成長プロセスによるオートドーピング及び／又は裏側ノジュールの蓄積により、従来の低減技術は何の役にも立たず、即ち満足のいくものではなかった。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】米国仮特許出願第６１／２３９，７２９号
【発明の概要】
【発明が解決しようとする課題】
【００１０】
概括的に述べると、本明細書中、基板ウェーハの裏側及び縁部断面をシールするためのシステム及び方法を開示する。基板ウェーハの裏側及び縁部断面をシールするためのシステム及び方法が望ましい。更に、有害な副作用を蓄積することなく、多数のエピタキシャル層を形成するシステム及び方法が望ましい。更に、垂直トレンチ及び／又は垂直ドープカラムを持つ多数のエピタキシャル層を形成するシステム及び方法が望ましい。更に、基板ウェーハの裏側及び縁部断面をシールするための、従来のウェーハ加工システムと互換性があり且つ補完的なシステム及び方法が望ましい。本発明による実施例は、こうした必要を満たすものである。
【課題を解決するための手段】
【００１１】
基板ウェーハの裏側及び縁部断面をシールするためのシステム及び方法を開示する。第１の方法の実施例によれば、第１導電型のシリコンウェーハにアクセスする。第１導電型のエピタキシャル層をシリコンウェーハの前面上で成長する。エピタキシャル層をインプラントし、逆の導電型の領域を形成する。成長及びインプラントを繰り返し、逆の導電型の垂直カラムを形成する。ウェーハに更にインプラントを行い、垂直カラムと垂直方向で整合した逆の導電型の領域を形成する。
【００１２】
第２の方法の実施例によれば、シリコン酸化物層を前記シリコンウェーハの全ての表面及び縁部に付着する。シリコン酸化物をシリコンウェーハの前面から除去する。ポリシリコン層をシリコンウェーハの裏面にシリコン酸化物に重ねて付着する。エピタキシャルシリコン層をシリコンウェーハの前側上で成長する。エピタキシャルシリコン層のオートドーピングを、シリコン酸化物層がないウェーハ上でのエピタキシャルシリコンの成長中に生じるオートドーピングよりも減少する。
【００１３】
本発明の別の実施例によれば、半導体デバイスは、バルクシリコンを含むシリコン基板と、基板の前側に付着した複数の積み重ねられたエピタキシャルシリコン層とを含む。複数のエピタキシャルシリコン層の各々は、集合して、半導体デバイスに垂直ドープカラムを形成するドープ領域を含む。
【図面の簡単な説明】
【００１４】
【図１Ａ】図１Ａ（従来技術）は、「オートドーピング」として周知のエピタキシャル成長の一つの有害な副作用を示す図である。
【図１Ｂ】図１Ｂは、（従来技術）は、プロセスガスに露呈されることによりウェーハの裏側又は反対側に形成される不規則なシリコンの「瘤」即ちノジュールを示す図である。
【図２】図２Ａ、図２Ｂ、及び図２Ｃは、オートドーピング及び／又は裏側でのノジュールの成長を阻止するため、本発明の実施例によるウェーハ基板のシールプロセスを示す図である。
【図３Ａ】図３Ａは、本発明の実施例による、シールドウェーハ上でのエピタキシャル成長を示す図である。
【図３Ｂ】図３Ｂは、本発明の実施例による、エピタキシャル層の前面／上面上での不均等な、例えばエピタキシャル層の選択的エピタキシャル成長を示す図である。
【図３Ｃ】図３Ｃは、本発明の実施例による、複数のエピタキシャル層の繰り返しドーピングを示す図である。
【図４】図４は、本発明の実施例により、更に加工を行った後の最終的な半導体ウェーハ基板を示す図である。
【発明を実施するための形態】
【００１５】
次に、添付図面を参照して本発明の様々な実施例を以下に詳細に説明する。本発明をこれらの実施例と関連して説明するが、これは、本発明をこれらの実施例に限定しようとするものではないということは理解されよう。それとは逆に、本発明は、添付の特許請求の範囲に定義された本発明の精神及び範囲に含まれる変形、変更、及び等価物を含もうとするものである。更に、本発明の以下の詳細な説明において、本発明の完全な理解を提供するため、多くの特定の詳細が記載されている。しかしながら、本発明は、これらの特定の詳細なしで実施してもよいということは当業者には理解されよう。その他の点に関し、周知の方法、手順、構成要素、及び回路は詳細には説明していない。これは、本発明の態様を不必要に不明瞭にしないようにするためである。
【００１６】
図２Ａ乃至図２Ｃは、オートドーピング及び／又は裏面ノジュール成長が生じないようにする、本発明の実施例によるウェーハ基板のシールプロセスを示す。図２Ａでは、シリコン基板２１０は、厚さが約８００Å乃至１２００Å、例えば約１０００Åのシリコン酸化物２２０によって均等にコーティングされている。アイテム２１０は、更に、一実施例では、酸化物シール、例えば図１Ａの酸化物シール１２５をその裏面に備えている。例えば、シリコン酸化物２２０は、ウェーハ２１０の前面、裏面、及び縁部に付着している。
【００１７】
図２Ｂでは、シリコン酸化物コーティング２２０の上部分、例えばウェーハ２１０の上部又は前面の上方のシリコン酸化物２２０の部分が、例えば研磨によって除去してある。ウェーハ２１０の上側の僅かな量が除去してあってもよいということは理解されよう。
【００１８】
図２Ｃではポリシリコン層２３０がウェーハ２１０の裏側にシリコン酸化物２２０に被せて付着してある。例えば、シリコン酸化物２２０はウェーハ２１０にぴったりと付着しており、ポリシリコン２３０はシリコン酸化物２２０にぴったりと付着している。ポリシリコン２３０の厚さは、約８０００Å乃至９０００Åであり、例えば約８５００Åである。ポリシリコン２３０の付着は、一実施例では、ウェーハの裏側だけに付着するように行われる。一つの適当なプロセスは、シールドウェーハ環境中での化学気相成長法によるシリコンカーバイドサセプタ上への付着である。
【００１９】
図２Ｂ及び図２Ｃに示すプロセス運転は、図示されたのと異なる順番で行われてもよいということは理解されよう。例えば、ポリシリコンをウェーハの全ての面に付着した後、本発明の実施例に従ってシリコン酸化物コーティング２２０の上部分の除去と関連して前側から除去してもよい。
【００２０】
本発明の実施例によれば、シリコン酸化物コーティング２２０は、エピタキシャル成長中にオートドーピングが生じないようにする。例えば、シリコン酸化物コーティング２２０は、ウェーハ２１０から、エピタキシャル層の形成に使用されるプロセスガス混合物にドーパントが移動しないようにする。更に、本発明の実施例によれば、ポリシリコン２３０は、ウェーハ２１０の裏側に不均等なノジュールが成長しないようにする。例えば、ポリシリコン２３０は、エピタキシャルシリコン成長に対して均等な核形成を提供する。かくして、この場合でもエピタキシャル材料がウェーハ２１０の裏側で成長するが、このような成長は、コーティングが施されていないウェーハの後側に直接的に形成される従来技術で生じる図１Ｂに示す有害な不均等なノジュールでなく、実質的に均等であり、例えば滑らかな層を形成する。
【００２１】
図３Ａは、本発明の実施例によるシールドウェーハ上でのエピタキシャル成長を示す。ウェーハ２１０は、底部及び縁部がシリコン酸化物２２０でコーティングされている。ウェーハ２１０の底部は、シリコン酸化物２２０の一部に被せて付着したポリシリコン２３０でコーティングされている。
【００２２】
エピタキシャル層３１０がウェーハ２１０の前面／上面で成長してある。随意であるが、エピタキシャル層３２０がエピタキシャル層３１０の上面で成長されている。エピタキシャル層３２０は、厚さ及びドーピング組成がエピタキシャル層３１０と異なるということは理解されよう。シリコン酸化物２２０のシール効果により、エピタキシャル成長プロセス中に有害なオートドーピングが生じず、エピタキシャル層３１０、３２０は、有利なことに、所望のドーピング特性を有する。
【００２３】
図３Ａは、更に、ウェーハ２１０の底側の実質的に均等なエピタキシー層３３０を示す。層３３０は、層３１０及び／又は３２０の成長中に形成される。層３３０は、例えば図１Ｂにノジュール１３０によって示すような不均等なシリコンノジュールの有害な取り扱い効果をウェーハ２１０に及ぼさない。
【００２４】
本発明の実施例によれば、ウェーハ２１０の前面／上面でのエピタキシャル成長は、均等である必要がない。図３Ｂは、本発明の実施例による、エピタキシャル層３１０の前面／上面上での不均等なエピタキシャル成長、例えばエピタキシャル層３２１の選択的エピタキシャル成長を示す。例えば、一領域でのエピタキシャル成長の欠如がトレンチ３２５を形成する。層３２１の形成は、選択的エピタキシャル成長を行うための様々な周知のプロセスにも適している。例えば、下側の領域、例えばエピタキシャル層３１０又は基板２１０の一領域を、トレンチ３２５の領域で、エピタキシャル成長前に例えば二酸化シリコン又はシリコンナイトライド等の誘電体フィルムでマスクしてもよい。
【００２５】
同様に、複数のエピタキシャル層が、層３１０及び３２０で示すように均等に、又は層３２１及び３２２で示すように不均等に成長してもよい。トレンチ３２５等の有利な結果即ち特徴を、こうした特徴を材料の除去によって形成するプロセスとは対照的に、材料の形成の欠如によって形成できる。各エピタキシャル層のドーパント濃度は、所望のドーピングプロファイルが形成されるように、異なっていてもよい。更に、様々な厚さ及び／又はドーピング特性を持つ多くのエピタキシャル層を成長でき、例えばトレンチ３２５等の特徴が所望の深さを備えていてもよいということは理解されよう。勿論、トレンチ３２５は、基板で、例えば基板２２０で終端してもよいし、又は例えば３１０、３２１、３２２等の複数のエピタキシャル層のうちの一つの内部で終端してもよい。
【００２６】
更に、本発明による実施例は、他のトレンチ形成方法、例えば材料を除去することによって基板内で終端するトレンチを例えば基板２２０内に形成する方法と組み合わせてもよい。
【００２７】
図３Ｃは、本発明の実施例による、複数のエピタキシャル層の繰り返しドーピングを示す。例えば、エピタキシャル層３４１を、層３２０によって示す（図３Ａ参照）のと同様の方法で成長する。層３４１の形成後、層３４１の一部、例えば領域３４５を周知のプロセスでドーピングする。次いで、エピタキシャル層３４２を層３４１上で成長し、層３４２の一部、例えば領域３４５を周知のプロセスでドーピングする。
【００２８】
例えば、基板２１０をｎ型ドーパントでドーピングした場合、エピタキシャル層３１０、３４１、３４２はｎ型エピタキシャル層であってもよい。領域３４５をｐ型ドーパントでドーピングしてもよい。この新規な方法では、所定のドーパント型、例えばｐ型ドーパントの垂直カラム即ちウェルが形成される。各層が個々に成長し、ドーピングがなされるため、層厚、ドーピング深さ、ドーピング濃度、ドーピング種等が各層の成長及びドーピングプロセスによって異なる。このようなカラム又はウェルは、他のドーピング方法、例えば表面の上方からの従来のウェルインプランテーション(well implantation) では得るのが困難であるか或いは不可能な特性、例えば深さ及び／又はドーピングレベル及び／又はドーピングプロファイルを備えているということは理解されるべきである。
【００２９】
図４は、本発明の実施例に従って更にプロセスを加えた後の最終的な半導体ウェーハ基板を示す。図４に示すように、ウェーハ２１０が所望の厚さを持つように、ウェーハ２１０の裏側の付着物、例えばエピタキシー３３０、ポリシリコン２３０、及びシリコン酸化物２２０の裏側部分を、例えば研削、又は裏側ラップ仕上げ、又は他の周知のプロセスによって除去してもよい。シリコン酸化物２２０の側部／縁部もまた、除去してもよい。しかしながら、ウェーハの縁部は、一般的には、最終的な半導体デバイスには使用されず、及びかくしてシリコン酸化物２２０のこうした縁部を除去する必要はないということは理解されるべきである。
【００３０】
図４は、更に、複数のエピタキシャル層、例えばエピタキシャル層３６０、３７０に隙間によって形成された随意の垂直トレンチ３２５を示す。更に、図４は、エピタキシャル材料層を成長した後、こうした層にドーピングを行うサイクルを繰り返すことによって形成された随意のドープカラム３４５を示す。
【００３１】
本発明による実施例は、多数のエピタキシャル層を使用する半導体デバイスの形成に適している。例えば、周知のトレンチ半導体、例えば金属−半導体酸化物−半導体電界効果トランジスタ（ＭＯＳＦＥＴ）で使用されているトレンチは、多数の、例えば２層乃至２０層の選択的に成長したエピタキシャル層から形成される。本発明による実施例は、このような多数のエピタキシャル成長の、従来技術で発生していたような多くの有害な効果をなくし、減少し、低減する。
【００３２】
本発明による実施例は、更に、シリコン基板上での非シリコン材料のエピタキシャル成長にも適している。非シリコン材料層には、例えば、ガリウムナイトライド（ＧａＮ）、シリコンカーバイド（ＳｉＣ）、サファイヤ、ゲルマニウム（Ｇｅ）、ガリウム砒素（ＧａＡｓ）、インジウムアンチモニド（ＩｎＳｂ）、鉛硫黄（ＰｂＳ）、鉛セレナイド（ＰｂＳｅ）、等が含まれる。このような非シリコン材料をシリコン基板上で成長するため、一般的には、先ず最初に一つ又はそれ以上のバッファ層をシリコン基板上部で成長し、シリコン基板と非シリコンエピタキシャル層との間にバッファを形成する。このようなバッファ層は、一般的には、シード添加、格子不整合、応力除去、亀裂がない等のシリコン基板と非シリコンエピタキシャル層との間の問題点を低減しようとするものである。例示のバッファ層は、アルミニウムナイトライド（ＡｌＮ）、パターンドサファイヤ、ハフニウムナイトライド（ＨｆＮ）、バリウムフルオライド（ＢａＦ２）、等で形成されている。
【００３３】
これらのバッファ層を成長し、非シリコン単晶エピタキシャル層の高品質の層を提供するため、一般的には、高温（８００℃乃至１２５０℃）でのプロセス運転が必要とされる。この高温範囲（８００℃乃至１２５０℃）において、シリコン基板は、一般的には、バッファ層の成長中、基板の裏側及び縁部からガス状のシリコン及び／又は砒素を放出する（図１Ａ参照）。こうした遊離したガスは、有害なことに、バッファ層に組み込まれ（オートドーピング）、低品質の汚染されたバッファ層が形成される。バッファ層が汚染されてしまうと、このような汚染されたバッファ層上に低品質のエピタキシャル層が付着する。
【００３４】
本発明による実施例は、バッファ層の成長中に基板の裏面及び縁部からのこのようなガスの放出を低減及び／又は阻止するためのシールを形成することである。この新規な方法において、高品質のバッファ層が得られ、有利なことにシリコン基板上で高品質の非シリコンエピタキシャル層を成長できる。
【００３５】
要するに、本発明の実施例は、基板ウェーハの裏側及び縁部断面をシールするためのシステム及び方法を提供する。更に、有害な副作用を重ねることなく、多数のエピタキシャル層を形成するシステム及び方法を提供する。更に、垂直トレンチ及び／又は垂直ドープカラムを持つ多数のエピタキシャル層を形成するシステム及び方法を提供する。更に、本発明による実施例は、基板ウェーハの裏側及び縁部断面をシールするための、従来のウェーハ加工システムと互換性があり且つ補完的なシステム及び方法を提供する。
【００３６】
かくして、本技術による実施例を説明した。本技術を特定の実施例で説明したが、本発明は、これらの実施例によって限定されるものと解釈されるべきではなく、添付の特許請求の範囲に従って解釈されるべきであるということは理解されるべきである。当業者には明らかであるが、好ましくは、本明細書中に説明した全てのエレメント、部品、及び工程が含まれる。これらのエレメント、部品、及び工程は、他のエレメント、部品、及び工程に代えてもよいし、なくしてもよいということは理解されるべきである。
【００３７】
要約すると、以上の記載は、少なくとも以下の広範な概念を開示したものである。
【００３８】
概念１
半導体形成方法において、
第１導電型のシリコンウェーハにアクセスする工程と、
前記第１導電型のエピタキシャル層を前記シリコンウェーハの前面上で成長する工程と、
前記エピタキシャル層をインプラントし、逆の導電型の領域を形成する工程と、
前記成長及びインプラントを繰り返し、前記逆の導電型の垂直カラムを形成する工程とを含む、方法。
【００３９】
概念２
概念１に記載の方法において、更に、
前記シリコンウェーハにインプラントを行い、前記垂直カラムと垂直方向で整合した前記逆の導電型の領域を形成する工程を含む、方法。
【００４０】
概念３
概念１に記載の方法において、更に、
シリコン酸化物層を前記シリコンウェーハの全ての表面に付着する工程を含む、方法。
【００４１】
概念４
概念３に記載の方法において、
前記シリコン酸化物を付着する前記工程は、前記成長工程の前に行われる、方法。
【００４２】
概念５
概念４に記載の方法において、更に、
前記シリコン酸化物を前記シリコンウェーハの前面から除去する工程を含む、方法。
【００４３】
概念６
概念５に記載の方法において、
前記除去工程は、前記成長工程の前に行われる、方法。
【００４４】
概念７
概念４に記載の方法において、更に、
ポリシリコン層を前記シリコンウェーハの裏面に前記シリコン酸化物に重ねて付着する工程を含む、方法。
【００４５】
概念８
概念７に記載の方法において、
前記ポリシリコン層を付着する前記工程は、前記成長工程前に行われる、方法。
【００４６】
概念９
概念１に記載の方法において、更に、
少なくとも６層の前記エピタキシャル層を成長する工程を含む、方法。
【００４７】
概念１０
シリコンウェーハ上にエピタキシャルシリコンを成長する方法において、
前記シリコンウェーハの全ての表面及び縁部にシリコン酸化物層を付着する工程と、
前記シリコンウェーハの前面から前記シリコン酸化物を除去する工程と、
ポリシリコン層を前記シリコンウェーハの裏面に前記シリコン酸化物に重ねて付着する工程と、
前記シリコンウェーハの前記前側上でエピタキシャルシリコン層を成長する工程とを含む、方法。
【００４８】
概念１１
概念１０に記載の方法において、
前記エピタキシャルシリコン層のオートドーピングを、前記シリコン酸化物層がないウェーハ上でのエピタキシャルシリコンの成長中のオートドーピングと比較して減少する、方法。
【００４９】
概念１２
概念１０に記載の方法において、更に、
前記エピタキシャルシリコン層上に別のエピタキシャルシリコン層を成長する工程を含む、方法。
【００５０】
概念１３
概念１２に記載の方法において、更に、
前記別のエピタキシャルシリコン層の成長前に前記エピタキシャルシリコン層の一領域をドーピングする工程を含む、方法。
【００５１】
概念１４
概念１２に記載の方法において、
前記別のエピタキシャルシリコン層は、エピタキシャルシリコンがないことを特徴とする隙間を含む、方法。
【００５２】
概念１５
概念１０に記載の方法において、
前記ポリシリコン層上で成長する任意のエピタキシャルシリコンは、前記ポリシリコン層がないウェーハの裏側で成長したエピタキシャルシリコンよりも滑らかであることを特徴とする、方法。
【００５３】
概念１６
半導体デバイスにおいて、
バルクシリコンを含むシリコン基板と、
前記基板の前側に付着した複数の積み重ねられたエピタキシャルシリコン層とを含み、
前記複数のエピタキシャルシリコン層の各々が、集合して、前記半導体デバイスに垂直ドープカラムを形成するドープ領域を含む、半導体デバイス。
【００５４】
概念１７
概念１６に記載の半導体デバイスにおいて、
少なくとも６つの積み重ねられたエピタキシャル層を含む、半導体デバイス。
【００５５】
概念１８
概念１６に記載の半導体デバイスにおいて、
前記垂直ドープカラムは、表面インプランテーションにより得ることができる深さよりも大きい深さを持つことを特徴とする、半導体デバイス。
【００５６】
概念１９
シリコンウェーハにおいて、
バルクシリコンと、
前記バルクシリコンの少なくとも一つの平らな表面及び縁部上のシリコン酸化物コーティングと、
前記バルクシリコンの前記平らな表面上の前記シリコン酸化物コーティング上に配置されたポリシリコン層とを含む、シリコンウェーハ。
【００５７】
概念２１
方法において、
前記シリコンウェーハの全ての表面及び縁部にシリコン酸化物層を付着する工程と、
前記シリコンウェーハの前面から前記シリコン酸化物を除去する工程と、
前記シリコンウェーハの裏面に前記シリコン酸化物に重ねてポリシリコン層を付着する工程と、
前記シリコンウェーハの前記前面にバッファ層を付着する工程と、
非シリコンエピタキシー層を前記シリコンウェーハの前側の前記バッファ層上で成長する工程とを含む、方法。
【符号の説明】
【００５８】
１３０ ノジュール
１２５ 酸化物シール
２１０ シリコン基板
２２０ シリコン酸化物
２３０ ポリシリコン層
３１０ エピタキシャル層
３２０ エピタキシャル層
３２５ トレンチ
３３０ エピタキシー層
【特許請求の範囲】
【請求項１】
半導体形成方法において、
第１導電型のシリコンウェーハにアクセスする工程と、
前記第１導電型のエピタキシャル層を前記シリコンウェーハの前面上で成長する工程と、
前記エピタキシャル層をインプラントし、逆の導電型の領域を形成する工程と、
前記成長及びインプラントを繰り返し、前記逆の導電型の垂直カラムを形成する工程とを含む、方法。
【請求項２】
請求項１に記載の方法において、更に、
前記シリコンウェーハにインプラントを行い、前記垂直カラムと垂直方向で整合した前記逆の導電型の領域を形成する工程を含む、方法。
【請求項３】
請求項１に記載の方法において、更に、
シリコン酸化物層を前記シリコンウェーハの全ての表面に付着する工程を含む、方法。
【請求項４】
請求項３に記載の方法において、
前記シリコン酸化物を付着する前記工程は、前記成長工程の前に行われる、方法。
【請求項５】
請求項４に記載の方法において、更に、
前記シリコン酸化物を前記シリコンウェーハの前面から除去する工程を含む、方法。
【請求項６】
請求項５に記載の方法において、
前記除去工程は、前記成長工程の前に行われる、方法。
【請求項７】
請求項４に記載の方法において、更に、
ポリシリコン層を前記シリコンウェーハの裏面に前記シリコン酸化物に重ねて付着する工程を含む、方法。
【請求項８】
請求項７に記載の方法において、
前記ポリシリコン層を付着する前記工程は、前記成長工程前に行われる、方法。
【請求項９】
請求項１に記載の方法において、更に、
少なくとも６層の前記エピタキシャル層を成長する工程を含む、方法。
【請求項１０】
シリコンウェーハ上にエピタキシャルシリコンを成長する方法において、
前記シリコンウェーハの全ての表面及び縁部にシリコン酸化物層を付着する工程と、
前記シリコンウェーハの前面から前記シリコン酸化物を除去する工程と、
ポリシリコン層を前記シリコンウェーハの裏面に前記シリコン酸化物に重ねて付着する工程と、
前記シリコンウェーハの前記前側上でエピタキシャルシリコン層を成長する工程とを含む、方法。
【請求項１１】
請求項１０に記載の方法において、
前記エピタキシャルシリコン層のオートドーピングを、前記シリコン酸化物層がないウェーハ上でのエピタキシャルシリコンの成長中のオートドーピングと比較して減少する、方法。
【請求項１２】
請求項１０に記載の方法において、更に、
前記エピタキシャルシリコン層上に別のエピタキシャルシリコン層を成長する工程を含む、方法。
【請求項１３】
請求項１２に記載の方法において、更に、
前記別のエピタキシャルシリコン層の成長前に前記エピタキシャルシリコン層の一領域をドーピングする工程を含む、方法。
【請求項１４】
請求項１２に記載の方法において、
前記別のエピタキシャルシリコン層は、エピタキシャルシリコンがないことを特徴とする隙間を含む、方法。
【請求項１５】
請求項１０に記載の方法において、
前記ポリシリコン層上で成長する任意のエピタキシャルシリコンは、前記ポリシリコン層がないウェーハの裏側で成長したエピタキシャルシリコンよりも滑らかであることを特徴とする、方法。
【請求項１６】
半導体デバイスにおいて、
バルクシリコンを含むシリコン基板と、
前記基板の前側に付着した複数の積み重ねられたエピタキシャルシリコン層とを含み、
前記複数のエピタキシャルシリコン層の各々が、集合して、前記半導体デバイスに垂直ドープカラムを形成するドープ領域を含む、半導体デバイス。
【請求項１７】
請求項１６に記載の半導体デバイスにおいて、
少なくとも６つの積み重ねられたエピタキシャル層を含む、半導体デバイス。
【請求項１８】
請求項１６に記載の半導体デバイスにおいて、
前記垂直ドープカラムは、表面インプランテーションにより得ることができる深さよりも大きい深さを持つことを特徴とする、半導体デバイス。
【請求項１９】
シリコンウェーハにおいて、
バルクシリコンと、
前記バルクシリコンの少なくとも一つの平らな表面及び縁部上のシリコン酸化物コーティングと、
前記バルクシリコンの前記平らな表面上の前記シリコン酸化物コーティング上に配置されたポリシリコン層とを含む、シリコンウェーハ。
【請求項２０】
方法において、
前記シリコンウェーハの全ての表面及び縁部にシリコン酸化物層を付着する工程と、
前記シリコンウェーハの前面から前記シリコン酸化物を除去する工程と、
前記シリコンウェーハの裏面に前記シリコン酸化物に重ねてポリシリコン層を付着する工程と、
前記シリコンウェーハの前記前面にバッファ層を付着する工程と、
非シリコンエピタキシー層を前記シリコンウェーハの前側の前記バッファ層上で成長する工程とを含む、方法。
【請求項１】
半導体形成方法において、
第１導電型のシリコンウェーハにアクセスする工程と、
前記第１導電型のエピタキシャル層を前記シリコンウェーハの前面上で成長する工程と、
前記エピタキシャル層をインプラントし、逆の導電型の領域を形成する工程と、
前記成長及びインプラントを繰り返し、前記逆の導電型の垂直カラムを形成する工程とを含む、方法。
【請求項２】
請求項１に記載の方法において、更に、
前記シリコンウェーハにインプラントを行い、前記垂直カラムと垂直方向で整合した前記逆の導電型の領域を形成する工程を含む、方法。
【請求項３】
請求項１に記載の方法において、更に、
シリコン酸化物層を前記シリコンウェーハの全ての表面に付着する工程を含む、方法。
【請求項４】
請求項３に記載の方法において、
前記シリコン酸化物を付着する前記工程は、前記成長工程の前に行われる、方法。
【請求項５】
請求項４に記載の方法において、更に、
前記シリコン酸化物を前記シリコンウェーハの前面から除去する工程を含む、方法。
【請求項６】
請求項５に記載の方法において、
前記除去工程は、前記成長工程の前に行われる、方法。
【請求項７】
請求項４に記載の方法において、更に、
ポリシリコン層を前記シリコンウェーハの裏面に前記シリコン酸化物に重ねて付着する工程を含む、方法。
【請求項８】
請求項７に記載の方法において、
前記ポリシリコン層を付着する前記工程は、前記成長工程前に行われる、方法。
【請求項９】
請求項１に記載の方法において、更に、
少なくとも６層の前記エピタキシャル層を成長する工程を含む、方法。
【請求項１０】
シリコンウェーハ上にエピタキシャルシリコンを成長する方法において、
前記シリコンウェーハの全ての表面及び縁部にシリコン酸化物層を付着する工程と、
前記シリコンウェーハの前面から前記シリコン酸化物を除去する工程と、
ポリシリコン層を前記シリコンウェーハの裏面に前記シリコン酸化物に重ねて付着する工程と、
前記シリコンウェーハの前記前側上でエピタキシャルシリコン層を成長する工程とを含む、方法。
【請求項１１】
請求項１０に記載の方法において、
前記エピタキシャルシリコン層のオートドーピングを、前記シリコン酸化物層がないウェーハ上でのエピタキシャルシリコンの成長中のオートドーピングと比較して減少する、方法。
【請求項１２】
請求項１０に記載の方法において、更に、
前記エピタキシャルシリコン層上に別のエピタキシャルシリコン層を成長する工程を含む、方法。
【請求項１３】
請求項１２に記載の方法において、更に、
前記別のエピタキシャルシリコン層の成長前に前記エピタキシャルシリコン層の一領域をドーピングする工程を含む、方法。
【請求項１４】
請求項１２に記載の方法において、
前記別のエピタキシャルシリコン層は、エピタキシャルシリコンがないことを特徴とする隙間を含む、方法。
【請求項１５】
請求項１０に記載の方法において、
前記ポリシリコン層上で成長する任意のエピタキシャルシリコンは、前記ポリシリコン層がないウェーハの裏側で成長したエピタキシャルシリコンよりも滑らかであることを特徴とする、方法。
【請求項１６】
半導体デバイスにおいて、
バルクシリコンを含むシリコン基板と、
前記基板の前側に付着した複数の積み重ねられたエピタキシャルシリコン層とを含み、
前記複数のエピタキシャルシリコン層の各々が、集合して、前記半導体デバイスに垂直ドープカラムを形成するドープ領域を含む、半導体デバイス。
【請求項１７】
請求項１６に記載の半導体デバイスにおいて、
少なくとも６つの積み重ねられたエピタキシャル層を含む、半導体デバイス。
【請求項１８】
請求項１６に記載の半導体デバイスにおいて、
前記垂直ドープカラムは、表面インプランテーションにより得ることができる深さよりも大きい深さを持つことを特徴とする、半導体デバイス。
【請求項１９】
シリコンウェーハにおいて、
バルクシリコンと、
前記バルクシリコンの少なくとも一つの平らな表面及び縁部上のシリコン酸化物コーティングと、
前記バルクシリコンの前記平らな表面上の前記シリコン酸化物コーティング上に配置されたポリシリコン層とを含む、シリコンウェーハ。
【請求項２０】
方法において、
前記シリコンウェーハの全ての表面及び縁部にシリコン酸化物層を付着する工程と、
前記シリコンウェーハの前面から前記シリコン酸化物を除去する工程と、
前記シリコンウェーハの裏面に前記シリコン酸化物に重ねてポリシリコン層を付着する工程と、
前記シリコンウェーハの前記前面にバッファ層を付着する工程と、
非シリコンエピタキシー層を前記シリコンウェーハの前側の前記バッファ層上で成長する工程とを含む、方法。
【図１Ａ】
【図１Ｂ】
【図２Ａ】
【図２Ｂ】
【図２Ｃ】
【図３Ａ】
【図３Ｂ】
【図３Ｃ】
【図４】
【図１Ｂ】
【図２Ａ】
【図２Ｂ】
【図２Ｃ】
【図３Ａ】
【図３Ｂ】
【図３Ｃ】
【図４】
【公表番号】特表２０１３−５０４２１７（Ｐ２０１３−５０４２１７Ａ）
【公表日】平成２５年２月４日（２０１３．２．４）
【国際特許分類】
【出願番号】特願２０１２−５２８０９０（Ｐ２０１２−５２８０９０）
【出願日】平成２２年９月３日（２０１０．９．３）
【国際出願番号】ＰＣＴ／ＵＳ２０１０／０４７８２７
【国際公開番号】ＷＯ２０１１／０２９０１０
【国際公開日】平成２３年３月１０日（２０１１．３．１０）
【出願人】（５０９２６８４４０）
【氏名又は名称原語表記】ＶＩＳＨＡＹ−ＳＩＬＩＣＯＮＩＸ
【Ｆターム（参考）】
【公表日】平成２５年２月４日（２０１３．２．４）
【国際特許分類】
【出願日】平成２２年９月３日（２０１０．９．３）
【国際出願番号】ＰＣＴ／ＵＳ２０１０／０４７８２７
【国際公開番号】ＷＯ２０１１／０２９０１０
【国際公開日】平成２３年３月１０日（２０１１．３．１０）
【出願人】（５０９２６８４４０）
【氏名又は名称原語表記】ＶＩＳＨＡＹ−ＳＩＬＩＣＯＮＩＸ
【Ｆターム（参考）】
[ Back to top ]